電子驅動電路的制作方法

電子驅動電路的制作方法
【專利摘要】本發明涉及電子驅動電路。公開了一種電子電路，其包括：配置為接收輸入信號（SIN）的輸入端和配置為耦合到負載的輸出端；包括負載路徑和控制節點的輸出晶體管（11），其中，負載路徑被連接在輸出端（121）和第一電源節點（131）之間；包括負載路徑和控制節點的驅動晶體管（21），其中，負載路徑被連接到輸出晶體管（11）的控制節點；第一電子開關（31），與驅動晶體管（21）的負載路徑串聯連接；偏置電路（41），包括內部阻抗并且被連接在驅動晶體管（21）的控制節點和第一電源節點（131）之間；以及控制電路（81），配置為接收輸入信號（SIN），并且基于輸入信號（SIN）來驅動第一電子開關（31）。
【專利說明】
電子驅動電路
技術領域
[0001] 本發明的實施例涉及電子電路，具體地涉及用于驅動諸如例如晶體管的柵極的電 容負載的電子驅動電路。
【背景技術】
[0002] 諸如M0SFET(金屬氧化物半導體場效應晶體管）的M0S晶體管或IGBT(絕緣柵雙極 晶體管)被廣泛用在汽車、工業或消費者電子應用中用于驅動負載、轉換功率等等。M0S晶 體管是電壓控制的器件，其包括由柵極電極、柵極電介質和體區以及源極區形成的內部電 容(通常被稱為柵-源電容）。M0S晶體管可以通過對內部電容進行充電和放電而被接通和關 斷，其中，接通包括對內部電容進行充電和放電中的一個，并且關斷包括對內部電容進行充 電和放電中的另一個。例如，在增強型M0S晶體管中，接通M0S晶體管包括對內部電容進行充 電，并且關斷M0S晶體管包括對內部電容進行放電。
[0003] 用于切換電氣負載的現代M0S晶體管可以具有幾10V高達幾100V的電壓阻斷能力， 但是可以被設計為以其內部電容（在柵極節點處)承受僅幾伏特(諸如小于5V或甚至小于 3V)的電壓。此外，期望以高的頻率切換那些M0S晶體管，即以高的速率對內部電容進行充電 和放電。
[0004] 因此，存在對一種能夠在不超過跨電容負載的預定義的電壓閾值的情況下以高的 頻率驅動電容負載的電子驅動電路的需要。
[0005] -個實施例涉及電子電路。該電子電路包括配置為接收輸入信號的輸入端以及配 置為耦合到負載的輸出端，具有負載路徑和控制節點的輸出晶體管，其中，所述負載路徑被 連接在輸出端和第一電源節點之間，以及具有負載路徑和控制節點的驅動晶體管，其中，負 載路徑被連接到輸出晶體管的控制節點。第一電子開關與驅動晶體管的負載路徑串聯連 接。具有內部阻抗的偏置電路被連接在驅動晶體管的控制節點和第一電源節點之間。電子 電路進一步包括控制電路，其配置為接收輸入信號并且基于輸入信號來驅動第一電子開 關。
【附圖說明】
[0006] 以下參考附圖來解釋示例。附圖用于說明特定原理，使得僅圖示了理解這些原理 必要的方面。附圖不是成比例的。在附圖中，相同的參考符號表示同樣的特征。
[0007]圖1不出了根據一個實施例的電子驅動電路； 圖2示出了在圖1中示出的電子驅動電路中發生的信號和輸入信號的時序圖； 圖3示出了圖示在圖1中示出的電子驅動電路的操作的一種方式的時序圖； 圖4示出了在電子驅動電路中的偏置電路的一個實施例； 圖5更詳細地示出了圖4中示出的偏置電路中的電壓調節器的一個實施例； 圖6示出了根據另一實施例的電子驅動電路； 圖7示出了圖示圖1中示出的電子驅動電路的操作的一種方式的時序圖；以及 圖8示出了根據又一實施例的電子驅動電路。
【具體實施方式】
[0008] 在以下的詳細描述中，參考附圖。附圖形成描述的一部分，并且通過圖示示出其中 可以實踐本發明的具體實施例。要理解的是，本文中描述的各種實施例的特征可以彼此組 合，除非另外具體指出。
[0009] 圖1示出了根據一個實施例的電子驅動電路10。該電子驅動電路10被配置為驅動 負載。具體地，電子驅動電路10被配置為驅動電容負載。例如，電容負載是M0S晶體管。諸如 M0SFET的M0S晶體管或IGBT是根據內部柵-源電容的充電狀態接通或斷開的電壓控制的半 導體器件。僅為了說明的目的，圖1示出被實施為M0SFET，具體地為η型增強型M0SFET的電容 負載Ζ。然而，這僅僅是示例。任何其他類型的M0S晶體管還可以由電子驅動電路來驅動。該 M0SFET的內部柵-源電容由在MOSFET Ζ的柵極節點G和源極節點S之間連接的電容器CGS來 表不。
[0010] 參考圖1，電子驅動電路包括配置為接收輸入信號SIN的輸入端11以及配置為耦合 至|J負載Z的輸出端12。在負載Z是MOSFET(如圖1所示出的那樣）的情況下，電子驅動電路10的 輸出端12被連接到MOSFET的柵極節點。
[0011] 電子驅動電路10進一步包括輸出晶體管li、驅動晶體管2ι和第一電子開關3ι。輸出 晶體管h包括在輸出端12和第一電源節點13:之間連接的負載路徑以及控制節點。驅動晶體 管2:包括控制節點以及負載路徑，該負載路徑被連接到輸出晶體管h的控制節點并且與第 一電子開關3:串聯連接。第一電子開關3:被連接在驅動晶體管2:的負載路徑和第二電源節 點14ι之間。
[0012]電子電路10可以包括在輸出晶體管h的控制節點和第一電源節點他之間連接的 第二電子開關。可選地，電阻器7:(在圖1中以虛線圖示)與第二電子開關6#聯連接，并且 因此，在輸出晶體管11的控制節點和第一電源節點13 i之間。
[0013] 偏置電路也被連接在驅動晶體管的控制節點和第一電源節點⑶之間。偏置電路 4!包括配置為提供偏置電壓V4^電壓源4h和和內部阻抗42!。以下在本文中更詳細地解釋 偏置電路4ι。控制電路5ι被配置為接收輸入信號Sin并且基于輸入信號Sin來驅動第一電子開 關3ι和第二電子開關6ι。
[0014] 以上解釋的電路元件，即，輸出晶體管h、驅動晶體管2:、第一電子開關3:、偏置電 路和、控制電路、第二電子開關和可選電阻器7:是第一驅動電路1(^的一部分，第一驅動 電路l(h將在下文中被簡稱為第一驅動器或低側驅動器。該第一驅動器…:被配置為對耦合 至輪出端12的電容負載進行放電。如圖1中示出的那樣，如果負載Z是增強型M0SFET，并且使 其柵極節點耦合到輸出端12，則電容負載是MOSFET的內部柵-源電容CGS。通過第一驅動器 1〇ι對該內部電容CGS進行放電相當于對MOSFET Z的切換。因此，如果由電子驅動電路10驅 動的負載Z是M0S晶體管，則第一驅動器l(h被配置為關斷M0S晶體管。除了配置為對電容負 載進行放電（關斷M0S晶體管）的第一驅動器l(h，電子電路10可以包括配置為對電容負載進 行充電(接通M0S晶體管）的第二驅動器(在圖1中未示出）。
[0015] 當輸出晶體管h處于導通狀態(接通)時，第一驅動器l(h對電容負載CGS進行放電 (關斷M0S晶體管Z)。在導通狀態中，輸出晶體管1游輸出端12與第一電源節點1電連接。在 第一驅動器l(h的操作中，第一電源13:可以連接到背對輸出端12的電容負載CGS的負載端 子，使得輸出晶體管1〇ι的負載路徑與電容負載CGS并聯連接。
[0016]通常，輸出晶體管li的操作狀態分別取決于第一電子開關3ι和第二電子開關6ι的 操作狀態。當第一電子開關3:接通并且第二電子開關6:關斷時，輸出晶體管h在導通狀態下 被驅動，以及當第一電子開關3ι關斷并且第二電子開關6ι接通時，輸出晶體管li在切斷狀態 下被驅動。控制電路8ι被配置為基于輸入信號Sin來切換第一電子開關3ι和第二電子開關6ι， 使得第一電子開關3:和第二電子開關6:中的僅一個被同時接通。為了防止電流貫通，即，在 第一電源節點13:和第二電源節點1和之間的導電路徑，控制電路8:可以被配置為驅動第一 電子開關3ι和第二電子開關6ι，使得在關斷第一電子開關3ι和第二電子開關6ι中的一個和 接通第一電子開關和第二電子開關6:中的另一個之間存在延遲時間(死區時間）。
[0017]在圖2中示出了控制電路8:的操作的一種方式。圖2示出了輸入信號SIN、第一電子 開關3ι的驅動信號S3i和第二電子開關6ι的驅動信號S6i的時序圖。輸入信號Sin定義了由電 子開關10驅動的負載Z的期望的操作狀態。出于說明的目的，假定輸入信號S IN可以具有兩個 不同信號電平中的一個，即第一信號LE1和第二信號電平LE2中的一個。第一信號電平LE1指 示期望關斷輸出晶體管h，以便防止電容負載CGS被放電，以及第二信號電平LE2指示期望 接通輸出晶體管h，以便使電容負載CGS放電。僅為了說明的目的，在圖2中示出的示例中， 第一電平LE1是高電平，并且第二電平LE2是低電平。
[0018] 驅動信號S3i、S6i中的每一個可以具有接通相應的電子開關3ι、6ι的導通電平以及 關斷相應開關3^6:的切斷電平中的一個。當輸入信號SIN具有第一電平LE1時，控制電路81通 過生成驅動信號S3:的切斷電平來關斷第一電子開關3:，并且通過生成驅動信號S6i的導通 電平來接通第二電子開關。在第一驅動器10:的該操作模式下，輸出晶體管h被關斷。當從 輸入信號S IN的信號電平從第一電平LE1改變為第二電平LE2時，控制電路81通過生成驅動信 號S6i的切斷電平來關斷第二電子開關6:，并且在可選的延遲時間T D之后，通過生成驅動信 號S3i的導通電平來接通第一電子開關3ι。在第一驅動器10ι的該操作模式下，輸出晶體管li 被接通。
[0019] 在下文中解釋圖1中示出的第一驅動器l(h的操作的一種方式。為了解釋的目的， 假定輸出晶體管li和驅動晶體管2!中的每一個是η型M0SFET，特別是η型增強型M0SFET。在該 情況下，輸出晶體管h和驅動晶體管2:的控制節點分別是形成相應晶體管的M0SFET的柵極 節點，并且負載路徑是形成相應晶體管的M0SFET的漏-源路徑。參考圖1，形成輸出晶體管h 的M0SFET的漏極節點（在下文中簡稱為輸出晶體管h的漏極節點）被連接到輸出端12,并且 源極節點被連接到第一電源節點13 1<3形成驅動晶體管2^M0SFET的源極節點（在下文中簡 稱為驅動晶體管2:的源極節點)被連接到輸出晶體管h的柵極節點，并且驅動晶體管2:的漏 極節點被連接到第一電子開關3ι。
[0020] 為了解釋的目的，進一步假定第一電子開關3:和第二電子開關6:是互補導電類型 的晶體管。在圖1中示出的實施例中，第一電子開關3:是？型M0SFET，特別是p型增強型 M0SFET，并且第二電子開關6!是11型M0SFET，特別是η型增強型M0SFET。形成第一電子開關3! 的M0SFET在其柵極節點處從控制電路8!接收驅動信號S3!。形成第一電子開關3!的該M0SFET 的漏極節點被連接到驅動晶體管的漏極節點，并且形成第一電子開關3j^M0SFET的源極 節點被連接到第二電源節點14u形成第二電子開關6j^M0SFET在其柵極節點處從控制電路 接收驅動信號S6i。形成第二電子開關6:的該MOSFET的漏極源極路徑被連接在輸出晶體管 h的柵極節點和第一電源節點13i之間。即，形成第二電子開關6^M0SFET的漏-源路徑與輸 出晶體管1:的內部柵-源電容〇651 1并聯連接。輸出晶體管h進一步包括內部柵-漏電容。然 而，在圖1中未明確圖示該電容。
[0021 ]驅動晶體管2:包括內部柵-源電容CGS24P內部柵-漏電容CGD2:。在圖1中，這些電 容分別由在柵極節點和源極節點和漏極節點之間連接的電容器來表示。VGSSjPVGD〗!表示 跨這些電容CGS2!、CGD2!的電壓。
[0022] 如果第一電子開關3!被實施為p型M0SFET，則驅動信號33!的切斷電平可以對應于 在第二電源節點1也處的電位V2i的電平，而導通電平可以是小于第二電源節點1也處的電位 V2!減去該p型M0SFET 3!的閾值電壓的信號電平。在圖2中示出了這些信號電平。如果第二電 子開關6:是11型M0SFET，則將驅動信號切斷電平可以對應于第一電源節點13:處的電位 Vli的電平，而導通電平可以是高于第一電源節點13:處的電位Vh加上該η型M0SFET的閾值 電壓的信號電平。在圖2中還示出了這些信號電平。
[0023]其中輸出晶體管li被關斷的第一驅動器10ι的操作模式將被稱為第一驅動器10ι的 切斷狀態，并且其中輸出晶體管h被接通的操作模式將被稱為第一驅動器l(h的導通狀態。 存在其中期望第一驅動器l(h快速地從切斷狀態切換為導通狀態，即快速地接通輸出晶體 管1 i的應用。接通輸出晶體管1 i包括對內部柵-源電容CGS1 :進行充電，使得跨該內部電容 CGS1 i的柵-源電壓VGS1 :上升到高于輸出晶體管1 i的閾值電壓。為了快速地接通輸出晶體管 h，期望在不使得電壓VGSh超過預定義的電壓閾值的情況下，對內部柵源電容CGSh進行快 速地充電。通過偏置電路也使其柵極節點偏置的驅動晶體管2:能夠對輸出晶體管1:的柵-源 電容0651 1進行快速地充電。這在以下進行解釋。
[0024]當第一電子開關h處于切斷狀態，并且輸出晶體管h的柵-源電容CGShB經被放 電時，然后在驅動晶體管的源極節點的電位對應于第一電源節點13:處的電位Vh， 使得驅動晶體管2:的柵-源電壓VGS2i對應于由偏置電路也提供的偏置電壓V4i。該偏置電壓 乂也使得其高于驅動晶體管2:的閾值電壓，使得驅動晶體管2:處于導通狀態。然而，通過驅動 晶體管2:的電流IDS2:是零，直到第一電子開關3:接通。在第一電子開關3:接通之前，是在驅 動晶體管2:和第一電子開關3:之間的電路節點的驅動晶體管2:的漏極節點D2i處的電位基 本上對應于第一電源節點13:處的電位Vh。因此，驅動晶體管2:的柵-漏電壓￥602:也等于由 偏置電路也提供的偏置電壓V4i。在圖1中，VG2i表示在驅動晶體管的柵極節點G2i和第一 電源節點13:之間的電壓。該電壓在下文中將被稱為柵極電壓。在穩定狀態下，在第一電子 開關3:接通之前，柵極電壓VG2:基本上等于偏置電壓V4u
[0025] 圖3示出了第一電子開關3:的驅動信號S3:、驅動晶體管2:的柵極電壓VG2i、輸出晶 體管li的柵-源電壓VGSh和通過輸出晶體管h的電流IDSl^時序圖。圖3中示出的時序圖 在電子開關接通之前不久的時間處開始。在第一電子開關通之前，輸出晶體管1:的 柵-源電壓VGSh是零，通過輸出晶體管h的電流IDSh(漏-源電流)是零，并且驅動晶體管 的柵極電壓VG2!、柵-源電壓VGS2!和柵-漏電壓VGD2沖的每一個基本上等于偏置電壓V4u
[0026] 當控制電路81基于輸入信號Sin來接通第一電子開關3ι時，輸出晶體管li的柵-源電 容CGSh被快速地充電，因為驅動器晶體管2:在第一電子開關34?通時已經導通。只要驅動 信號S3i達到形成第一電子開關3ι的M0SFET的閾值電壓，第一電子開關3ι就接通。只要驅動 信號S3:達到閾值電壓，具有驅動晶體管2:定義的電流水平的電流IDS2i就流過驅動晶體管 并且流到輸出晶體管h的柵-源電容CGSh*。高于閾值電壓的在第一電子開關3:的柵極 節點和源極節點之間的信號電平的進一步增加可以減少在第一電子開關中發生的損耗，但 不改變電流IDS2:。這借助于驅動晶體管2:由偏置源和被預先偏置。通過驅動晶體管2:的電 流IGS2j^水平基本上通過驅動晶體管2!的柵-源電壓￥632 1來定義。
[0027]正好在第一電子開關3:接通之后流動的電流IGD2:對輸出晶體管h的柵-源電容 CGSh快速地充電，由此產生通過輸出晶體管h的快速增加的電流IDSh。該電流IDSh隨著 電容負載CGS放電而減小。
[0028] 參考圖3,驅動晶體管2:的柵極電壓VG2:(其對應于在輸出晶體管的柵-源電容 CGSh被充電之前的柵-源電壓VGS2!)在電子開關3!接通時，增加到高于偏置電壓V4!的電平 的電壓電平。即， VG2i = V4i + AV (1)， 其中，A V是柵極電位相對于偏置電壓V4i的增加。與其中驅動晶體管僅由偏置電壓也 來偏置的情形相比，柵極電壓VG2j^該增加△ V(在接通第一電子開關時等于VGS2D導致了 電流IDS2!的增加。柵極電壓VG2!的該增加△ V的原因如下。
[0029] 基本上，存在使得柵極電壓VG2d|加的兩種效應。第一效應是基于下述事實:柵極 節點G2!通過內部柵-漏電容CGD電容耦合到漏極節點D2!。當第一電子開關3!接通時，驅動晶 體管的漏極節點D2^的電位VD2A第一電源電位Vh上升到第二電源電位V2i。借助將柵 極節點G2!電容耦合到漏極節點D2!，柵極節點62!處的電位隨著漏極節點02!處的電位￥02!增 加而增加。偏置電路也的內部阻抗42:防止偏置電路也瞬時平衡在驅動晶體管2:的柵極節點 G2^的電位的這樣的增加 AV。
[0030]根據圖4中不出的一個實施例，偏置電路4ι的內部阻抗42ι包括在驅動晶體管2ι的 柵極節點G24P第一電源節點13:之間的具有電阻器422:和電容器423:的并聯電路。偏置電 路也的電容器432!和驅動晶體管2!的柵-漏電容CGD2^成電容分壓器。在穩定狀態下，在第 一電子開關3:接通之前，偏置電路也的電容器423:已經被充電為偏置電壓V4i，并且柵-漏電 容CGD2iB經被充電為偏置電壓V4!。當在漏極節點處的電位VD2!增加時，驅動晶體管2!的柵 極電壓VG2:增加。可以示出的是，正好在接通第一電子開關3:之后，作為第一近似，柵極電壓 VG2!的增加 AV'如下：
其中，C423!是電容器的電容，0602!是柵-漏電容的電容值。該第一近似忽略了驅動晶 體管的柵-源電容CGS2:，即，其基于下述假定:在漏極節點D24P第一電源節點之間的電容分 壓器僅包括柵-漏電容CGD2jP電容器423!。然而，如果電容器423!的電容明顯高于柵-漏電 容CGD2:，則該假定是有效的。如果額外地考慮柵-源電容CGS2:，則電壓增加△ V '小于通過應 用等式(2)所獲得的值。參考等式(2)，電壓差AV'可以通過相對于柵-漏電容CGD2:的電容 值適當地設計電容器423!的電容C423!進行調整。
[0031]在接通第一電子開關之后，驅動晶體管的柵極電位VG2i增加到高于偏置電壓V4i 的電平不僅由驅動晶體管2l的漏極電位VG2i的增加而產生，而且也由輸出晶體管1:的柵-源 電壓VGSh的增加而產生。這是產生柵極電壓VG2!的增加的第二效應。輸出晶體管h的柵極 節點經由驅動晶體管2:的柵-源電容CGS2i而被電容耦合到驅動晶體管2:的柵極節點G2i，使 得輸出晶體管h的柵-源電壓VGSh的增加產生了驅動晶體管2:的柵極電位VG2:的增加。作 為忽略了柵-漏電容CGD2!的第一近似，由該效應產生的柵極電位VG2!的增加△ V '被給出如 下：
其中，VGSh表示輸出晶體管柵-源電壓的電壓電平，CGS2^示驅動晶體管的柵-源電 容的電容值，并且C423i表示偏置電路也中的電容器423:的電容。基于等式(3)可以看出，通 過相對于驅動晶體管2:的柵-源電容CGS2i的電容值適當地設計電容器423:的電容，可以限 制柵極電位VG2i的增加 AV''。
[0032]參考等式（1)的柵極電壓VG2i的總體增加 AV考慮參考等式(2)和（3)解釋的兩個 效應。根據一個實施例，電容C423i被適配為柵-漏電容CGD24P柵-源電容CGS2^電容值，以 及在驅動晶體管的漏極節點D2i和源極節點S2i處的電壓擺動，使得柵極電壓VG2j^總體增 加 A V在偏置電壓V4j^5%和25%之間，特別是10%和20%之間。根據一個實施例，電容器42349 電容C423i是柵-漏電容CGD2i的最大電容值的至少10倍，特別是至少50倍。根據一個實施例， 電容器423:的電容C423i是柵-源電容CGS2i的最大電容值的至少5倍，特別是至少10倍。 [0033] 在第二電源節點1也和第一電源節點⑶之間的電源電壓VSrVh高于偏置電壓V4u 根據一個實施例，電源電壓是偏置電壓的至少2倍、至少3倍或甚至至少5倍。根據一個實施 例，偏置電壓￥也在2.5V和3.5V之間，而電源電壓是10V或更高。
[0034]參考圖3,輸出晶體管h的柵-源電壓VGSlHg于驅動晶體管的柵極節點處的電位 VG2i，因為驅動晶體管在輸出晶體管h的柵-源電壓VGSh達到等于驅動晶體管2撕柵極節 點62:處的電位￥621減去驅動晶體管2:的閾值電壓的電壓電平時關斷。因此，輸出晶體管1 i 的柵-源電壓VGSh總是低于偏置電壓V4i加上電壓差AV，使得輸出晶體管的最大柵-源電壓 乂6311可以通過適當地設計偏置電路如，特別地通過適當地選擇偏置電壓V4jP電容器423i 而被調整。在偏置電路也中，與電容器423:并聯連接的電阻器422:使電容器423:放電，使得 柵極電壓VG2i的電壓電平逐漸減小到偏置電壓VI的電平。柵極電位VG2i減小的速率取決于 具有電阻器422:和電容器423:的并聯電路的時間常數。通常，柵極電位VG2i減小的速率越 高，電阻器422:的電阻R422i越低，并且反之亦然。
[0035] 參考圖4,內部阻抗42i包括連接在電壓源4h和驅動晶體管的柵極節點G2i之間 的另一電阻器42h。該另一電阻器42h將偏置電路如的能力定義為將柵極電位VG2:的減小 抵消到低于偏置電壓VI。電阻器42h的電阻R42h越低，偏置電路也將柵極電位V2^低于偏 置電壓電平調節到對應于偏置電壓電平就越快。
[0036]圖5更詳細地示出了偏置電路也中的電壓源4h的一個實施例。在該實施例中，電壓 源虹:被實施為連接在第一電源節點13:和第二電源節點1也之間的線性電壓調節器。在該實 施例中，電壓調節器包括輸出晶體管41h，其具有在第二電源節點1如和具有電阻器4224口 電容器423:的并聯電路之間連接的負載路徑。圖4中示出的另一電阻器42h由圖5中示出的 實施例中的輸出晶體管41h的特性來定義。特別地，電阻器由輸出晶體管422:的跨導(通常 稱為gm)來定義。在圖5中示出的實施例中，輸出晶體管虹^皮實施為M0SFET，特別被實施為 η型M0SFET。在該電壓調節器41沖，輸出晶體管41h被驅動，使得在穩定狀態下，跨具有電阻 器422:和電容器423:的并聯電路的電壓對應于偏置電壓V4i。該偏置電壓V4i由參考電流源 412!和另一電阻器414!來定義。參考電流源412!通過電阻器414jPM0SFET 415!驅動參考電 流MW^MOSFET 415!使其柵極節點連接到其漏極節點。具有另一電阻器414!和另一晶體管 415:的串聯電路被連接在輸出晶體管41h的柵極節點和第一電源節點13:之間。根據一個實 施例，另一電阻器41和的電阻等于電阻器422:的電阻，并且輸出晶體管41h和另一晶體管 415:特別是具有相同溝道寬度、相同溝道長度和相同閾值電壓的相同類型的晶體管。在該 情況下，另一晶體管415:的柵-源電壓和輸出晶體管41ld^柵-源電壓是相等的，并且跨另一 電阻器的電壓￥41也對應于偏置電壓V4i。即，偏置電壓V4i通過參考電流1412:的水平乘以另 一電阻器414!的電阻R414!來定義：
[0037]參考圖5,電容器413:可以與包括電阻器41如和晶體管415:的串聯電路并聯連接。 參考上文，跨具有電阻器41也和晶體管415:的串聯電路的電壓是驅動晶體管并且定義偏置 電壓V4i的參考電壓。輸出晶體管41h的柵極節點與電壓調節器4h的輸出端電容耦合，即， 與包括電阻器422:和電容器423:的并聯電路耦合。因此，在接通第一電子開關時的偏置電 壓VI的快速改變(諸如偏置電壓的增加)可以改變在輸出晶體管411:的柵極節點處的電位， 并且因此，如果沒有采取額外的措施，則改變參考電壓。電容器413:對輸出晶體管41h的柵 極節點處的電位的這樣的改變進行濾波，并且因此，穩定參考電壓。
[0038] 具有以上解釋的第一驅動器l(h的電子電路1被配置為使連接到輸出端12的電容 負載CGS放電。圖6示出了電子驅動電路的一個實施例，該電子驅動電路被配置為基于輸入 信號S IN對連接到輸出端12的電容負載CGS進行充電。如同在圖1中示出的實施例中那樣，電 容負載是MOSFET Z的柵-源電容。
[0039] 圖6中示出的電子電路包括驅動器102,其在下文中將被稱為第二驅動器或高側驅 動器。驅動器1〇2的拓撲對應于參考的圖1中示出的驅動器1〇!的拓撲。在圖1和圖6中示出的 驅動器10^102中，同樣的特征具有相同的參考標記，其區別僅在于在圖1中對參考標記添加 下標指數"1"，并且在圖6中對參考標記添加下標指數"2"。特別地，圖6中示出的驅動器10 2 包括輸出晶體管12、驅動晶體管22和第一電子開關32。輸出晶體管12包括控制節點和在輸出 端12和第一電源節點132之間連接的負載路徑。驅動晶體管2:包括控制節點以及連接到輸出 晶體管1 2的控制節點并且與第一電子開關32串聯連接的負載路徑。第一電子開關32被連接 在第二電源節點1也和驅動晶體管的負載路徑之間。
[0040] 驅動器102可以包括在輸出晶體管12的控制節點和第一電源節點132之間連接的第 二電子開關6 2。可選地，電阻器72(在圖6中以虛線圖示)與第二電子開關62并聯連接，并且 因此被連接在輸出晶體管1 2的控制節點和第一電源節點132之間。
[0041 ]偏置電路42被連接在驅動晶體管22的控制節點和第一電源節點132之間。偏置電路 42包括配置為提供偏置電壓V42的電壓源412和內部阻抗42 2。控制電路52被配置為接收輸入 信號Sin，并且基于輸入信號Sin來驅動第一電子開關32和第二電子開關62。
[0042]參考圖7，圖7不出了輸入信號Sin、第一電子開關32的驅動信號S32和第二電子開關 62的驅動信號S62的時序圖。輸入信號Sin定義由電子開關10驅動的負載Z的期望的操作狀 態。為了說明的目的，假定輸入信號S IN可以具有兩個不同的信號電平中的一個，即第一信號 LE1和第二信號電平LE2中的一個。第一信號電平LE1指示期望接通輸出晶體管12,以便對電 容負載CGS充電，并且第二信號電平LE2指示期望關斷輸出晶體管12。僅為說明的目的，在圖 7中示出的示例中，第一電平LE1是高電平，并且第二電平LE2是低電平。
[0043] 驅動信號S32、S62中的每一個可以具有接通各個電子開關32、62的導通電平和關斷 各個開關32、62的切斷電平中的一個。當輸入信號SIN具有第二電平LE2時，控制電路8 2通過生 成驅動信號S32的切斷電平來關斷第一電子開關32,并且通過生成驅動信號S6 2的導通電平 來接通第二電子開關62。在第一驅動器1〇2的該操作模式下，輸出晶體管12被關斷。當輸入信 號S IN的信號電平從第二電平LE2改變為第一電平LE1時，控制電路82通過生成驅動信號S62 的切斷電平來關斷第二電子開關62,并且在可選的延遲時間Td之后，通過生成驅動信號S32 的導通電平來接通第一電子開關32。在第一驅動器1〇2的該操作模式下，輸出晶體管12被接 通。
[0044] 圖6中示出的驅動器102與圖1中示出的驅動器⑴:的不同之處在于，輸出晶體管12 和驅動晶體管22是p型M0SFET，其中輸出晶體管12的漏極節點被連接到輸出端12,并且驅動 晶體管2 2的源極節點被連接到輸出晶體管12的柵極。此外，第一電子開關32是η型M0SFET，并 且第二電子開關6 2是ρ型M0SFET，其中，形成第一電子開關32的M0SFET的源極節點被連接到 第二電源節點14 2。此外，在第一電源節點132處的電位VI2高于第二電源節點142處的電位 V22〇
[0045] 如果在圖6中不出的驅動器IO2中第一電子開關32被實施為η型M0SFET，貝lj驅動信號 切斷電平可以對應于第二電源節點14 2處的電位V22的電平，而導通電平可以是高于第 二電源節點142處的電位V22加上該η型M0SFET 32的閾值電壓的信號電平。那些信號電平被 示出在圖7中。如果第二電子開關62是ρ型M0SFET，則驅動信號S6!的切斷電平可以對應于第 一電源節點13:處的電位Vh的電平，而導通電平可以是低于第一電源節點13 2處的電位Vl2 減去該P型M0SFET的閾值電壓的信號電平。這些信號電平也被示出在圖7中。
[0046] 已經關于在圖1中示出的第一驅動器l(h的功能解釋的一切也適用于在圖6中示出 的第二驅動器1〇2。特別地，在接通第一開關，驅動晶體管2 2的柵極電壓VG22的幅值借助 于分別將柵極節點G22電容耦合到漏極節點D2 2和源極節點S22并且借助于偏置源42的內部 阻抗422,而增加到高于偏置電壓的幅值。偏置源可以如以下在本文中參考圖4和圖5解釋的 那樣被實施，其中偏置源4 2中的輸出晶體管(未示出）可以被實施為ρ型晶體管，而不是圖5 中示出的η型晶體管41 lu
[0047] 圖8示出了包括如圖1中示出的低側驅動器l(h和如圖6中示出的高側驅動器的電 子開關10的一個實施例。該電子電路10被配置為，基于輸入信號來使電容負載CGS充電或者 使電容負載放電。在該實施例中，低側驅動器1〇:的第二電源節點1和被連接到高側驅動器 1〇 2的第一電源節點132,使得低側驅動器10:的第二電源電位￥21等于高側驅動器10 2的第一 電源電位Vl2,即V2i = Vl2 = V2。此外，高側驅動器102的第二電源節點142被連接到低側驅 動器l(h的第一電源節點13:，使得高側驅動器10 2的第二電源電位V22等于低側驅動器的第 一電源電位Vh，即，V22 = Vh = ￥1。￥1表示在低側驅動器101(高側驅動器102)的第一電源 節點13久第二電源節點14 2)處接收的電位，并且V2表示在低側驅動器l(h(高側驅動器102) 的第二電源節點1也(第一電源節點13 2)處接收的電位。電位VI可以對應于在背對輸出端12 的電容負載CGS的負載端子處的電位。
【主權項】
1. 一種電子電路，包括： 配置為接收輸入信號的輸入端和配置為耦合到負載的輸出端； 包括負載路徑和控制節點的輸出晶體管，其中，負載路徑被連接在輸出端和第一電源 節點之間； 包括負載路徑和控制節點的驅動晶體管，其中，負載路徑被連接到輸出晶體管的控制 節點； 第一電子開關，與驅動晶體管的負載路徑串聯連接； 偏置電路，包括內部阻抗并且被連接在驅動晶體管的控制節點和第一電源節點之間； 以及 控制電路，配置為接收輸入信號并且基于輸入信號來驅動第一電子開關。2. 根據權利要求1所述的電子電路，其中，所述第一電子開關被連接在驅動晶體管的負 載路徑和第二電源節點之間。3. 根據權利要求1所述的電子電路，進一步包括： 在輸出晶體管的控制節點之間連接的第二電子開關， 其中，控制電路被配置為基于輸入信號來驅動第二電子開關。4. 根據權利要求3所述的電子電路，其中，所述控制電路被配置為驅動第一電子開關和 第二電子開關，使得第一電子開關和第二電子開關中的至多一個同時在導通狀態下被驅 動。5. 根據權利要求1所述的電子電路，進一步包括： 電阻器，被連接在輸出晶體管的控制節點和第一電源節點之間。6. 根據權利要求1所述的電子電路，其中，偏置電路的內部阻抗包括在驅動晶體管的控 制節點和第一電源節點之間連接的電容器和電阻器中的至少一個。7. 根據權利要求6所述的電子電路， 其中，驅動晶體管包括內部柵-漏電容，并且 其中，電容器的電容是柵-漏電容的電容值的至少IO倍。8. 根據權利要求6所述的電子電路， 其中，驅動晶體管包括內部柵-源電容，并且 其中，電容器的電容是柵-源電容的電容值的至少5倍。9. 根據權利要求1所述的電子電路，其中，輸出晶體管和驅動晶體管具有相同的導電類 型。10. 根據權利要求9所述的電子電路，其中，第一電子開關被實施為與輸出晶體管和驅 動晶體管的導電類型互補的導電類型的晶體管。11. 根據權利要求1所述的電子電路，其中，偏置電路進一步包括電壓調節器，所述電壓 調節器具有在第一電源節點和第二電源節點之間連接的電源輸入端，并且具有耦合到驅動 晶體管的控制節點的輸出端。12. 根據權利要求2所述的電子電路， 其中，第一電源節點被配置為接收第一電位，并且第二電源節點被配置為接收高于第 一電位的第二電位， 其中，輸出晶體管和驅動晶體管中的每一個是η型MOSFET;并且 其中，第一電子開關是P型MOSFET。13. 根據權利要求2所述的電子電路， 其中，第一電源節點被配置為接收第一電位，并且第二電源節點被配置為接收低于第 一電位的第二電位， 其中，輸出晶體管和驅動晶體管中的每一個是P型MOSFET;并且 其中，第一電子開關是η型M0SFET。14. 根據權利要求2所述的電子電路，進一步包括： 包括負載路徑和控制節點的另一輸出晶體管，其中，負載路徑被連接在輸出端和第三 電源節點之間； 包括負載路徑和控制節點的另一驅動晶體管，其中，負載路徑被連接到另一輸出晶體 管的控制節點； 另一第一電子開關，與另一驅動晶體管的負載路徑串聯連接； 另一偏置電路，包括內部阻抗并且被連接在另一驅動晶體管的控制節點和第三電源節 點之間；以及 另一控制電路，被配置為接收輸入信號，并且基于輸入信號來驅動另一第一電子開關。15. 根據權利要求2所述的電子電路，其中，另一第一電子開關被連接在另一驅動晶體 管的負載路徑和第四電源節點之間。16. 根據權利要求14所述的電子電路，其中，第一電源節點和第四電源節點被連接，并 且第二電源節點和第三電源節點被連接。17. 根據權利要求14所述的電子電路，進一步包括： 另一第二電子開關，被連接在輸出晶體管的控制節點和第三電源節點之間， 其中，另一控制電路被配置為基于輸入信號來驅動第二電子開關。18. 根據權利要求17所述的電子電路，其中，控制電路被配置為驅動另一第一電子開關 和另一第二電子開關，使得另一第一電子開關和另一第二電子開關中的至多一個同時在導 通狀態下被驅動。19. 根據權利要求14所述的電子電路，進一步包括： 另一電阻器，被連接在另一輸出晶體管的控制節點和第三電源節點之間。
【文檔編號】H03K19/0944GK105932997SQ201610106048
【公開日】2016年9月7日
【申請日】2016年2月26日
【發明人】T.弗里安茲, A.羅斯斯伯格
【申請人】英飛凌科技奧地利有限公司