高頻半導體集成電路的制作方法
【專利摘要】本發明涉及一種高頻半導體集成電路。根據本發明的一實施方式，第1線路的一端連接于第1端子。第1諧振電路的一端連接于第1線路的另一端。第2線路的一端連接于第1線路的另一端。第1晶體管的一端連接于第2線路的另一端，且另一端連接于第2端子，對控制端子輸入第1控制信號。第2晶體管的一端連接于第2端子，對控制端子輸入第2控制信號。第3線路的一端連接于第2晶體管的另一端。第2諧振電路的一端連接于第3線路的另一端。第4線路的一端連接于第3線路的另一端，且另一端連接于第3端子。
【專利說明】高頻半導體集成電路
[0001][交叉申請項]
[0002]本申請案是基于且主張2015年2月26日提出申請的現有的日本專利申請案2015-036619號的優先權的權益，其全部內容以引用的方式并入本文中。
技術領域
[0003]本發明的實施方式涉及一種高頻半導體集成電路。
【背景技術】
[0004]高頻功率放大器(high-frequency power amplifier)或高頻開關電路等高頻半導體集成電路是移動通信或LAN(Local Area Network，局域網)領域等的無線通信系統的重要構成零件，被大量地使用于移動電話、無線基礎設備、衛星通信設備、或有線TV (televis1n，電視)設備等中。
[0005]在高頻功率放大器中，如果高頻信號的二次諧波或三次諧波等的泄漏信號增大，則會導致半導體集成電路或機器誤動作。在高頻開關電路中，如果高頻信號的二次諧波或三次諧波等的泄漏信號增大，則有通過特性或隔離特性等變差的問題。
[0006]因此，在高頻半導體集成電路中，要求大幅抑制泄漏信號。
【發明內容】
[0007][發明所要解決的問題]
[0008]本發明所要解決的問題是提供一種能夠減少泄漏信號的高頻半導體集成電路。
[0009][解決問題的技術手段]
[0010]根據一實施方式，高頻半導體集成電路包含第I線路、第I諧振電路、第2線路、第I晶體管、第2晶體管、第3線路、第2諧振電路以及第4線路。第I線路的一端連接于第I端子，當傳送第I高頻信號時，線路長成為第I高頻信號的波長的{n+(l/12)}(其中，η為零或I以上的整數)。第I諧振電路的一端連接于第I線路的另一端，且另一端連接于接地電位。第2線路的一端連接于第I線路的另一端，當傳送第I高頻信號時，線路長成為第I高頻信號的波長的{η+(1/6)}。第I晶體管的一端連接于第2線路的另一端，且另一端連接于第2端子，對控制端子輸入第I控制信號。第2晶體管的一端連接于第2端子，對控制端子輸入第2控制信號。第3線路的一端連接于第2晶體管的另一端，當傳送第2高頻信號時，線路長成為第2高頻信號的波長的{η+(1/6)}。第2諧振電路的一端連接于第3線路的另一端，且另一端連接于接地電位。第4線路的一端連接于第3線路的另一端，且另一端連接于第3端子，當傳送第2高頻信號時，線路長成為第2高頻信號的波長的{η+(1/12)}。
[0011][發明的效果]
[0012]本發明能夠減少高頻半導體集成電路的泄漏信號。
【附圖說明】
[0013]圖1是表示第I實施方式的作為高頻半導體集成電路的高頻開關電路的電路圖。
[0014]圖2是表示第I實施方式的比較例的高頻開關電路的電路圖。
[0015]圖3是第I實施方式的經由發送端子對天線端子輸出高頻信號時的高頻開關電路的等效電路圖。
[0016]圖4是第I實施方式的經由發送端子對天線端子輸出高頻信號時的比較例的高頻開關電路的等效電路圖。
[0017]圖5是第I實施方式的經由天線端子對接收端子輸出高頻信號時的高頻開關電路的等效電路圖。
[0018]圖6是第I實施方式的經由天線端子對接收端子輸出高頻信號時的比較例的高頻開關電路的等效電路圖。
[0019]圖7是第I實施方式的高頻開關電路的史密斯圖(Smith chart)。
[0020]圖8是表示第I實施方式的高頻開關電路的泄漏功率的圖，圖8A是表示二次諧波的泄漏功率的圖，圖SB是表示三次諧波的泄漏功率的圖。
[0021]圖9是表不第2實施方式的尚頻開關電路的電路圖。
[0022]圖10是表示第3實施方式的高頻功率放大電路的電路圖。
[0023]圖11是第3實施方式的高頻功率放大電路的等效電路圖。
[0024]圖12是表示第3實施方式的比較例的高頻功率放大電路的電路圖。
[0025]圖13是第3實施方式的高頻功率放大電路的史密斯圖。
[0026]圖14是表示第3實施方式的高頻功率放大電路的泄漏功率的圖，圖14A是表示二次諧波的泄漏功率的圖，圖14B是表示三次諧波的泄漏功率的圖。
[0027]圖15是表示第4實施方式的作為高頻半導體集成電路的高頻開關電路的電路圖。
【具體實施方式】
[0028]以下，一邊參照附圖，一邊進一步對多個實施例進行說明。在附圖中，相同的符號表示相同或類似部分。
[0029]參照附圖對第I實施方式的作為高頻半導體集成電路的高頻開關電路進行說明。圖1是表不尚頻開關電路的電路圖。圖2是表不比$父例的尚頻開關電路的電路圖。
[0030]在本實施方式中，在發送端子與第I穿透晶體管之間設置第I傳送線路及第2傳送線路，在第2穿透晶體管與接收端子之間設置第3傳送線路及第4傳送線路，在第I傳送線路與第2傳送線路之間和接地電位之間設置第I諧振電路，在第3傳送線路與第4傳送線路之間和接地電位之間設置第2諧振電路，由此大幅減少泄漏信號。
[0031]如圖1所示，作為高頻半導體集成電路的高頻開關電路70包含諧振電路1、諧振電路2、分流晶體管S1、分流晶體管S2、穿透晶體管Tl、穿透晶體管T2、傳送線路TL1、傳送線路TL2、傳送線路TL3、傳送線路TL4、端子Pant、端子Prxl、端子Ptxl、端子PVcl以及端子PVc2o
[0032]高頻開關電路70為SPDT (Single Pole Double Throw，單刀雙擲)開關。高頻開關電路70多用于移動電話、無線基礎設備、衛星通信設備、或有線TV設備等。
[0033]控制信號Ssgl (第I控制信號)經由端子PVcl輸入，控制信號Ssg2 (第2控制信號)經由端子PVc2輸入。
[0034]傳送線路TLl (第I線路)的一端連接于端子Ptxl (第I端子)。傳送線路TLl (第I線路)以如下方式設定:在被輸入所傳送的第I高頻信號(從端子PtXl傳送至端子Pant的信號)的情況下，線路長成為第I高頻信號的波長(λ)的1/12。
[0035]傳送線路TL2(第2線路)的一端連接于傳送線路TLl的另一端。傳送線路TL2 (第2線路)以如下方式設定:在被輸入所傳送的第I高頻信號的情況下，線路長成為第I高頻信號的波長(λ)的1/6。
[0036]分流晶體管SI (第3晶體管)的一端連接于端子Ptxl，且另一端連接于接地電位Vss，對閘極(控制端子)輸入控制信號Ssg2。穿透晶體管Tl (第I晶體管)的一端連接于傳送線路TL2的另一端，且另一端連接于端子Pant (第2端子)，對閘極(控制端子)輸入控制信號Ssgl (第I控制信號)。
[0037]諧振電路I (第I諧振電路)的一端連接于傳送線路TLl的另一端，且另一端連接于接地電位Vss。諧振電路I具有串聯連接的電感器LI與電容器Cl。諧振電路I在第I高頻信號的二次諧波以下的頻率時特性阻抗被設定為大致無限大，且在第I高頻信號的三次諧波的頻率時特性阻抗被設定為大致零。
[0038]此處，將電感器LI設置在傳送線路TLl的另一端側，將電容器Cl設置在接地電位Vss側，但也可以將電容器Cl設置在傳送線路TLl的另一端側，且將電感器LI設置在接地電位Vss側。
[0039]穿透晶體管T2 (第2晶體管)的一端連接于端子Pant，對閘極(控制端子)輸入控制信號Ssg2(第2控制信號)。
[0040]傳送線路TL3(第3線路)的一端連接于穿透晶體管T2的另一端。傳送線路TL3 (第3線路)以如下方式設定:在被輸入所傳送的第2高頻信號(從端子Pant傳送至端子Prxl的信號)的情況下，線路長成為第2高頻信號的波長(λ)的1/6。
[0041 ] 傳送線路TL4 (第4線路)的一端連接于傳送線路TL3的另一端。傳送線路TL4 (第4線路)以如下方式設定:在被輸入所傳送的第2高頻信號的情況下，線路長成為第2高頻信號的波長(λ)的1/12。
[0042]分流晶體管S2 (第4晶體管)的一端連接于傳送線路TL4的另一端及端子Prxl，另一端連接于接地電位Vss，對閘極(控制端子)輸入控制信號Ssgl。
[0043]諧振電路2 (第2諧振電路)的一端連接于傳送線路TL3的另一端，且另一端連接于接地電位Vss。諧振電路2具有串聯連接的電感器L2與電容器C2。諧振電路2在第2高頻信號的二次諧波以下的頻率時特性阻抗被設定為大致無限大，且在第I高頻信號的三次諧波的頻率時特性阻抗被設定為大致零。
[0044]此處，將電感器L2設置在傳送線路TL3的另一端側，且將電容器C2設置在接地電位Vss側，但也可以將電容器C2設置在傳送線路TL3的另一端側，且將電感器L2設置在接地電位Vss側。
[0045]當控制信號Ssgl為使能狀態(例如High (高)位準)且控制信號Ssg2為去能狀態(例如Low(低)位準)時，高頻開關電路70將第I高頻信號經由作為發送端子的端子Ptxl輸出至作為天線端子的端子Pant。
[0046]當控制信號Ssgl為去能狀態(例如Low位準)且控制信號Ssg2為使能狀態(例如High位準)時，高頻開關電路70將第2高頻信號經由作為天線端子的端子Pant輸出至作為接收端子的端子Prxl。在SPDT開關中，第I高頻信號與第2高頻信號使用相同的頻率。
[0047]在高頻開關電路70的外部，在端子Ptxl與接地電位Vss之間(在端子Ptxl側)設置終端阻抗Zsl，且在端子Pant與接地電位Vss之間(在端子Pant側)設置終端阻抗Zs3，在端子Prxl與接地電位Vss之間(在端子Prxl側)設置終端阻抗Zs2。
[0048]此處，終端阻抗是以高頻開關電路70動作的高頻信號的頻率設定的阻抗，設定為例如50 Ω (有設定為25 Ω或75 Ω等的情況)。
[0049]分流晶體管S1、分流晶體管S2、穿透晶體管Tl及穿透晶體管T2使用SOI (SiliconOn Insulator，娃絕緣體)型 Nch MOSFET(Metal Oxide semiconductor Field EffectTransistor，金屬氧化物半導體場效應晶體管)。傳送線路TL1、傳送線路TL2、傳送線路TL3、傳送線路TL4使用微帶傳輸線路或共平面帶狀線路等。
[0050]傳送線路TLl及傳送線路TL2是以特性阻抗與終端阻抗Zsl成為相同值的方式設定。傳送線路TL3及傳送線路TL4是以特性阻抗與終端阻抗Zs2成為相同值的方式設定。
[0051]此處，特性阻抗是以高頻開關電路70動作的高頻信號的頻率設定的傳送線路的阻抗。
[0052]如圖2所示，比較例的高頻開關電路100中設置分流晶體管S1、分流晶體管S2、穿透晶體管Tl、穿透晶體管T2、端子Pant、端子Prxl、端子Ptxl、端子PVcl以及端子PVc2。
[0053]比$父例的尚頻開關電路100是從本實施方式的尚頻開關電路70中省略傳送線路TLl至TL4、諧振電路1、諧振電路2而成。因此，省略高頻開關電路100的構成的說明。
[0054]接下來，參照圖3至6對高頻開關電路的動作進行說明。圖3是經由發送端子對天線端子輸出第I高頻信號時的高頻開關電路的等效電路圖。圖4是經由發送端子對天線端子輸出第I高頻信號時的比較例的高頻開關電路的等效電路圖。圖5是經由天線端子對接收端子輸出第2高頻信號時的本實施方式的高頻開關電路的等效電路圖。圖6是經由天線端子對接收端子輸出第2高頻信號時的比較例的高頻開關電路的等效電路圖。
[0055]如圖3所示，在本實施方式的高頻開關電路70中，控制信號Ssgl被設定為使能狀態，控制信號Ssg2被設定為去能狀態。此時，從端子Ptxl對端子Pant側傳送高頻信號Shfl (第I高頻信號)，穿透晶體管Tl接通而表現為接通電阻Ronl，分流晶體管S2接通而表現為接通電阻Ron2。另一方面，穿透晶體管T2斷開而表現為斷開電容Coffl，分流晶體管SI斷開而表現為斷開電容Coff2。
[0056]此處，觀察負載側時的阻抗Z表現為:
[0057]Z = ZsX ({Zr+(jZsXTan(0 I))} / {Zs+(jZr X Tan ( β I))})式(I)。
[0058]此處，Zs為終端阻抗，Zr為負載阻抗，I為傳送線路長(從端子Ptxl到穿透晶體管Tl的線路長、或者從穿透晶體管Τ2到端子Prxl的線路長)。β為2 31 / λ (此處，λ為第I及第2高頻信號的波長)。
[0059]在本實施方式的高頻開關電路70中，在從端子Ptxl到端子Pant的路徑上，傳送線路TLl及傳送線路TL2的特性阻抗與終端阻抗Zsl設定為相同值。因此，根據式(I)，阻抗Z成為負載阻抗Zr，傳送線路的特性阻抗不依存于線路長度。因此，高頻信號Shfl從端子Ptxl向端子Pant側的傳遞量不會受到傳送線路TLl及傳送線路TL2的配置的影響而維持良好的值，從而不會變差。
[0060]另一方面，在從端子Pant到端子Prxl的路徑上，經由分流晶體管S2而連接于接地電位Vss。
[0061]因此，負載阻抗Zr表現為大致O (零)Ω。如果將Zr = O代入式⑴，則
[0062]阻抗Z表現為:
[0063]Z N (jZsXTan(0 I))式(2)。
[0064]在與高頻信號Shfl (第I高頻信號)相同頻率的高頻信號Shf2 (第2高頻信號)，傳送線路TL3(A/6)與傳送線路TL4(A/12)串聯連接。因此，傳送線路TL3與傳送線路TL4這兩條線路表現為具有(λ/4)的傳送線路。
[0065]如果將I = ( λ /4)代入式⑵，則阻抗Z成為Z N Cx3 (無限大)。諧振電路2的特性阻抗也被設定為Z N OO。
[0066]因此，能夠大幅減少作為高頻信號Shfl (第I高頻信號)的高頻信號(fo)從端子Pant向端子Prxl的流入。也就是說，能夠減少高頻信號(fo)的泄漏。因此，在高頻開關電路70中，能夠大幅改善插入損耗。
[0067]在與高頻信號Shfl (第I高頻信號)相同頻率的高頻信號Shf2 (第2高頻信號)的二次諧波(2fo)，諧振電路2的特性阻抗設定為大致無限大。在二次諧波(2fo)表現為具有(λ/2)的傳送線路，因此如果將I = (λ/2)代入式(2)，則阻抗Z成為大致零。
[0068]因此，能夠大幅降低二次諧波(2fo)下的泄漏功率。
[0069]在與高頻信號Shfl (第I高頻信號)相同頻率的高頻信號Shf2 (第2高頻信號)的三次諧波(3fo)，諧振電路2的特性阻抗設定為大致零。在三次諧波(3fo)表現為具有(λ /2)的傳送線路，因此如果將I = ( λ /2)代入式⑵，則阻抗Z成為大致零。
[0070]因此，能夠大幅降低三次諧波(3fo)下的泄漏功率。
[0071]如圖4所示，在比較例的高頻開關電路100中，在控制信號Ssgl為使能狀態、且控制信號Ssg2為去能狀態下從端子Ptxl對端子Pant側傳送高頻信號Shfl (第I高頻信號)時，穿透晶體管Tl、穿透晶體管T2、分流晶體管SI及分流晶體管S2表現為與圖3相同。
[0072]在比較例的高頻開關電路100中，未在穿透晶體管T2與端子Prxl之間設置傳送線路TL3與傳送線路TL4，未在傳送線路TL3與接地電位Vss之間設置諧振電路2，因此高頻信號Shfl (第I高頻信號)的一部分經由串聯連接的斷開電容Coffl向端子Prx側泄漏。而且，產生高頻信號Shfl (第I高頻信號)的二次諧波、三次諧波的泄漏。
[0073]如圖5所示，在本實施方式的高頻開關電路70中，控制信號Ssgl被設定為去能狀態，控制信號Ssg2被設定為使能狀態。此時，從端子Pant向端子Prxl側傳送高頻信號Shf2 (第2高頻信號)，穿透晶體管T2接通而表現為接通電阻Ron3，分流晶體管SI接通而表現為接通電阻R4。
[0074]另一方面，穿透晶體管Tl斷開而表現為斷開電容CofT3，分流晶體管S2斷開而表現為斷開電容Coff4。
[0075]此處，觀察負載側時的阻抗Z以式⑴表示。在本實施方式的高頻開關電路70中，在從端子Pant到端子Prxl的路徑上，傳送線路TL3及傳送線路TL4的特性阻抗與終端阻抗Zs2設定為相同值。因此，根據式(I)，阻抗Z成為負載阻抗Zr，傳送線路的特性阻抗不依存于線路長度。因此，高頻信號Shf2從端子Pant向端子Prxl側的傳遞量不會受到傳送線路TL3及傳送線路TL4的配置的影響而維持良好的值，從而不會變差。
[0076]另一方面，在從端子Pant到端子Ptxl的路徑上，經由分流晶體管SI而連接于低電位側電源(接地電位)Vss。因此，負載阻抗Zr表現為大致O (零)Ω。
[0077]在與高頻信號Shfl (第I高頻信號)相同頻率的高頻信號Shf2 (第2高頻信號)，傳送線路TLl (λ/12)與傳送線路TL2(A/6)串聯連接。因此，傳送線路TLl與傳送線路TL2這兩條線路表現為具有(λ/4)的傳送線路。
[0078]如果將I = ( λ /4)代入式⑵，則阻抗Z成為Z N Cx3 (無限大)。諧振電路I的特性阻抗也被設定為Z N OO。
[0079]因此，能夠大幅減少高頻信號從端子Pant向端子Ptxl側的泄漏。因此，在高頻開關電路70中，能夠大幅改善插入損耗。
[0080]在與高頻信號Shf2 (第2高頻信號)相同頻率的高頻信號Shfl (第I高頻信號)的二次諧波(2fo)，諧振電路I的特性阻抗設定為大致無限大。在二次諧波(2fo)表現為具有(λ /2)的傳送線路，因此如果將I = ( λ /2)代入式(2)，則阻抗Z成為大致零(Ζ N O)。
[0081]因此，能夠大幅降低二次諧波(2fo)下的泄漏功率。
[0082]在與高頻信號Shf2 (第2高頻信號)相同頻率的高頻信號Shfl (第I高頻信號)的三次諧波(3fo)，諧振電路I的特性阻抗設定為大致零。在三次諧波(3fo)表現為具有(λ /2)的傳送線路，因此如果將I = ( λ /2)代入式⑵，則阻抗Z成為大致零(Ζ N O)。
[0083]因此，能夠大幅降低三次諧波(3fo)下的泄漏功率。
[0084]如圖6所示，在比較例的高頻開關電路100中，未在穿透晶體管Tl與端子Ptxl之間設置傳送線路TLl及傳送線路TL2，且未在傳送線路TLl的另一端與接地電位Vss之間設置諧振電路1，因此高頻信號Shf2(第2高頻信號)的一部分經由串聯連接的斷開電容Coff3向端子Ptxl側泄漏。產生高頻信號Shf2 (第2高頻信號)的二次諧波、三次諧波的泄漏。
[0085]此處，傳送線路TLl與傳送線路TL4在第I及第2高頻信號的頻率下將線路長設定為(λ/12)，傳送線路TL2與傳送線路TL3在第I及第2高頻信號的頻率下將線路長設定為(λ/6)，但也可以存在特定值的誤差。
[0086]接下來，參照圖7及圖8對高頻開關電路的特性進行說明。圖7是本實施方式的高頻開關電路的史密斯圖。圖8Α是表示第I及第2高頻信號的二次諧波的泄漏功率的圖，圖SB是表示第I及第2高頻信號的三次諧波的泄漏功率的圖。
[0087]此處，是將第I及第2高頻信號(fo)設為2GHz、將第I及第2高頻信號的二次諧波(2fo)設為4GHz、且將第I及第2高頻信號的三次諧波(3fo)設為6GHz時的特性圖。
[0088]如圖7所示，在本實施方式的高頻開關電路70中，第I及第2高頻信號(fo)的阻抗Z成為大致無限大(Z N Cx3 )。第丨及第2高頻信號的二次諧波(2fo)與第I及第2高頻信號的三次諧波(3fo)的阻抗Z成為大致零(Z N O)。
[0089]在本實施方式的高頻開關電路70中，由于能夠使二次諧波(2fo)與三次諧波(3fo)的阻抗Z為大致零(Z N O)，因此能夠使二次諧波(2fo)與三次諧波(3fo)下的泄漏功率降低到測定極限附近。
[0090]另一方面，在比較例的高頻開關電路100中，產生二次諧波、三次諧波的泄漏。
[0091]如圖8A所示，在本實施方式的高頻開關電路70中，能夠將二次諧波(2fo)下的泄漏功率較比較例的高頻開關電路100大幅地降低65dBm。如圖8B所示，在本實施方式的高頻開關電路70中，能夠將三次諧波(3fo)下的泄漏功率較比較例的高頻開關電路100大幅地降低60dBm。
[0092]如上所述，在本實施方式的高頻開關電路中，設置諧振電路1、諧振電路2、分流晶體管S1、分流晶體管S2、穿透晶體管Tl、穿透晶體管T2、傳送線路TL1、傳送線路TL2、傳送線路TL3、傳送線路TL4、端子Pant、端子Prxl、端子Ptxl、端子PVcl以及端子PVc2。
[0093]在第I高頻信號及第2高頻信號(fo)時，傳送線路表現為具有(λ/4)的傳送線路。在第I高頻信號及第2高頻信號的二次諧波(2fo)時，傳送線路表現為具有(λ/2)的傳送線路。在第I高頻信號及第2高頻信號的三次諧波(3fo)時，傳送線路表現為具有(λ/2)的傳送線路。
[0094]因此，在高頻開關電路70中，能夠大幅改善插入損耗，在二次諧波(2fo)及三次諧波(3fo)時，能夠大幅降低泄漏功率。
[0095]另外，在本實施方式中，將傳送線路TLl的線路長設為(λ/12)，將傳送線路TL2的線路長設為(λ /6)，將傳送線路TL3的線路長設為(λ /6)，將傳送線路TL4的線路長設為(λ/12)，但未必限定于此。也可以將傳送線路TLl的線路長設為{ λ (η+(1/12) }，將傳送線路TL2的線路長設為{λ (η+(1/6)}，將傳送線路TL3的線路長設為{λ (η+(1/6)}，將傳送線路TL4的線路長設為{λ (η+(1/12)}。此處，η為零或I以上的整數。
[0096]而且，在本實施方式中，為了降低二次諧波(2fo)與三次諧波(3fo)的泄漏功率，而將傳送線路TLl至TL4的線路長設定為所述值，并且設置諧振電路I及諧振電路2。在只降低二次諧波(2fo)的泄漏功率的情況下，無需諧振電路I及諧振電路2。只要將傳送線路TLl+傳送線路TL2的線路長設為第I高頻信號的波長(λ ) X (m/4)，且將傳送線路TL3+傳送線路TL4的線路長設為第2高頻信號的波長(λ) X (m/4)即可。此處，m為I以上的整數。
[0097]參照附圖對第2實施方式的高頻開關電路進行說明。圖9是表示高頻開關電路的電路圖。在本實施方式中，變更晶體管。
[0098]以下，對與第I實施方式相同的構成部分標注相同符號并且省略該部分的說明，只說明不同的部分。
[0099]如圖9所示，高頻開關電路70a包含諧振電路1、諧振電路2、分流晶體管Sla、分流晶體管S2a、穿透晶體管Tla、穿透晶體管T2a、傳送線路TL1、傳送線路TL2、傳送線路TL3、傳送線路TL4、端子Pant、端子Prxl、端子Ptxl、端子PVcl以及端子PVc2。
[0100]分流晶體管Sla的一端連接于端子Ptxl，對控制端子輸入控制信號Ssg2，且另一端連接于接地電位Vss。
[0101]穿透晶體管Tla的一端連接于傳送線路TL2的另一端，對控制端子輸入控制信號Ssgl，且另一端連接于端子Pant。
[0102]穿透晶體管T2a的一端連接于端子Pant，對控制端子輸入控制信號Ssg2，且另一端連接于傳送線路TL3的一端。
[0103]分流晶體管S2a的一端連接于傳送線路TL4的另一端及端子Prxl，對控制端子輸入控制信號Ssgl，且另一端連接于接地電位Vss。
[0104]此處，分流晶體管Sla、分流晶體管S2a、穿透晶體管Tla、穿透晶體管T2a使用PHEMT(Pseudomorphic High Electron Mobility Transistor，假晶高電子遷移率晶體管)(R)。PHEMT是將由半導體異質接面感應的高迀移率的二維電子氣(2DEG)作為信道，將構成信道的材料變更為進行偽晶格匹配的其他材料的場效應晶體管。PHEMT與SOI型MOSFET或HEMT (High Electron Mobility Transistor，高電子迀移率晶體管)相比能夠實現例如高頻化、低雜訊化。
[0105]如上所述，在本實施方式的高頻開關電路中，設置諧振電路1、諧振電路2、分流晶體管Sla、分流晶體管S2a、穿透晶體管Tla、穿透晶體管T2a、傳送線路TL1、傳送線路TL2、傳送線路TL3、傳送線路TL4、端子Pant、端子Prxl、端子Ptxl、端子PVcl以及端子PVc2。
[0106]因此，具有與第I實施方式相同的效果。
[0107]參照附圖對第3實施方式的作為高頻半導體集成電路的高頻功率放大電路進行說明。圖10是表示作為高頻半導體集成電路的高頻功率放大電路的電路圖。圖11是本實施方式的高頻功率放大電路的等效電路圖。圖12是表示比較例的高頻功率放大電路的電路圖。
[0108]在本實施方式中，通過在NPN晶體管的一端與電源之間設置第I傳送線路及第2傳送線路，且在第I傳送線路與第2傳送線路之間和接地電位之間設置第I諧振電路，而大幅減少泄漏信號。
[0109]如圖10所示，作為高頻半導體集成電路的高頻功率放大電路80包含電源3、諧振電路11、匹配電路12、電容器C3、NPN晶體管NT1、傳送線路TL11、傳送線路TL12、輸入端子Pin以及輸出端子Pout。高頻功率放大電路80多用于移動電話、無線基礎設備、衛星通信設備或有線TV設備等。高頻功率放大電路80也被稱為高頻功率放大器。
[0110]NPN晶體管NTl是經由輸入端子Pin對基極(控制端子)輸入輸入信號Sin (第I高頻信號)，從集極(一端)輸出將輸入信號Sin放大的放大信號，并且發射極(另一端)連接于接地電位 Vssc3NPN 晶體管NTl 例如使用 HBT (Hetero junct1n Bipolar transistor，異質接面雙極性晶體管)。另外，也可以代替NPN晶體管NTl而使用功率HEMT (High ElectronMobility Transistor))等。
[0111]匹配電路12設置在NPN晶體管NTl的一端與輸出端子Pout之間，對放大信號進行阻抗匹配，并將經阻抗匹配的輸出信號Sout輸出到輸出端子Pout。在輸出信號Sout的頻率下阻抗匹配為例如50 Ω。
[0112]匹配電路12包含電感器L21及電容器C21。電感器L21的一端連接于NPN晶體管NTl的一端，且另一端連接于輸出端子Pout。電容器C21的一端連接于電感器L21的另一端，且另一端連接于接地電位Vss。
[0113]傳送線路TL12(第I線路)的一端連接于NPN晶體管NTl的一端。傳送線路TL12 (第I線路)以如下方式設定:在被輸入所傳送的第I高頻信號(從NPN晶體管NTl的一端輸出的放大信號)的情況下，線路長成為第I高頻信號的波長(λ)的1/6。
[0114]傳送線路TLll (第2線路)的一端連接于傳送線路TL12的另一端，且另一端連接于電源3的高電位側。傳送線路TLll (第2線路)以如下方式設定:在被輸入所傳送的第I高頻信號(從NPN晶體管NTl的一端輸出的放大信號)的情況下，線路長成為第I高頻信號的波長(λ)的1/12。
[0115]諧振電路11(第I諧振電路)的一端連接于傳送線路TL12的另一端，且另一端連接于接地電位Vss。諧振電路11具有串聯連接的電感器Lll及電容器CU。諧振電路I在第I高頻信號的二次諧波以下的頻率時特性阻抗被設定為大致無限大，且在第I高頻信號的三次諧波的頻率時特性阻抗被設定為大致零。
[0116]此處，將電感器Lll設置在傳送線路TL12的另一端側，且將電容器Cll設置在接地電位Nss側，但也可以將電容器Cll設置在傳送線路TL12的另一端側，且將電感器Lll設置在接地電位Vss側。
[0117]電容器C3的一端連接于傳送線路TLll的另一端及電源3的高電位側，且另一端連接于接地電位Vss。電容器C3具有相對較大的電容以于第I高頻信號(fo)以上時成為短路。例如，在第I高頻信號(fo)為2Hz的情況下，電容器C3設定為10pF以上。
[0118]電源3的高電位側連接于傳送線路TLll的另一端，且低電位側連接于接地電位Vss。電源3經由傳送線路TL12及傳送線路TLll而將電源電壓Vcc供給至NPN晶體管NTl的一端。
[0119]如圖11所示，高頻功率放大電路80的NPN晶體管NTl可表現為如果對一端施加電源電壓Vcc、且對基極輸入輸入信號Sin (第I高頻信號)則動作的電流源。
[0120]如圖12所示，比較例的高頻功率放大電路81包含電源3、匹配電路12、電容器C3、NPN晶體管NT1、輸入端子Pin、輸出端子Pout。比較例的高頻功率放大電路81是從本實施方式的高頻功率放大電路80中省略傳送線路TL11、傳送線路TL12、諧振電路11而成。因此，省略高頻功率放大電路81的構成的說明。
[0121]接下來，對本實施方式的高頻功率放大電路80及比較例的高頻功率放大電路81的動作進行說明。
[0122]在本實施方式的高頻功率放大電路80中，如果從NPN晶體管NTl的一端將第I高頻信號(fo)傳送至傳送線路TL12及傳送線路TL11，則傳送線路TL12的線路長成為第I高頻信號的波長的1/6，傳送線路TLll的線路長成為第I高頻信號的波長的1/12。由于傳送線路TL12與傳送線路TLll串聯連接，因此傳送線路TL12與傳送線路TLll這兩條線路表現為具有(λ/4)的傳送線路。
[0123]與第I實施方式同樣地，如果將I = ( λ /4)代入式⑵，則阻抗Z成為Z N c?(無限大)。諧振電路11的特性阻抗也被設定為Z Ncx3。
[0124]因此，能夠大幅降低傳送線路TL12與傳送線路TL11、及諧振電路11中的第I高頻信號(從NPN晶體管NTl的一端輸出的放大信號)的泄漏。
[0125]在第I高頻信號(fo)的二次諧波(2fo)，諧振電路11的特性阻抗被設定為大致無限大。由于在二次諧波(2fo)表現為具有(λ/2)的傳送線路，因此與第I實施方式同樣地，如果將I = ( λ /2)代入式(2)，則阻抗Z成為大致零。
[0126]因此，能夠大幅降低二次諧波(2fo)下的泄漏功率。
[0127]在第I高頻信號(fo)的三次諧波(3fo)，諧振電路11的特性阻抗設定為大致零。由于在三次諧波(3fo)下表現為具有(λ/2)的傳送線路，因此與第I實施方式同樣地，如果將I = ( λ /2)代入式(2)，則阻抗Z成為大致零。
[0128]因此，能夠大幅降低三次諧波(3fo)下的泄漏功率。
[0129]接下來，參照圖13及圖14對本實施方式的高頻功率放大電路80及比較例的高頻功率放大電路81的特性進行說明。圖13是本實施方式的高頻功率放大電路的史密斯圖。圖14(a)是表示高頻信號的二次諧波的泄漏功率的圖。圖14(b)是表示高頻信號的三次諧波的泄漏功率的圖。
[0130]此處，是將第I高頻信號(fo)設為2GHz、且將第I高頻信號的二次諧波(2fo)設為4GHz、將第I高頻信號的三次諧波(3fo)設為6GHz時的特性圖。
[0131]如圖13所示，在本實施方式的高頻功率放大電路80中，第I高頻信號(fo)的阻抗Z成為大致無限大(Z N Cx3 )。第！高頻信號的二次諧波(2fo)與第I高頻信號的三次諧波(3fo)的阻抗Z成為大致零(Z N O)。
[0132]在本實施方式的高頻功率放大電路80中，由于能夠使二次諧波(2fo)與三次諧波(3fo)的阻抗Z為大致零(Z N O)，因此能夠使二次諧波(2fo)與三次諧波(3fo)下的泄漏功率降低至測定極限附近。
[0133]另一方面，在比較例的高頻功率放大電路81中，產生二次諧波、三次諧波的泄漏。
[0134]如圖14 (a)所示，在本實施方式的高頻功率放大電路80中，能夠將二次諧波(2fo)下的泄漏功率較比較例的高頻功率放大電路81大幅降低60dBm。如圖14(b)所示，在本實施方式的高頻功率放大電路80中，能夠將三次諧波(3fo)下的泄漏功率較比較例的高頻功率放大電路81大幅降低55dBm。
[0135]如上所述，在本實施方式的高頻功率放大電路80中，設置電源3、諧振電路11、匹配電路12、電容器C3、NPN晶體管NT1、傳送線路TL11、傳送線路TL12、輸入端子Pin以及輸出端子Pout。第I高頻信號(fo)時，傳送線路表現為具有(λ/4)的傳送線路。第I高頻信號的二次諧波(2fo)時，傳送線路表現為具有(λ/2)的傳送線路。第I高頻信號的三次諧波(3fo)時，傳送線路表現為具有(λ/2)的傳送線路。
[0136]因此，二次諧波(2fo)與三次諧波(3fo)時，能夠大幅地降低高頻功率放大電路80的泄漏功率。
[0137]參照附圖對第4實施方式的高頻開關電路進行說明。圖15是表示高頻開關電路的電路圖。在本實施方式中，設置著開路殘段。使用開路殘段，大幅減少第I及2高頻信號的三次諧波(3fo)下的泄漏信號。
[0138]以下，對與第I實施方式相同的構成部分標注相同符號并且省略該部分的說明，只說明不同的部分。
[0139]如圖15所示，作為高頻半導體集成電路的高頻開關電路71包含開路殘段31、開路殘段32、分流晶體管S1、分流晶體管S2、穿透晶體管Tl、穿透晶體管T2、傳送線路TL31、傳送線路TL41、端子Pant、端子Prxl、端子Ptxl、端子PVcl以及端子PVc2。
[0140]開路殘段31 (第I開路殘段)的一端連接于節點NI (端子Ptxl與傳送線路TL31之間)，且另一端成為開路狀態。開路殘段31對應于第I高頻信號的三次諧波(3fo)而設置。
[0141]具體來說，開路殘段31的長度設定為第I高頻信號的波長的{n+(l/12)}，相對于第I高頻信號的三次諧波(3fo)而使節點NI為短路狀態。其中，η為I以上的整數。開路殘段31相對于第I高頻信號將節點NI設為開路狀態而使第I高頻信號通過。結果能夠減少第I高頻信號的三次諧波(3fo)的泄漏信號。
[0142]開路殘段32 (第2開路殘段)的一端連接于節點N2 (端子Prxl與傳送線路TL41之間)，且另一端成為開路狀態。開路殘段32對應于第2高頻信號的三次諧波(3fo)而設置。
[0143]具體來說，開路殘段32的長度設定為第2高頻信號的波長的{n+(l/12)}，相對于第2高頻信號的三次諧波(3fo)而使節點N2為短路狀態。其中，η為I以上的整數。開路殘段32相對于第2高頻信號將節點Ν2設為開路狀態而使第2高頻信號通過。結果能夠減少第2高頻信號的三次諧波(3fo)的泄漏信號。
[0144]開路殘段31與開路殘段32使用例如共平面帶狀線路或微帶傳輸線路等。
[0145]傳送線路TL31 (第I線路)的一端連接于節點NI (開路殘段31的一端)，且另一端連接于穿透晶體管Tl的一端。傳送線路TL31設定為與特性阻抗Zsl相同的值。傳送線路TL31以如下方式設定:在被輸入所傳送的第I高頻信號的情況下，線路長成為第I高頻信號的波長(λ)的(m/4)。其中，m為I以上的整數。
[0146]傳送線路TL41 (第2線路)的一端連接于節點N2 (開路殘段32的一端)，且另一端連接于端子Prxl。傳送線路TL41設定為與特性阻抗Zs2相同的值。傳送線路TL41以如下方式設定:在被輸入所傳送的第2高頻信號的情況下，線路長成為第2高頻信號的波長(入)的(m/4)。其中，m為I以上的整數。
[0147]如上所述，在本實施方式的高頻開關電路71中，設置長度被設定為第I高頻信號的波長的{n+(l/12)}的開路殘段31以及長度被設定為第2高頻信號的波長的{η+(1/12)}的開路殘段32。并且設置以線路長成為第I高頻信號的波長(λ)的(m/4)的方式設定的傳送線路TL31，以及以線路長成為第2高頻信號的波長(λ)的(m/4)的方式設定的傳送線路 TL41。
[0148]因此，在高頻開關電路71中，能夠大幅改善插入損耗，二次諧波(2fo)與三次諧波(3fo)時，能夠大幅降低泄漏功率。
[0149]在實施方式中，將高頻信號(fo)設定為2GHz，但未必限定于此。也可以將高頻信號(fo)應用于例如2.5GHz、5GHz、5.7GHz等各種高頻信號。在此情況下，必須根據高頻信號的波長而選擇傳送線路或開路殘段的線路長。
[0150]已對本發明的若干實施方式進行了說明，但這些實施方式是作為示例而提出的，并非意欲限定發明的范圍。這些新穎的實施方式也能夠以其他各種方式加以實施，可在不脫離發明主旨的范圍內進行各種省略、置換、變更。這些實施方式及其變化包含在發明的范圍或主旨內，并且包含在權利要求所記載的發明及其均等的范圍內。
【主權項】
1.一種高頻半導體集成電路，其特征在于包括: 第I線路，一端連接于第I端子，當傳送第I高頻信號時，線路長成為所述第I高頻信號的波長的{n+(l/12)}，其中，η為零或I以上的整數； 第I諧振電路，一端連接于所述第I線路的另一端，且另一端連接于接地電位； 第2線路，一端連接于所述第I線路的另一端，當傳送所述第I高頻信號時，線路長成為所述第I高頻信號的波長的Ιη+α/6)}; 第I晶體管，一端連接于所述第2線路的另一端，且另一端連接于第2端子，對控制端子輸入第I控制信號； 第2晶體管，一端連接于所述第2端子，對控制端子輸入第2控制信號； 第3線路，一端連接于所述第2晶體管的另一端，當傳送第2高頻信號時，線路長成為所述第2高頻信號的波長的{η+(1/6)}; 第2諧振電路，一端連接于所述第3線路的另一端，且另一端連接于所述接地電位；以及 第4線路，一端連接于所述第3線路的另一端，且另一端連接于第3端子，當傳送所述第2高頻信號時，線路長成為所述第2高頻信號的波長的{η+(1/12)}。2.根據權利要求1所述的高頻半導體集成電路，其特征在于: 所述第I諧振電路在所述第I高頻信號的二次諧波以下的頻率時特性阻抗被設定為大致無限大，且在所述第I高頻信號的三次諧波的頻率時特性阻抗被設定為大致零，并且所述第2諧振電路在所述第2高頻信號的二次諧波以下的頻率時特性阻抗被設定為大致無限大，且在所述第2高頻信號的三次諧波的頻率時特性阻抗被設定為大致零。3.根據權利要求1所述的高頻半導體集成電路，其特征在于: 所述第I及第2諧振電路分別包含串聯連接的電感器與電容器。4.根據權利要求1所述的高頻半導體集成電路，其特征在于包括: 第3晶體管，一端連接于所述第I端子，且另一端設定為所述接地電位，對控制端子輸入所述第2控制信號；以及 第4晶體管，一端連接于所述第4線路的另一端，且另一端設定為所述接地電位，對控制端子輸入所述第I控制信號。5.根據權利要求4所述的高頻半導體集成電路，其特征在于: 所述第I至4晶體管為SOI型Nch MOSFET及PHEMT中的任一種。6.根據權利要求4所述的高頻半導體集成電路，其特征在于: 所述尚頻半導體集成電路為SPDT開關。7.根據權利要求1所述的高頻半導體集成電路，其特征在于: 所述第I至4線路為微帶傳輸線路及共平面帶狀線路中的任一種。8.一種高頻半導體集成電路，其特征在于包括: 第I開路殘段，一端連接于第I端子，且另一端為開路狀態，線路長成為所述第I高頻信號的波長的{η+(1/12)}，其中，η為零或I以上的整數； 第I線路，一端連接于所述第I開路殘段的一端，當傳送所述第I高頻信號時，線路長成為所述第I高頻信號的波長的Km/4)}，其中，m為I以上的整數； 第I晶體管，一端連接于所述第I線路的另一端，且另一端連接于第2端子，對控制端子輸入第I控制信號； 第2晶體管，一端連接于所述第2端子，對控制端子輸入第2控制信號； 第2開路殘段，一端連接于所述第2晶體管的另一端，且另一端為開路狀態，線路長成為第2高頻信號的波長的{n+(l/12)};以及 第2線路，一端連接于所述第2開路殘段的一端，且另一端連接于第3端子，當傳送所述第2高頻信號時，線路長成為所述第2高頻信號的波長的{(m/4)}。9.根據權利要求8所述的高頻半導體集成電路，其特征在于: 所述第I開路殘段在所述第I高頻信號的三次諧波的頻率時使所述第I線路的一端為短路狀態， 所述第2開路殘段在所述第2高頻信號的三次諧波的頻率時使所述第2線路的一端為短路狀態。10.根據權利要求8所述的高頻半導體集成電路，其特征在于: 所述第I及第2開路殘段為微帶傳輸線路及共平面帶狀線路中的任一種。11.根據權利要求8所述的高頻半導體集成電路，其特征在于包括: 第3晶體管，一端連接于所述第I端子，且另一端設定為接地電位，對控制端子輸入所述第2控制信號；以及 第4晶體管，一端連接于所述第2線路的另一端，且另一端設定為所述接地電位，對控制端子輸入所述第I控制信號。12.—種高頻半導體集成電路，其特征在于包括: 第I晶體管，對控制端子輸入第I高頻信號，從一端輸出將所述第I高頻信號放大的放大信號，另一端連接于接地電位； 第I線路，一端連接于所述第I晶體管的一端，當傳送所述放大信號時，線路長成為所述放大信號的波長的{n+(l/6)}，其中，η為零或I以上的整數； 第I諧振電路，一端連接于所述第I線路的另一端，且另一端連接于所述接地電位；以及 第2線路，一端連接于所述第I線路的另一端，且另一端連接于電源，當傳送所述放大信號時，線路長成為所述放大信號的波長的{η+(1/12)}。13.根據權利要求12所述的高頻半導體集成電路，其特征在于: 所述第I諧振電路在所述放大信號的二次諧波以下的頻率時特性阻抗被設定為大致無限大，且在所述放大信號的三次諧波的頻率時特性阻抗被設定為大致零。14.根據權利要求12所述的高頻半導體集成電路，其特征在于: 所述第I諧振電路具有串聯連接的電感器與電容器。15.根據權利要求12所述的高頻半導體集成電路，其特征在于: 包括設置在所述第I晶體管的一端與輸出端子之間的匹配電路。16.根據權利要求12所述的高頻半導體集成電路，其特征在于: 所述高頻半導體集成電路為高頻功率放大電路。
【文檔編號】H03F3/20GK105932991SQ201510556146
【公開日】2016年9月7日
【申請日】2015年9月2日
【發明人】上嶋浩二
【申請人】株式會社東芝