一種頻率鎖相環pll發生裝置的制造方法
【專利摘要】本發明涉及一種頻率鎖相環PLL發生裝置，包括依次連接的壓控溫度補償晶體振蕩器、直接數字頻率合成器、濾波電路、分頻器、鎖相環頻率合成器、數字功率衰減器和阻抗匹配電路，還包括控制器；本發明通過選擇體積小、集成度高的鎖相環頻率合成器集成芯片ADF4350,使其不需要外接壓控振蕩器只需外加一個環路濾波器就可以構成一個完整的低噪聲、低功耗、高穩定度、高可靠性的鎖相環頻率合成器。采用直接數字頻率合成器(DDS)作為參考源驅動鎖相環頻率合成器,再結合可編程數字功率衰減器和阻抗匹配電路,從而實現高穩定度、高分辨率、快跳頻速度、低相位噪聲、小步長掃描的用Ramsey?CPT原子頻標的脈沖微波源。
【專利說明】
一種頻率鎖相環PLL發生裝置
技術領域
[0001 ]本發明涉及原子頻標領域，具體涉及一種頻率鎖相環PLL發生裝置。
【背景技術】
[0002]相干布居囚禁(Coherent Populat1n Trapping , CPT)是利用原子與相干激光相互作用所產生的一種量子干涉現象而實現的一種新型原子頻標，也是目前從原理上唯一可實現微型化的原子頻標，其體積、功耗比氫原子頻標、艷原子頻標、要小，甚至與目前體積、功耗最小的銣原子頻標相比還要小得多。
[0003]然而，由于受到原子譜線多普勒加寬的限制，原子光譜的線寬較寬，導致CPT原子頻標的穩定度偏低，為此，可以將時域的Ramsey分離振蕩場技術與CPT現象相結合，從而獲得線寬更窄、信噪比更佳的Ramsey-CPT干涉譜線，以此譜線作為微波鑒頻信號，可以實現穩定度更高的Ramsey-CPT原子頻標。
[0004]CPT原子頻標采用連續激光和原子相互作用的工作方式，而Ramsey-CPT原子頻標采用脈沖激光和原子相互作用的工作方式，但是目前已有的Ramsey-CPT原子頻標用聲光調制器(AOM)作為光開關產生脈沖激光，由于AOM體積較大、功耗較高，限制了Ramsey-CPT原子頻標向微型化和低功耗原子頻標方向的發展。
[0005]另外，Ramsey-CPT原子頻標以銣85為工作原子，采用全寬調制，其頻率鎖定過程要求微波源以3.035 732 439 GHz為中心頻率，在小頻率范圍內小步長進行掃描而獲得一個Ramsey-CPT峰信號，通過控制電路將微波頻率鎖定在線寬很窄的Ramsey-CPT峰的最大值處，從而實現原子頻標的閉環鎖定。顯然，Ramsey-CPT原子頻標對微波源精度和體積的要求都比較高，所以需要設計高性能、小體積的脈沖微波源。
[0006]目前，對于Ramsey-CPT原子頻標微波源來說，設計方案主要有I)鎖相環(PLL)方案；2)注入式鎖相環方案；3)本地振蕩器(LO)方案。其中，PLL方案在相位噪聲和雜散等方面均滿足設計要求，是最成熟的設計方案，Symmetricom和Kernco是世界上現階段僅有的把CPT原子頻標商品化的廠家，它們均采用PLL方案，但微波源的體積和功耗仍然偏大"為了解決體積和功耗的問題，注入式鎖相環方案和LO方案正不斷地應用到CPT原子頻標中兒0方案采用體積很小的介質振蕩器(DRO)直接產生高頻信號，在體積和實現難易程度上具有優勢，但相位噪聲方面要比前兩種方案差.而一般來說，原子頻標需要產生低頻的標準輸出頻率，這就需要加入復雜的小數分頻電路，很大程度上降低了LO小體積的優勢。
【發明內容】
[0007]本發明要解決的技術問題是:提出一種高性能、小型化的脈沖微波源。
[0008]本發明為解決上述技術問題提出的技術方案是:一種頻率鎖相環PLL發生裝置，包括依次連接的壓控溫度補償晶體振蕩器、直接數字頻率合成器、濾波電路、分頻器、鎖相環頻率合成器、數字功率衰減器和阻抗匹配電路，還包括控制器； 所述控制器的控制端連接到所述直接數字頻率合成器、所述分頻器、鎖相環頻率合成器和所述數字功率衰減器的受控端。
[0009 ]進一步的，所述鎖相環頻率合成器是由集成芯片ADF4350及外圍電路構成，所述集成芯片ADF4350的外圍電路包括線性穩壓器LP5900SD和外部環路濾波器。
[0010]進一步的，所述壓控溫度補償晶體振蕩器的輸出頻率為10MHz。
[0011]進一步的，所述直接數字頻率合成器是由集成芯片AD9954及外圍電路構成，所述AD9954的外圍電路包括穩壓電源LP3878MR- ADJ和低通濾波器，所述AD9954頻率控制字為32位，工作時鐘為10MHz，輸出時鐘的頻率分辨率f=10 X 106/232=0.0023 HZ(3AD9954相位控制字為14位，輸出時鐘的相位分辨率為3600/214= 0.0220。
[0012]進一步的，所述數字功率衰減器為可編程數字功率衰減器。
[0013]本發明的有益效果是:
本發明通過選擇體積小、集成度高的鎖相環頻率合成器集成芯片ADF4350，使其不需要外接壓控振蕩器只需外加一個環路濾波器就可以構成一個完整的低噪聲、低功耗、高穩定度、高可靠性的鎖相環頻率合成器。采用直接數字頻率合成器(DDS)作為參考源驅動鎖相環頻率合成器，再結合可編程數字功率衰減器和阻抗匹配電路，從而實現高穩定度、高分辨率、快跳頻速度、低相位噪聲、小步長掃描的用Ramsey-CPT原子頻標的脈沖微波源。
【附圖說明】
[0014]下面結合附圖對本發明的頻率鎖相環PLL發生裝置作進一步說明。
[0015]圖1是本發明中頻率鎖相環PLL發生裝置的結構框圖；
圖2是低通濾波器的電路結構圖。
【具體實施方式】
[0016]根據圖1和圖2所示，本發明中的頻率鎖相環PLL發生裝置，包括依次連接的壓控溫度補償晶體振蕩器(VCTCXO)、直接數字頻率合成器(DDS)、濾波電路、分頻器、鎖相環頻率合成器(PLL)、數字功率衰減器和阻抗匹配電路，還包括控制器。
[0017]控制器的控制端連接到直接數字頻率合成器、分頻器、鎖相環頻率合成器和數字功率衰減器的受控端。
[0018]在本發明中，采用相位噪聲、諧雜抑制都很好的壓控溫度補償晶體振蕩器VCTCXO作為DDS的參考時鐘源，通過微控制器把頻率控制字和相位控制字寫入DDS內部的寄存器中，DDS便可以產生一個頻率和相位都可編程控制的模擬正弦波輸出；然后把DDS的輸出信號作為PLL的參考信號，設定分頻器的分頻比N，便得到了頻率為DDS輸出頻率N/R倍的時鐘信號;通過可編程數字功率衰減器實現脈沖形式的微波信號，再經過阻抗匹配電路，最后根據期望輸出脈沖微波信號。這種結構利用DDS的高分辨率保證了足夠小的頻率步進，同時PLL的帶通特性很好地抑制了 DDS輸出頻譜中的部分雜散。
[0019]實現了DDS和PLL的優勢互補，兼顧了各個方面的性能。所以此方案實現的脈沖微波源具有小體積、較高頻率、較快頻率轉換速度和較高頻率分辨率的特點，同時也很好地保證了系統雜散和相位噪聲性能。
[0020]鎖相環頻率合成器是由集成芯片ADF4350及外圍電路構成，集成芯片ADF4350的外圍電路包括線性穩壓器LP5900SD和外部環路濾波器。
[0021 ]壓控溫度補償晶體振蕩器的輸出頻率為1MHz。
[0022]直接數字頻率合成器是由集成芯片AD9954及外圍電路構成，AD9954的外圍電路包括穩壓電源LP3878MR- ADJ和低通濾波器，AD9954頻率控制字為32位，工作時鐘為1MHz，輸出時鐘的頻率分辨率f=10 X 106/232=0.0023 HZ(3AD9954相位控制字為14位，輸出時鐘的相位分辨率為3600/214= 0.0220ο
[0023]可作為優選的是:數字功率衰減器為可編程數字功率衰減器。
[0024]本發明的不局限于上述實施例，本發明的上述各個實施例的技術方案彼此可以交叉組合形成新的技術方案，另外凡采用等同替換形成的技術方案，均落在本發明要求的保護范圍內。
【主權項】
1.一種頻率鎖相環PLL發生裝置，其特征在于:包括依次連接的壓控溫度補償晶體振蕩器、直接數字頻率合成器、濾波電路、分頻器、鎖相環頻率合成器、數字功率衰減器和阻抗匹配電路，還包括控制器； 所述控制器的控制端連接到所述直接數字頻率合成器、所述分頻器、鎖相環頻率合成器和所述數字功率衰減器的受控端。2.根據權利要求1所述頻率鎖相環PLL發生裝置，其特征在于:所述鎖相環頻率合成器是由集成芯片ADF4350及外圍電路構成，所述集成芯片ADF4350的外圍電路包括線性穩壓器LP5900SD和外部環路濾波器。3.根據權利要求2所述頻率鎖相環PLL發生裝置，其特征在于:所述壓控溫度補償晶體振蕩器的輸出頻率為I OMHz。4.根據權利要求3所述頻率鎖相環PLL發生裝置，其特征在于:所述直接數字頻率合成器是由集成芯片AD9954及外圍電路構成，所述AD9954的外圍電路包括穩壓電源LP3878MR-AD J和低通濾波器，所述AD9954頻率控制字為32位，工作時鐘為1MHz，輸出時鐘的頻率分辨率f=10 X 106/232=0.0023 Hz，AD9954相位控制字為14位，輸出時鐘的相位分辨率為3600/214= 0.0220ο5.根據權利要求4所述頻率鎖相環PLL發生裝置，其特征在于:所述數字功率衰減器為可編程數字功率衰減器。
【文檔編號】H03L7/18GK105915215SQ201610046457
【公開日】2016年8月31日
【申請日】2016年1月25日
【發明人】張建軍
【申請人】江漢大學