開關電路、半導體開關裝置及方法
【專利摘要】在一個實施例中，開關電路包括高電壓耗盡型晶體管，其具有第一泄漏電流并且以級聯布置可操作地連接到具有第二泄漏電流的低電壓增強型晶體管。該第二泄漏電流大于該第一泄漏電流。
【專利說明】開關電路、半導體開關裝置及方法
【背景技術】
[0001] 迄今為止，在電力電子應用中使用的晶體管通常已利用硅(Si)半導體材料而被制 造。針對電力應用的慣常晶體管器件包括SiGoolMOS?、Si功率MOSFETs、以及Si絕緣柵 雙極晶體管（IGBT)。更近來已考慮碳化硅（SiC)功率器件。諸如氮化鎵(GaN)器件之類的 III-N族半導體器件現在正成為攜載大電流、支持高電壓并提供非常低的接通電阻和快速 開關時間的有吸引力的候選。
【發明內容】
[0002] 在一個實施例中，一種開關電路包括具有第一泄漏電流的高電壓耗盡型晶體管， 其以級聯布置可操作地連接到具有第二泄漏電流的低電壓增強型晶體管，所述第二泄漏電 流大于所述第一泄漏電流。
[0003] 在一個實施例中，一種方法包括調節在開關電路中的低電壓增強型晶體管的泄漏 電流，所述開關電路包括以級聯布置可操作地連接到低電壓增強型晶體管的高電壓耗盡型 晶體管，使得在預定溫度范圍以內所述低電壓增強型晶體管的所述泄漏電流高于所述高電 壓耗盡型晶體管的泄漏電流。
[0004] 在一個實施例中，一種半導體開關裝置包括常通半導體元件，其具有第一電流電 極、第二電流電極和第一控制電極，所述常通半導體元件提供第一泄漏電流;常斷半導體元 件，其具有第三電流電極、第四電流電極和第二控制電極，該第三電流電極被耦合到第一控 制電極并且被耦合到參考端子，并且該第四電流電極被耦合到第一電流電極，該常斷半導 體元件提供第二泄漏電流；以及驅動電路，其具有第五電流電極和第六電流電極，該第六電 流電極被耦合到參考端子并且該第五電流電極被耦合到該第二控制電極以提供控制信號 以用于將該常斷半導體元件接通或關斷。該第二泄漏電流比該第一泄漏電流大。
[0005] 在一個實施例中，一種半導體開關裝置包括常通半導體元件，其具有第一電流電 極、第二電流電極和第一控制電極;常斷半導體元件，其具有第三電流電極、第四電流電極 和第二控制電極，該第三電流電極被耦合到第一控制電極并且被耦合到參考端子，并且該 第四電流電極被耦合到第一電流電極；以及驅動電路，其具有第五電流電極和第六電流電 極，該第六電流電極被耦合到參考端子并且該第五電流電極被耦合到該第二控制電極以提 供控制信號以用于將該常斷半導體元件接通或關斷。該常通半導體元件的輸出電容以及所 述常斷半導體元件的輸出電容滿足條件（C QSS_Ncin*V_DD) / (CQSS_Nciff+CGS_Ncin)〈Vbr_ Nciff-Vth _Νοη，其中CciSS+Non表示所述常通半導體元件的所述輸出電容，CciSS_Nrff表示所述常斷半導體元 件的所述輸出電容，<^&^。11表不在所述第一控制電極與所述第一電流電極之間的電容，V_DD 表示供給電壓，Vbr_Nciff表示所述常斷半導體元件的擊穿電壓，并且示所述常通半 導體元件的閾值電壓。
[0006] 本領域技術人員在閱讀以下具體描述并且觀看附圖之后將認識到附加的特征和 優點。
【附圖說明】
[0007] 附圖的要素相對于彼此并不必被等比例縮放。相同的附圖標記指代相對的相似部 件。各種圖示的實施例的特征可以被結合，除非它們彼此相斥。在附圖中描繪并且在以下說 明書中具體描述各實施例。
[0008] 圖1圖示了根據第一實施例的半導體開關裝置的示意性電路圖。
[0009] 圖2圖示了根據第二實施例的半導體開關裝置的示意性電路圖。
[0010]圖3圖示了根據第三實施例的半導體開關裝置的示意性電路圖。
[0011] 圖4圖示了根據第四實施例的半導體開關裝置的示意性電路圖。
[0012] 圖5圖示了根據第五實施例的半導體開關裝置的示意性電路圖。
【具體實施方式】
[0013] 在以下詳細描述中，參考了形成其一部分的附圖，并且其中通過圖示的方式被示 出，在具體的實施例中可以實踐本發明。在該方面，方向性術語，諸如"頂"、"底"、"前"、 "后"、"首"、"尾"等參照被描述的（多個)附圖的定向而被使用。因為各實施例的部件可以被 定位處于若干不同定向，方向上的術語被用于圖示的目的并且決不用于限制。要理解的是， 可以利用其它實施例，并且可以做出結構或邏輯上的改變而不脫離本發明的范圍。其下面 的詳細描述不應被視為具有限制意義，并且本發明的范圍由所附權利要求限定。
[0014] 若干實施例將在以下進行解釋。在該情況下，相同的結構特征由在圖中相同或相 似的附圖標記所標識。在本說明書的上下文中，"橫向"或"橫向方向"應被理解為是指通常 平行于半導體材料或半導體載體的橫向程度行進的方向或程度。橫向方向因而通常平行于 這些表面或側面而延伸。與此相反，術語"垂直"或"垂直方向"被理解為是指通常垂直于這 些表面或側面，因此垂直于橫向方向行進的方向。因此，垂直方向在半導體材料或半導體載 體的厚度方向上行進。
[0015] 如在本說明書中使用的，術語"耦合"和/或"電耦合"并不意味著是指元件必須直 接耦合在一起一一可以在"親合"或"電耦合"元件之間設置中間元件。
[0016] 諸如高電壓耗盡型晶體管之類的耗盡型器件具有負閾值電壓，這意味著它可以在 零柵極電壓處傳導電流。這些器件通常是接通的。諸如低電壓增強型晶體管之類的增強型 器件具有正閾值電壓，這意味著它不能在零柵極電壓處傳導電流，并且通常是關斷的。
[0017] 如在本文中使用的，"III族氮化物"指的是化合物半導體，其包括氮(N)和至少一 個III族元素，包括鋁(A1)、鎵(Ga)、銦（In)和硼(B)，并且包括但不限于任何其合金，諸如舉 例而言:氮化鋁鎵(Al xGa(I-X)N)、氮化銦鎵(InyGa(i-y)N)、氮化鋁銦鎵(Al xInyGa(Ity)N)、磷砷 化鎵氮化物(GaAsaPbN(i- a-b))以及鋁銦鎵砷磷氮化物(AlxInyGa(i-x- y)AsaPbN(i-a-b))。氮化鋁鎵 指的是由式AlxGa(i- x)N描述的合金，其中x〈l。
[0018] 圖1圖示了根據第一實施例的半導體開關裝置10的示意性電路圖。
[0019] 半導體開關裝置10包括常通半導體元件11，諸如耗盡型晶體管，其具有第一電流 電極12、第二電流電極13以及第一控制電極14。常通半導體元件11具有第一泄漏電流。半導 體開關裝置10還包括常斷半導體元件15,諸如增強型晶體管，其具有第三電流電極16、第四 電流電極17以及第二控制電極18。第三電流電極16被連接到第一控制電極14，并且第四電 流電極17被連接到第一電流電極12。常斷半導體元件15具有第二泄漏電流。半導體開關裝 置還包括被電耦合到第二控制電極18驅動電路19,其被配置為將常斷半導體元件15接通或 關斷。特別是，驅動電路19具有第五電流電極20和第六電流電極21。第六電流電極21被連接 到參考端子，并且第五電流電極20被連接到第二控制電極18。該第二泄漏電流大于該第一 泄漏電流。
[0020] 常通半導體元件可以包括寬帶隙的半導體材料，諸如碳化硅，或者II族氮化物，諸 如氮化鎵或氮化鋁鎵。
[0021] 常斷半導體元件可以包括第二半導體材料，其不同于用來形成常通半導體元件的 半導體材料或半導體材料的類。第二半導體材料可以包括硅。
[0022] 常通半導體元件可以是高電子迀移率晶體管（HEMT)或者結型場效應晶體管 (JFET)。常斷半導體元件可以是諸如MOSFET之類的晶體管器件。
[0023] 該第二泄漏電流可以是該第一泄漏電流的十倍。
[0024] 第六電流電極21和第三電流電極16在圖1中圖示為被耦合到接地。然而，第六電流 電極21和第三電流電極16可以被耦合到參考端子和高于OV的參考電勢。
[0025] 參考端子可以被耦合到接地，例如在低側開關，或者被耦合到高電勢，例如在高側 開關。
[0026]半導體開關裝置還可以包括電阻器或MOS柵控二極管或肖特基二極管，其被并聯 地連接到第三電流電極和第四電流電極以便于調節常斷半導體元件的泄漏電流。
[0027] MOSFET包括固有雙極體二極管并且可以被單獨使用而沒有與晶體管器件并聯耦 合的附加的MOS柵控二極管或肖特基二極管。在一些實施例中，在MOSFET內的二極管勢皇可 以通過在體區中包括SiGe或SiGeC而被減小。在體區中使用SiGe或SiGeC可以導致正向電壓 VF的減小以及泄漏電流的增大，而不需要MOSFET器件的任何區域。
[0028] 常通半導體元件的輸出電容以及常斷半導體元件的輸出電容可以滿足條件 (C〇SS_Non*V_DD ) / ( C〇SS_Noff+CGS_Non)〈Vbr_Noff-Vth_Non，其中 C〇SS_Non表不常通半導體兀件的輸出 電容，Cciss_N〇f f表;^常斷半導體兀件的輸出電容，Ccs+Non表;^在第一控制電極與第一電流電極 之間的電容，V_DD表示供給電壓，Vbr_N〇ff表示常斷半導體元件的擊穿電壓，并且Vth_Ncm表 示常通半導體元件的閾值電壓。
[0029] 針對諸如高電壓耗盡型晶體管器件之類的高電壓常通半導體元件提供總體上常 斷半導體器件的一種方法是級聯配置，其中諸如低電壓增強型晶體管之類的低電壓常斷的 器件與高電壓常通的器件串聯地設置，并且低電壓常斷的晶體管器件的源極被耦合到高電 壓常通半導體器件的柵極。在普通操作期間，常通的器件可以經由常斷的器件被接通或關 斷。驅動電壓被應用到常斷的器件的柵極，并且常通的器件的開關可以通過開關常斷的器 件而被間接地控制。
[0030] 級聯布置可以被使用于III-V化合物半導體器件，諸如基于氮化鎵的高電子迀移 率晶體管(HEMT)。由于諸如III族的基于氮化物的HEMT之類的一些III-V基的半導體器件的 強極性，可能存在強極化電荷，其即使在不施加任何電壓的情況下也可導致形成反轉層。這 些III-V器件可以固有地常通，這意味著即使在沒有任何控制電壓施加到柵極電極的情況 下電流也可以從III-V器件的漏極端子流到源極端子。
[0031] 低電壓增強型晶體管可以是基于硅的金屬氧化物半導體場效應晶體管(MOSFET)。
[0032] 在一個實施例中，一種半導體開關裝置包括常通半導體元件，其具有第一電流電 極、第二電流電極和第一控制電極;常斷半導體元件，其具有第三電流電極、第四電流電極 和第二控制電極，該第三電流電極被耦合到第一控制電極并且被耦合到參考端子，并且該 第四電流電極被耦合到第一電流電極；以及驅動電路，其具有第五電流電極和第六電流電 極。該第六電流電極被耦合到參考端子并且該第五電流電極被耦合到第二控制電極，以提 供用于將常斷半導體元件接通或關斷的控制信號。該常通半導體元件的輸出電容以及該常 斷半導體兀件的輸出電容滿足條件((^5_〃。11*￥_00)/(0]55__￡+0〇5_〃。11)〈￥131'_〃。:￡ ?廠￥1：11_〃。11，其 中C〇SS_Non表不常通半導體兀件的輸出電容，C〇SS_Nof f表不常斷半導體兀件的輸出電容，CGS_N〇n 表不在第一控制電極與第一電流電極之間的電容，V_DD表不供給電壓，Vbr_N〇f f表不常斷半 導體元件的擊穿電壓，并且vth_Ncin表示常通半導體元件的閾值電壓。
[0033] 常通半導體元件可以包括寬帶隙的半導體材料，諸如碳化硅以及III族氮化物。常 斷半導體元件可以包括硅。在一些實施例中，常通半導體元件包括高電子迀移率晶體管并 且常斷半導體元件包括M0SFET。
[0034] 在一個實施例中，一種方法包括調節在開關電路中的低電壓增強型晶體管的泄漏 電流，該開關電路包括以級聯布置可操作地連接到低電壓增強型晶體管的高電壓耗盡型晶 體管，使得在預定溫度范圍以內該低電壓增強型晶體管的泄漏電流高于高電壓耗盡型晶體 管的泄漏電流。該方法可以被用來減小或避免靜態雪崩的風險。
[0035] 低電壓增強型晶體管的泄漏電流的調節可以包括將由電阻器和二極管的集合中 的一個與低電壓增強型晶體管并聯地耦合。
[0036] 在一些實施例中，該低電壓增強型晶體管的泄漏電流被調節，使得在預定溫度范 圍以內該低電壓增強型晶體管的泄漏電流是高電壓耗盡型晶體管的泄漏電流的至少十倍。
[0037] 預定溫度范圍可以是開關電路的操作溫度范圍，該開關電路包括低電壓增強型晶 體管和高電壓耗盡型晶體管，和/或低電壓增強型晶體管和高電壓耗盡型晶體管中的一者 或兩者。
[0038] 該方法還可以包括將低電壓增強型晶體管的源極電極耦合到高電壓耗盡型晶體 管的柵極電極，并且將低電壓增強型晶體管的漏極電極耦合到高電壓耗盡型晶體管的源極 電極，將驅動電路耦合到參考電勢以及低電壓增強型晶體管的柵極電極。
[0039] 該方法可以包括提供常通的高電壓耗盡型晶體管的輸出電容和低電壓增強型晶 體管的輸出電容，使得滿足條件(C〇SS_Non*V_DD ) / ( C〇SS_Nof f+CGS_Non )〈 Vbr_Nof f-Vth_Non，其中 (3〇55_〃。11表不高電壓耗盡型晶體管的輸出電容，C〇SS_Nc)f f表不低電壓增強型晶體管的輸出電 容，Ccs+Non表不在第一控制電極與第一電流電極之間的電容，V_DD表不供給電壓，Vbr_N〇f f表 示低電壓增強型晶體管的擊穿電壓，并且Vth_Ncin表示高電壓耗盡型晶體管的閾值電壓。
[0040] 在一個實施例中，一種開關電路包括具有第一泄漏電流的高電壓耗盡型晶體管， 其以級聯布置可操作地連接到具有第二泄漏電流的低電壓增強型晶體管，所述第二泄漏電 流大于所述第一泄漏電流。
[0041] 高電壓耗盡型晶體管可以包括III族基于氮化物的高電子迀移率晶體管并且低電 壓耗盡型晶體管可以包括MOSFET。
[0042] 高電壓耗盡型晶體管的輸出電容和低電壓增強型晶體管的輸出電容可以被調節， 使得(C〇SS_Non*V_DD ) / ( C〇SS_Nof f+CGS_Non )〈 Vbr_Nof f-Vth_Non，其中 C〇SS_Non表不尚電壓耗盡型晶體 管的輸出電容，Coss+Nof f表不低電壓增強型晶體管的輸出電容，CGS_Non表不在高電壓耗盡型 晶體管的柵極與源極之間的電容，V_DD表示供給電壓，Vbr_Nciff表示低電壓增強型晶體管的 擊穿電壓，并且Vth_ Ncin表示高電壓耗盡型晶體管的閾值電壓。
[0043] 在一個實施例中，由電阻器和二極管構成的集合中的一個與低電壓增強型晶體管 并聯地耦合。
[0044] 圖2圖示了根據第二實施例的半導體開關裝置30的示意性電路圖，其包括常通半 導體元件31，諸如耗盡型晶體管，例如為耗盡型III族基于氮化物的HEMT，其具有源極電極 32、漏極電極33以及柵極電極34。半導體開關裝置30還包括常斷半導體元件35,諸如增強型 晶體管，例如為串聯地耦合到常通半導體元件31的基于增強型硅的M0SFET，該常斷半導體 元件 35還具有源極電極36、漏極電極37以及柵極電極38。常斷半導體元件 35串聯地耦合到 常通半導體元件31，使得常斷半導體元件35的漏極電極37被連接到常通半導體元件31的源 極電極32。
[0045]常通半導體元件31以級聯布置與常斷半導體元件35可操作地耦合，使得常斷半導 體元件35的源極電極36被連接到常通半導體元件31的柵極電極34。
[0046]驅動電路39被電耦合到常斷半導體元件的柵極電極38以提供控制信號以用于將 常斷半導體元件35接通或關斷。特別是，驅動電路39具有第一電極40以及第二電極41，該第 一電極40被連接到常斷半導體元件35的柵極電極38,并且第二電極41被耦合到參考端子。 常斷半導體元件35的源極電極36和常通半導體元件31的柵極電極34被耦合到參考端子。 [0047]雖然第二電極41和源極電極36在圖2中被圖示為被耦合到接地，在其它實施例中， 它們可以被耦合到參考端子和高于OV的參考電勢。
[0048] 在圖2中圖示的常通半導體元件31可以包括寬帶隙半導體材料，諸如碳化硅(SiC) 或III族氮化鎵(GaN)或氮化錯鎵(AI xGa (li) N)。包括這些半導體材料的元件通過針對給定 導通電阻的更高的介電強度以及通過更高的開關速度而與硅元件區分開。
[0049] 常斷半導體元件35可以包括第二半導體材料，其例如是硅。包括硅的常斷半導體 元件可以以高水平的可靠性并且沒有瑕疵而被制造。
[0050] 在圖2中圖示的常通半導體元件31可以是III族基于氮化物的HEMT 42,并且常斷 半導體元件35可以是基于硅的MOSFET 43 JOSFET 43的漏極電極37被連接到HEMT 42的源 極電極32,并且MOSFET 43的源極電極36被連接到HEMT 42的柵極電極34AEMT通過被應用 到MOSFET 43的柵極電極38的偏壓而被開關。然而，HEMT 42作為常通的元件的使用以及 MOSFET 43作為常斷的元件的使用應當僅僅被理解為示例。常通半導體元件31可以是JFET 并且所用的常斷半導體元件35可以是雙極型晶體管、IGBT或III族氮化物晶體管。
[0051] 在級聯方案中發生靜態和/或動態雪崩的風險可以通過調節增強型晶體管與耗盡 型晶體管的泄漏電流的比率而被減小或避免。可替代地或附加地，動態雪崩可以通過調節 電容，例如為增強型晶體管與耗盡型晶體管的輸出電容而被減小或避免。
[0052]例如，在開關期間，在常斷的MOSFET 43的漏極37與源極電極36之間的最大電壓可 以超過硅器件的最大額定電壓。在該條件下，MOSFET 43可進入導致損失系統的可控性并且 最可能導致對可靠性的負面影響的雪崩擊穿。例如，當半導體開關裝置處于其靜態關斷狀 態時，MOSFET 43的漏極到源極電壓可以由常通半導體元件31的泄漏電流被充電到高于其 最大額定電壓的值，將MOSFET 43驅動至靜止雪崩擊穿。
[0053] 以級聯布置耦合的兩個晶體管器件的泄漏電流的比率可以被控制，以便于通過提 供給常斷半導體晶體管35以大于常通半導體晶體管31的泄漏電流的泄漏電流而避免這樣 的靜態雪崩擊穿。
[0054] 常斷半導體晶體管35的泄漏電流可以是常通半導體晶體管31的十倍，以便于具有 安全的余裕并且更好地避免靜態雪崩。
[0055] 進而，泄漏電流的比率可以針對半導體開關元件的整個操作溫度范圍得以維持。 例如，針對I OOm歐姆的設計以及25攝氏度的操作溫度，第一泄漏電流的范圍可以在I OnA與 IOOnA(安培)之間，并且第二泄漏電流在IOOnA與ΙμΑ之間。針對150攝氏度的操作溫度，第一 泄漏電流的范圍可以在ΙμΑ與1 ΟμΑ之間，并且第二泄漏電流在1 ΟμΑ與1 ΟΟμΑ之間。
[0056] 常斷半導體器件的泄漏電流可以通過將另外的泄漏路徑并聯地耦合到半導體器 件而被調節。半導體開關裝置30可以進一步包括并聯地耦合到常斷半導體元件35的源極電 極36和漏極電極37的電阻器44。電阻器可以被用來提供另外的電流泄漏路徑并且輔助防止 在MOSFET 43中積聚的漏極到源極電壓超過高于其最大額定電壓的值，從而防止MOSFET 43 驅動到靜止雪崩擊穿。
[0057]圖3圖示了根據第三實施例的半導體開關裝置50的示意性電路圖。半導體開關裝 置50包括以高電壓耗盡型晶體管31的形式的常通半導體元件，其以級聯配置可操作地耦合 以低電壓增強型晶體管的形式的常斷半導體元件35,該半導體開關裝置50還包括驅動電路 39,其被耦合到低電壓增強型晶體管35的柵極電極38。
[0058]半導體開關裝置50包括諸如MOS柵控二極管51之類的二極管，其并聯地耦合到常 斷半導體元件35,特別是耦合到常斷半導體元件35的漏極37和源極電極36。該二極管提供 了與低電壓增強型晶體管并聯的另外的電流泄漏路徑。二極管51的減小的電勢皇可導致在 前向方向中更小的壓降，以及在阻擋方向中更高的泄漏電流。如在本文中使用的，"MOS柵控 二極管"或"MGD"旨在描述具有短路的柵極電極和源極電極的MOSFET結構，例如，MGD是兩個 端子的場效應結構。
[0059]再次地，雖然驅動電路39的第二電極41和源極電極36在圖3中被圖示為被耦合到 接地，在其它實施例中，它們可以被耦合到參考端子和高于OV的參考電勢。
[0060] 圖4圖示了根據第四實施例的半導體開關裝置60的示意性電路圖。半導體開關裝 置60包括以高電壓耗盡型晶體管31的形式的常通半導體元件，其以級聯配置可操作地耦合 以低電壓增強型晶體管35的形式的常斷半導體元件，該半導體開關裝置50還包括驅動電路 39,其被耦合到低電壓增強型晶體管35的柵極電極38。雖然第二電極41和源極電極36在圖4 中被圖示為耦合到接地，半導體開關裝置并不限于該布置，并且在其它實施例中第二電極 41和源極電極36可以被耦合到高于OV的參考電勢。
[0061] 半導體開關裝置60包括并聯地耦合到低電壓增強型晶體管35的肖特基二極管61， 其提供了另外的電流泄漏路徑。肖特基二極管被耦合在高電壓耗盡型晶體管31的漏極37與 源極電極36之間，以便于實現與增大相連的低體二極管拐點電壓，并且因而控制第二泄漏 電流以便于防止在MOSFET中積聚的漏極到源極電壓超出高于其最大額定電壓的值。
[0062] 肖特基二極管可以被使用作為用于低電壓器件的體二極管，因為肖特基二極管與 半導體二極管相比通常具有較低的拐點電壓。用來實現低閾值電壓的其它方案包括埋在器 件以下的體積中的類體二極管。該類體二極管可以包括SiGe或者SiGeC。
[0063] 圖5圖示了根據第五實施例的半導體開關裝置70的示意性電路圖。半導體開關裝 置70包括以高電壓耗盡型晶體管31的形式的常通半導體元件，其以級聯配置可操作地耦合 以低電壓增強型晶體管35的形式的常斷半導體元件，該半導體開關裝置50還包括驅動電路 39,其被耦合到低電壓增強型晶體管35的柵極電極38。雖然第二電極41和源極電極36在圖5 中被圖示為耦合到接地，在其它實施例中第二電極41和源極電極36被耦合到高于OV的參考 電勢。
[0064] 特別是，圖5圖示了半導體開關裝置70的簡化示意性電路圖。
[0065]常通半導體元件31可以是III族基于氮化物的HEMT 42,常斷半導體元件35可以是 基于硅的MOSFET 43。半導體開關裝置70的操作類似于以上所述的。特別是，驅動電壓被應 用到MOSFET 43的柵極電極38以將MOSFET 43接通以及關斷，由此將GaN HEMT 42間接地接 通或關斷。
[0066]當半導體開關裝置70從接通狀態切換到關斷狀態時，M0SFET43的漏極到源極電壓 可上升到高于其最大額定電壓的值，并且MOSFET 43可進入動態雪崩擊穿。發生動態雪崩的 風險可通過適當選擇器件電容而被減小或避免。
[0067]常通半導體元件31以及常斷半導體元件35兩者的主要器件電容在圖5中指示。 [0068]在半導體開關裝置70的開關期間，MOSFET 43的漏極到源極電壓可以根據三個器 件參數而被確定，特別是GaN HEMT 42的柵極到源極電容CGS_GaN，M0SFET 43的柵極到漏極 電容CGD_Si，以及MOSFET 43的漏極到源極電容O^Si13MOSFET 43的柵極到漏極電容CO)_ Si與MOSFET 43的漏極到源極電容CDS_Si之和是輸出電容，MOSFET 43的⑶SS_Si。特別是， MOSFET 43的漏極到源極電壓可以通過增大MOSFET 43的柵極到漏極電容CGD_Si和柵極到 源極電容CDS_Si與GaN HEMT 42的柵極到源極電容CGS_GaN相比的值而被減小。
[0069] GaN HEMT 42的輸出電容⑶SS可以影響半導體開關裝置70的總體性能，并且可以 被最小化以便于減小MOSFET 43的最大漏極到源極電壓。
[0070] 半導優開羊奘罟的！件參教可滿吊備件，
[0071]
[0072] 其中V_BR_Si表示MOSFET的最大額定電壓，V_DD表示供給電壓，并且V_TH_ GaN表示 GaN HEMT閾值電壓。
[0073] 更加簡化地，該條件可以被表達為：
[0074] (Coss-GaN*V_DD)/(C〇SS-Si+Ccs-GaN)〈V_BR_Si-V_TH_GaN，
[0075] 其中CQSS_Si表示硅MOSFET 43的輸出電容，并且V_BR_Si表示娃MOSFET 43的擊穿電 壓。
[0076] 進而，為了滿足該條件，器件參數可以根據以下條件而被選擇，例如：
[0077] ClSS-GaN/C〇SS-GaN > 10
[0078] Cgd_si/Coss >5.5
[0079 ] Cds-si/Coss > 45
[0080] Cgd-si/Ccs-si>l，
[0081 ] 其中Ciss_GaN表示GaN HEMT 42的輸入電容。
[0082] 例如，針對100m歐姆的設計以及400伏特的供給電SV_DD，GaN HEMT 42的輸出電 容CQSS_GaN的范圍可在20pF與50pF之間，GaN HEMT 42的柵極到源極電容CGS_GaN可大于200pF， MOSFET 43的柵極到漏極電容CGD_Si可等于或大于llOpF，并且MOSFET 43的漏極到源極電容 CDS_Si可等于或大于900pF，其中GaN HEMT閾值電SV_TH為-7伏特。
[0083] MOSFET 43的柵極到源極電容CGS_Si可被選擇為使得其足夠高以將MOSFET 43的容 性假接通保持在將不損害總體性能的水平，并且使得其足夠低從而總體柵極電荷不超出由 特定應用電路設定的某限制。
[0084] 如果GaN閾值電SV_TH_GaN的絕對值增大，在MOSFET 43上的應力也可增大，并且可 進一步增大動態雪崩和不穩定的風險。其結果是，可選擇使V_TH_GaN可落在[_9V，_3V]數量 級的范圍中。GaN閾值電SV_TH_ CaN的較低絕對值例如可以利用諸如舉例而言在柵極區之下 所選的勢皇凹槽之類的過程而被實現。開關裝置70對振蕩和封裝寄生效應具有魯棒性。
[0085] 級聯布置的耗盡型晶體管的泄漏電流與增強型晶體管的泄漏電流的比率的調節 以及電容的選擇的組合還可以被用來減小或避免靜態和動態雪崩的風險。
[0086] 諸如"以下"、"之下"、"下部"、"之上"、"上部"之類的空間相對術語被使用以方便 描述來解釋一個要素相對于第二要素的放置。這些術語旨在包括器件的不同定向以及與在 圖中描繪的那些不同的定向。
[0087]進而，諸如"第一"、"第二"之類的術語也被用來描述各種要素、區域、分段等，并且 也不意為做出限制。在整個說明書中，相同的術語指的是相同的要素。
[0088]如本文中使用的，術語"具有"、"包含"、"包括"等是開放端術語，其指示所指要素 或特征的存在但不排除附加的要素或特征。冠詞"一"、"一個"和"該"也意圖包括復數以及 單數，除非上下文另有明確說明。
[0089]但應該理解的是，本文描述的各種實施例的特征可以彼此結合，除非特別另外指 出。
[0090]雖然具體的實施例已經在本文中說明及描述，將被本領域技術人員理解的是各種 替換和/或等效實現方式可以代替所示和所述的具體實施例而不脫離本發明的范圍。本申 請旨在涵蓋本文所討論的具體實施例的任何修改或變化。因此，其意圖是，本發明僅由權利 要求及其等同物來限定。
【主權項】
1. 一種開關電路，包括： 高電壓耗盡型晶體管，具有第一泄漏電流并且以級聯布置可操作地連接到具有第二泄 漏電流的低電壓增強型晶體管，所述第二泄漏電流大于所述第一泄漏電流。2. 根據權利要求1所述的開關電路，其中所述高電壓耗盡型晶體管是III族基于氮化物 的高電子迀移率晶體管(HEMT)并且所述低電壓增強型晶體管是MOSFET。3. 根據權利要求1所述的開關電路，其中所述高電壓耗盡型晶體管的輸出電容以及所 述低電壓增強型晶體管的輸出電容滿足條件(C〇SS_Non*V_DD ) / ( C〇SS_Nof f+CGS_Non)〈Vbr_Nof f-Vth_Non，其中COSS-Non表不所述高電壓耗盡型晶體管的所述輸出電容，COSS-Noff表不所述低電 壓增強型晶體管的所述輸出電容，c cs_Ncin表示在所述高電壓耗盡型晶體管的柵極與源極之 間的電容，V_DD表示所述開關電路的供給電壓，Vbr_ Nciff表示所述低電壓增強型晶體管的擊 穿電壓，并且示所述高電壓耗盡型晶體管的閾值電壓。4. 根據權利要求1所述的開關電路，其中電阻器和二極管之一與所述低電壓增強型晶 體管并聯地耦合。5. -種方法，包括： 調節在開關電路中的低電壓增強型晶體管的泄漏電流，所述開關電路包括以級聯布置 可操作地連接到低電壓增強型晶體管的高電壓耗盡型晶體管，使得在預定溫度范圍以內所 述低電壓增強型晶體管的所述泄漏電流高于所述高電壓耗盡型晶體管的泄漏電流。6. 根據權利要求5所述的方法，其中調節所述低電壓增強型晶體管的所述泄漏電流包 括將電阻器和二極管之一與所述低電壓增強型晶體管并聯地耦合。7. 根據權利要求5所述的方法，其中所述低電壓增強型晶體管的所述泄漏電流被調節 以使得在預定溫度范圍以內所述低電壓增強型晶體管的所述泄漏電流是所述高電壓耗盡 型晶體管的所述泄漏電流的至少十倍。8. 根據權利要求5所述的方法，進一步包括： 將所述低電壓增強型晶體管的源極電極耦合到所述高電壓耗盡型晶體管的柵極電極； 將所述低電壓增強型晶體管的漏極電極耦合到所述高電壓耗盡型晶體管的源極電極； 以及 將驅動電路耦合到所述低電壓增強型晶體管的柵極電極和參考端子。9. 根據權利要求5所述的方法，進一步包括提供所述高電壓耗盡型晶體管的輸出電容 以及所述低電壓增強型晶體管的輸出電容以使得滿足條件（C〇SS_Ncm*V_DD)/(Cc)SS_Nc)ff + CGS_Non)〈Vbr_Noff-Vth_Non，其中C〇SS_Non表不所述尚電壓耗盡型晶體管的所述輸出電容， C〇SS_Nof f表不所述低電壓增強型晶體管的所述輸出電容，不在所述第一控制電極與 所述第一電流電極之間的電容，V_DD表示所述開關電路的供給電壓，Vbr_ Nciff表示所述低電 壓增強型晶體管的擊穿電壓，并且￥〖1〇。11表示所述高電壓耗盡型晶體管的閾值電壓。10. -種半導體開關裝置，包括： 常通半導體元件，具有第一電流電極、第二電流電極和第一控制電極，所述常通半導體 元件提供第一泄漏電流； 常斷半導體元件，具有第三電流電極、第四電流電極和第二控制電極，所述第三電流電 極被耦合到所述第一控制電極并且被耦合到參考端子，并且所述第四電流電極被耦合到所 述第一電流電極，所述常斷半導體元件提供第二泄漏電流;以及 驅動電路，具有第五電流電極和第六電流電極，所述第六電流電極被耦合到所述參考 端子并且所述第五電流電極被耦合到所述第二控制電極，以提供用于將所述常斷半導體元 件接通或關斷的控制信號， 其中所述第二泄漏電流大于所述第一泄漏電流。11. 根據權利要求10所述的半導體開關裝置，其中所述常通半導體元件包括碳化硅或 III族氮化物。12. 根據權利要求10所述的半導體開關裝置，其中所述常斷半導體元件包括硅。13. 根據權利要求10所述的半導體開關裝置，其中所述常通半導體元件是高電子迀移 率晶體管(HEMT)并且所述常斷半導體元件包括MOSFET。14. 根據權利要求10所述的半導體開關裝置，其中所述第二泄漏電流是所述第一泄漏 電流的十倍。15. 根據權利要求10所述的半導體開關裝置，進一步包括與所述第三電流電極和所述 第四電流電極并聯地耦合的另外的泄漏電流路徑，所述另外的泄漏電流路徑包括電阻器、 MOS柵控二極管或肖特基二極管。16. 根據權利要求10所述的半導體開關裝置，其中所述常通半導體元件的輸出電容以 及所述常斷半導體兀件的輸出電容滿足條件（C〇SS_Non*V_DD ) / ( C〇SS_Nof f+CGS_Non)〈Vbr_Nof f-Vth_Non，其中C〇SS_Non表不所述常通半導體兀件的所述輸出電容，C〇SS_Nof f表不所述常斷半導 體元件的所述輸出電容，(^^。11表不在所述第一控制電極與所述第一電流電極之間的電容， V_DD表示所述半導體開關裝置的供給電壓，Vbr_Nciff表示所述常斷半導體元件的擊穿電壓， 并且Vth_ Ncin表示所述常通半導體元件的閾值電壓。17. -種半導體開關裝置，包括： 常通半導體元件，具有第一電流電極、第二電流電極和第一控制電極； 常斷半導體元件，具有第三電流電極、第四電流電極和第二控制電極，所述第三電流電 極被耦合到所述第一控制電極并且被耦合到參考端子，并且所述第四電流電極被耦合到所 述第一電流電極；以及 驅動電路，具有第五電流電極和第六電流電極，所述第六電流電極被耦合到參考端子 并且所述第五電流電極被耦合到所述第二控制電極，以提供用于將所述常斷半導體元件接 通或關斷的控制信號， 其中所述常通半導體元件的輸出電容以及所述常斷半導體元件的輸出電容滿足條件 (C〇SS_Non*V_DD)/(CQSS_Noff+CGS_Non)〈Vbr_Noff-Vth_Non，其中C〇SS_Non表不所述常通半導體兀件的 所述輸出電容，CciSS+Nof f表不所述常斷半導體元件的所述輸出電容，[〇5_〃。11表不在所述第一控 制電極與所述第一電流電極之間的電容，V_DD表示所述半導體開關裝置的供給電壓， Vbr_Nciff表示所述常斷半導體元件的擊穿電壓，并且示所述常通半導體元件的閾 值電壓。18. 根據權利要求17所述的半導體開關裝置，其中所述常通半導體元件包括碳化硅或 III族氮化物。19. 根據權利要求17所述的半導體開關裝置，其中所述常斷半導體元件包括硅。20. 根據權利要求17所述的半導體開關裝置，其中所述常通半導體元件是高電子迀移 率晶體管(HEMT)并且所述常斷半導體元件包括MOSFET。
【文檔編號】H03K17/687GK105915202SQ201610101910
【公開日】2016年8月31日
【申請日】2016年2月24日
【發明人】G·庫拉托拉, O·黑伯倫, R·西明耶科
【申請人】英飛凌科技奧地利有限公司