一種連續可變增益放大器的制造方法

一種連續可變增益放大器的制造方法
【專利摘要】本發明公開了一種連續可變增益放大器，包括增益控制電路、電阻網絡及跨阻放大器：增益控制電路用于生成增益控制電平以控制電阻網絡中的電流開關的導通或關閉，并控制每個電流開關對應的分流比連續變化；電阻網絡用于在增益控制電平的控制下，將輸入電壓信號轉換成連續可變的電流信號并輸出；跨阻放大器用于將電阻網絡輸出的電流信號轉換為輸出電壓信號。即，本發明的連續可變增益放大器可采用多個電流開關實現電流域的連續增益控制，使得其可工作于電流模式下，從而可以在較低的功耗下實現高帶寬和高線性度，滿足超寬帶應用。另外，由于本發明連續可變增益放大器的實現不依賴于高性能放大器，且電路的結構相對簡單，因而，較易實現且成本較低。
【專利說明】
一種連續可變増益放大器
技術領域
[0001] 本發明涉及電子技術領域，尤其涉及一種連續可變增益放大器。
【背景技術】
[0002] 在各種無線傳輸技術中，由于實際通信環境，如通信距離、障礙、干擾的不同，無線 通信設備中的收發鏈路增益往往會有較大范圍的變化，因此，在收發鏈路中一般均會設置 有相應的VGA(Variable Gain Amplifier，可變增益放大器），如連續型的VGA，也叫連續 VGA，來提供可變的增益以實現恒定的輸出信號功率。
[0003] 具體地，如圖1所示，其為現有的X放大器類型的連續VGA的典型的結構示意圖。由 圖1可知，所述X放大器可包括電阻網絡11、跨導級電路12、增益控制電路13、輸出級電路14 以及反饋電阻15,其中：所述電阻網絡11，可用于將輸入電壓信號轉換為一組具有固定衰減 步進的電壓信號，轉換后的每個電壓信號都可輸入到跨導級電路12中的相應的一個跨導級 的輸入正端;跨導級電路12,可用于在增益控制電路13的控制下，將電阻網絡11輸入的電壓 信號轉換為電流信號并輸出至輸出級電路14;輸出級電路14,可用于將接收到的電流信號 轉換為電壓信號并輸出，另外，輸出級電路14還可利用反饋電阻15將輸出信號反饋到跨導 級電路12中的各跨導級的輸入負端。
[0004] 也就是說，在X放大器中，跨導級電路12和輸出級電路14可構成一個電壓放大器， 利用電阻負反饋來提升線性度，因此，X放大器可以獲得較高的線性度。但是，由于X放大器 采用的是電壓型工作模式，開環增益帶寬積有限，在超寬帶條件下環路增益不足、線性度惡 化顯著，因而存在難以在超寬帶下實現高線性度的問題。另外，由于X放大器的連續增益控 制是通過調節電流源在跨導級中的分配進而選通不同的信號電壓實現的，因而，使得控制 電路較為復雜，芯片面積較大。再有，由于X放大器的性能依賴于高性能放大器，因而，還存 在難以在CMOS(Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體)或 BICM0S(Bipolar Complementary Metal Oxide Semiconductor，雙極互補金屬氧化半導 體)等工藝下實現，需要依賴于高性能工藝導致成本較高等的問題。
[0005] 綜上所述，現有的X放大器等連續VGA存在難以在超寬帶下實現高線性度、且增益 控制電路較復雜、成本較高等的問題。因此，亟需提供一種新的連續VGA以解決上述問題。

【發明內容】

[0006] 本發明實施例提供了一種連續可變增益放大器，用以解決現有的連續VGA難以在 超寬帶下實現高線性度、且電路較復雜、成本較高等的問題。
[0007] 第一方面，提供了一種連續可變增益放大器，包括增益控制電路、電阻網絡以及跨 阻放大器，其中，所述電阻網絡包括L個電阻子網絡，每一電阻子網絡包括從信號輸入端耦 合至信號輸出端的N條第一并聯支路以及第二并聯支路，每個第一并聯支路包括串聯的一 第一電阻以及一電流開關，所述第二并聯支路包括一第二電阻，且，每兩個相鄰的第一并聯 支路之間串接有一第三電阻，其中，所述L的取值為1或2,所述N為不小于2的正整數且所述N 與所述電阻網絡的階數之差為1:
[0008] 所述增益控制電路，用于根據控制電壓信號，生成增益控制電平，所述增益控制電 平用于控制每一電阻子網絡的N條第一并聯支路中的N個電流開關的導通或關閉，并控制所 述N個電流開關中的每個電流開關對應的分流比連續變化；
[0009] 所述電阻網絡，用于在所述增益控制電路的所述增益控制電平的控制下，將輸入 電壓信號轉換成連續可變的電流信號并輸出至所述跨阻放大器；
[0010] 所述跨阻放大器，用于將所述電阻網絡輸出的所述電流信號轉換為輸出電壓信 號。
[0011] 其中，電流開關對應的分流比通常是指電流開關的輸出電流與電流開關的輸入電 流的比值。
[0012] 結合第一方面，在第一方面的第一種可能的實現方式中，所述增益控制電路包括 參考電平生成電路以及N個比較器，所述N個比較器分別與每一電阻子網絡的N條第一并聯 支路中的N個電流開關一一對應；
[0013] 所述參考電平生成電路，用于生成與所述N個比較器一一對應的N個參考電平，并 將每一參考電平輸出至對應的比較器;其中，所述N個參考電平按照設定的順序依次升高或 依次降低；
[0014] 每一比較器，用于對所述控制電壓信號和輸入至所述比較器的參考電平進行比 較，生成一組增益控制電平并輸出至對應的電流開關;其中，所述N個比較器所生成并輸出 至對應的電流開關的N組增益控制電平中的每組增益控制電平均具備固定的共模電平。
[0015] 結合第一方面，在第一方面的第二種可能的實現方式中，所述增益控制電路包括 參考電平生成電路以及Μ個比較器，所述Μ大于所述N;且，所述Μ個比較器中的每一比較器和 與所述比較器相隔Ζ個比較器的另一比較器兩兩組合能夠得到Ν組比較器，所述Ν組比較器 分別與每一電阻子網絡的Ν條第一并聯支路中的Ν個電流開關 對應，所述Ζ為任意自然 數；
[0016] 所述參考電平生成電路，用于生成與所述Μ個比較器一一對應的Μ個參考電平，并 將每一參考電平輸出至對應的比較器;其中，所述Μ個參考電平按照設定的順序依次升高或 依次降低；
[0017] 每組比較器中的第一比較器，用于對所述控制電壓信號和輸入至所述第一比較器 的參考電平進行比較，生成一對增益控制電平，并將生成的該對增益控制電平中的隨著所 述控制電壓信號的增大呈上升趨勢的增益控制電平輸出至該組比較器所對應的電流開關；
[0018] 每組比較器中的第二比較器，用于對所述控制電壓信號和輸入至所述第二比較器 的參考電平進行比較，生成一對增益控制電平，并將生成的該對增益控制電平中的隨著所 述控制電壓信號的增大呈下降趨勢的增益控制電平輸出至該組比較器所對應的電流開關；
[0019] 其中，所述第一比較器對應的參考電平小于所述第二比較器對應的參考電平，且， 所述Ν組比較器所輸出至對應的電流開關的、由第一比較器輸出的隨著所述控制電壓信號 的增大呈上升趨勢的增益控制電平和第二比較器輸出的隨著所述控制電壓信號的增大呈 下降趨勢的增益控制電平所組成的每組增益控制電平均具備固定的共模電平。
[0020] 結合第一方面的第二種可能的實現方式，在第一方面的第三種可能的實現方式 中，若所述Μ與所述Ν之差為1，則所述Μ個比較器中的每一比較器和與所述比較器相鄰的另 一比較器兩兩組合得到N組比較器。
[0021] 結合第一方面的第一種至第三種可能的實現方式中的任一種可能的實現方式，在 第一方面的第四種可能的實現方式中，所述比較器為差分放大器。
[0022] 結合第一方面至第一方面的第四種可能的實現方式中的任一種可能的實現方式， 在第一方面的第五種可能的實現方式中，每一電流開關包括兩個MOS(Metal-〇 Xide-Semiconductor，金屬氧化物半導體)管；
[0023] 所述兩個M0S管的第一端和與所述電流開關相串聯的一電阻相連，第二端與所述 增益控制電路的信號輸出端相連;所述兩個M0S管中的一 M0S管的第三端接一固定電平，另 一 M0S管的第三端與所述跨阻放大器的信號輸入端相連;所述第二端為M0S管的柵極端。
[0024] 結合第一方面的第五種可能的實現方式，在第一方面的第六種可能的實現方式 中，所述M0S管為N型M0S管或P型M0S管。
[0025] 結合第一方面至第一方面的第六種可能的實現方式中的任一種可能的實現方式， 在第一方面的第七種可能的實現方式中，所述跨阻放大器為基于電流放大器的跨阻放大 器、基于運算放大器的跨阻放大器、共基放大型的跨阻放大器、或共柵放大型的跨阻放大 器。
[0026] 結合第一方面至第一方面的第七種可能的實現方式中的任一種可能的實現方式， 在第一方面的第八種可能的實現方式中，若所述L的取值為1，則所述跨阻放大器為單端輸 入跨阻放大器。
[0027] 結合第一方面至第一方面的第七種可能的實現方式中的任一種可能的實現方式， 在第一方面的第九種可能的實現方式中，若所述L的取值為2,則所述跨阻放大器為差分輸 入跨阻放大器。
[0028] 由上述內容可知，本發明實施例提供的連續可變增益放大器可采用多個電流開關 實現電流域的連續增益控制，即，可工作于電流模式下，從而可以在較低的功耗下實現高帶 寬和高線性度，滿足超寬帶應用，解決了現有的連續VGA難以在超寬帶下實現高線性度的問 題。另外，由于本發明實施例所提供的連續可變增益放大器的實現不依賴于高性能放大器， 可基于CMOS或BICMOS等非高性能工藝實現，因而，可大大降低成本;再有，由于本發明實施 例所提供的連續可變增益放大器的增益控制采用電流開關和電阻網絡實現，因而，使得其 電路結構較為簡單，較易實現。
【附圖說明】
[0029] 為了更清楚地說明本發明實施例中的技術方案，下面將對實施例描述中所需要使 用的附圖作簡要介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本 領域的普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他 的附圖。
[0030] 圖1所示為現有的X放大器類型的連續VGA的典型的結構示意圖；
[0031] 圖2所示為本發明實施例中的具備一個電阻子網絡的連續可變增益放大器的一種 可能的結構不意圖；
[0032] 圖3所示為本發明實施例中的具備兩個電阻子網絡的連續可變增益放大器的一種 可能的結構不意圖；
[0033] 圖4所示為本發明實施例中的電流開關的一種可能的結構示意圖；
[0034] 圖5所示為本發明實施例中的增益控制電路的一種可能的結構示意圖；
[0035] 圖6所示為本發明實施例中的7階電阻網絡的一種可能的結構示意圖；
[0036] 圖7所示為本發明實施例中的7階電阻網絡的一種可能的增益控制曲線示意圖；
[0037] 圖8所示為本發明實施例中的一組增益控制曲線的一種可能的示意圖；
[0038] 圖9所示為本發明實施例中的比較器所采用的差分放大器的一種可能的結構示意 圖；
[0039] 圖10所示為本發明實施例中的增益控制電路的一種可能的控制示意圖；
[0040] 圖11所示為本發明實施例中的一組增益控制曲線的另一種可能的示意圖；
[0041] 圖12所示為本發明實施例中的基于電流放大器的跨阻放大器的一種可能的結構 示意圖；
[0042] 圖13所示為本發明實施例中的基于運算放大器的跨阻放大器的一種可能的結構 示意圖；
[0043] 圖14所示為本發明實施例中的共基放大型跨阻放大器的一種可能的結構示意圖。
【具體實施方式】
[0044] 為了使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明作進 一步地詳細描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施 例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的 所有其它實施例，都屬于本發明保護的范圍。
[0045] 為了解決現有的連續VGA難以在超寬帶下實現高線性度、且電路較復雜、成本較高 等的問題，本發明實施例提供了一種連續可變增益放大器，如圖2所示，所述連續可變增益 放大器可包括增益控制電路21、電阻網絡22、以及跨阻放大器23,其中，所述電阻網絡包括L 個電阻子網絡，每一電阻子網絡包括從信號輸入端耦合至信號輸出端的N條第一并聯支路 以及第二并聯支路，每個第一并聯支路包括串聯的一第一電阻以及一電流開關，所述第二 并聯支路包括一第二電阻，且，每兩個相鄰的第一并聯支路之間串接有一第三電阻，其中， 所述L的取值由后端的跨阻放大器23的輸入端個數決定，具體可為1或2(以圖2為例，所述L 的取值為1，即，包括一個電阻子網絡），所述N為不小于2的正整數且所述N與所述電阻網絡 22的階數之差為1(其中，電阻網絡的階數是指電阻網絡所能夠實現的分壓次數，每分壓一 次為一階;且，通常與電阻網絡的電阻子網絡所包含的第三電阻的數量相同）：
[0046] 所述增益控制電路21，可用于根據控制電壓信號，生成增益控制電平（電平也可叫 電壓），所述增益控制電平用于控制每一電阻子網絡的N條第一并聯支路中的N個電流開關 的導通或關閉，并控制所述N個電流開關中的每個電流開關對應的分流比連續變化(其中， 電流開關對應的分流比通常是指電流開關的輸出電流與電流開關的輸入電流的比值）；
[0047] 所述電阻網絡22，可用于在所述增益控制電路21的所述增益控制電平的控制下， 將輸入電壓信號轉換成連續可變的電流信號并輸出至所述跨阻放大器23;
[0048] 所述跨阻放大器23,可用于將所述電阻網絡22輸出的所述電流信號轉換為輸出電 壓信號。
[0049] 也就是說，本發明實施例所提供的連續可變增益放大器可采用多個電流開關實現 電流域的連續增益控制，即，可工作于電流模式下，從而可以在較低的功耗下實現高帶寬和 高線性度，滿足超寬帶應用，解決了現有的連續VGA難以在超寬帶下實現高線性度的問題。 另外，由于本發明實施例所提供的連續可變增益放大器的實現不依賴于高性能放大器，可 基于CMOS或BICMOS等非高性能工藝實現，因而，可大大降低成本;再有，由于本發明實施例 所提供的連續可變增益放大器的增益控制采用電流開關和電阻網絡實現，因而，使得其電 路結構較為簡單，較易實現。
[0050]需要說明的是，以電阻子網絡的輸入阻抗為R(該R的取值可根據實際情況靈活設 定)為例，則如圖2所示，電阻子網絡中的第二電阻的取值可為（1+1/P)R，第一電阻的取值可 為(P+1)R，第三電阻的取值可為R/P。其中，P為設定的電阻網絡參數(其取值可根據實際情 況結合本領域技術人員的設計經驗靈活設定，且通常為大于〇的數值），對此不作贅述。
[0051 ] 進一步地，如圖3所示，所述連續可變增益放大器的電阻網絡22還可包括兩個電阻 子網絡，此種情況下，電阻網絡22的輸入電壓信號可為兩路差分信號，即一對大小相等而極 性相反的對稱信號(如圖3所示的Vip以及Vin)。
[0052]另外，由圖3可知，此種情況下，所述電阻網絡的每一電阻子網絡均可包括從信號 輸入端耦合至信號輸出端的N條第一并聯支路以及第二并聯支路，每個第一并聯支路包括 串聯的一第一電阻以及一電流開關，所述第二并聯支路包括一第二電阻，且，每兩個相鄰的 第一并聯支路之間串接有一第三電阻。
[0053]也就是說，本實施例中，所述連續可變增益放大器可采用全差分結構實現。即，其 電阻網絡可包括與兩路差分信號一一對應的兩個電阻子網絡，每個電阻子網絡所具備的結 構與圖2中的電阻網絡所具備的結構相同。另外，需要說明的是，此時，電阻網絡所輸出的電 流信號也為相應的兩路，如圖3所示的Ιοι^ρ以及Ioutn，跨阻放大器所輸出的電壓信號也為 相應的兩路，如圖3所示的Von以及Vop等。再有，若每個電阻子網絡的輸入阻抗為R，則電阻 網絡的差分輸入阻抗可為2R，對此均不作贅述。
[0054] 可選地，如圖4所示，所述電阻網絡22中的每一電流開關可采用兩個M0S管(不限于 圖4所示的兩個NM0S管Ml與M2，也可為兩個PM0S管等)來實現，其中：
[0055]所述兩個M0S管的第一端和與所述電流開關相串聯的一電阻相連，第二端與所述 增益控制電路21的信號輸出端相連;所述兩個M0S管中的一M0S管(如圖4中的M0S管M2)的第 三端接一固定電平(具體地，當該M0S管為匪0S管時，其第三端可接地或低電平，具體可如圖 4所示；當該M0S管為PM0S管時，其第三端可接一固定的高電平，該高電平可高于所述低電 平），另一M0S管（如圖4中的M0S管Ml)的第三端與所述跨阻放大器23的相應信號輸入端相 連;所述第二端為M0S管的柵極端，所述第一端、第三端為M0S管的非柵極端，如，當所述M0S 管為NM0S管時，所述第一端可為漏極，第三端可為源極。
[0056] 其中，需要說明的是，本實施例中，兩個M0S管Ml與M2均工作于深線性區，等效于兩 個可變電阻R1 (對應M0S管Ml)和R2 (對應M0S管M2)的并聯。相應地，通過調節兩個M0S管柵極 的控制電壓Vctr 11和Vctr 12，即可改變輸出電流信號的分流比C(M0S管Μ1的輸出電流與所 述電流開關的輸入電流之比）：
[0057]
[0058]也就是說，以圖4所述的電流開關為例，當M2管完全關斷，Ml管導通時，電流信號只 流過Ml，對應于電流開關完全導通狀態；當Ml管完全關斷，M2管導通時，電流信號只流過M2， 對應于電流開關完全關斷狀態;而當M2與Ml均呈現一定的阻抗，都不關斷時，對應于電流開 關的完全關斷~完全導通的中間狀態，此時，電流開關輸出的電流信號可連續變化，以實現 0到1之間的任意分流比。
[0059] 可選地，所述增益控制電路21，具體可用于根據控制電壓信號（即Vctrl)生成N組 增益控制電平，所述N組增益控制電平分別與每一電阻子網絡的N條第一并聯支路中的N個 電流開關一一對應，并將每組增益控制電平輸出至對應的電流開關的柵極，以控制每一電 阻子網絡的N條第一并聯支路中的N個電流開關依次導通，并控制每一電阻子網絡的N條第 一并聯支路中的N個電流開關中的每個電流開關對應的分流比連續變化。
[0060] 具體地，由于在連續增益控制過程中，為了保證電阻網絡22工作正常，具有固定的 衰減步進，應當使電流開關具有恒定的阻抗。且，由于以圖4所示的電流開關為例，Ml和M2的 并聯阻抗如下所示：
[0061]
[0062]其中，假設M0S管Ml和M2是相同的晶體管，μ是指任一M0S管的載流子密度，Ccix是指 單位面積柵氧化層電容，W是指任一 M0S管的寬，L是指任一 M0S管的長，￥(^是指103管Ml的柵 極電壓，VGS2是指M0S管M2的柵極電壓，VTH是指任一 M0S管的閾值電壓。
[0063] 即，當VGS1+VGS2-2VTH固定時，即可保證電流開關阻抗固定。因而，本實施例中，增益 控制電路21生成并輸出至對應的電流開關的每組增益控制電平均需要具有固定的共模電 平，以在連續增益控制過程中，使得電流開關的阻抗恒定；另外，增益控制電路21生成并輸 出至對應的電流開關的N組增益控制電平需要控制每一電阻子網絡的N條第一并聯支路中 的N個電流開關依次導通，才能在連續增益控制過程中保持高線性度，對此不作贅述。
[0064] 其中，需要說明的是，所述電阻網絡22工作正常時，所述電阻網絡22的衰減步進 Astep可表示如下，即，可通過調整電阻網絡22的參數P來設置：
[0065]
[0066]例如，以圖3所示的連續可變增益放大器為例，在200歐姆差分源阻抗的激勵下，為 了實現良好的輸入匹配，R可設置為100歐姆。若要求衰減步進為-2.5dB，則P可設置為3。需 要說明的是，衰減步進越小，則增益控制電路21生成的每組增益控制電平的增益控制曲線 越接近線性，且，需要的電阻網絡階數也就越高，對此不作贅述。
[0067] 可選地，如圖5所示，所述增益控制電路21具體可包括參考電平生成電路以及N個 比較器，如比較器1~比較器N;所述N個比較器分別與每一電阻子網絡的N條第一并聯支路 中的N個電流開關一一對應；
[0068] 所述參考電平生成電路，可用于生成與所述N個比較器一一對應的N個參考電平， 并將每一參考電平輸出至對應的比較器;其中，所述N個參考電平按照設定的順序依次升高 或依次降低;例如，如圖5所示，所述參考電平生成電路可生成Vref_l、Vref_2, . . .，Vref_N 共N個依次升高的參考電平，對此不作贅述；
[0069] 每一比較器，可用于對控制電壓信號（如圖5所示的Vctrl)和輸入至所述比較器的 參考電平進行比較，生成一組增益控制電平并輸出至對應的電流開關;其中，所述N個比較 器所生成并輸出至對應的電流開關的N組增益控制電平中的每組增益控制電平均具備固定 的共模電平。
[0070] 也就是說，在增益控制電路21的具體實現中，可基于參考電平生成電路生成N個參 考電平送入N個比較器，并基于所述N個比較器對控制電壓信號和每一參考電平進行比較， 生成N組增益控制電平（即得到N組增益控制曲線），以控制每一電阻子網絡的N條第一并聯 支路中的N個電流開關依次導通。
[0071] 例如，如圖6所示，假設電阻網絡22的階數為7,即，每一電阻子網絡具備8個電流開 關（如swl~sw8)，則增益控制電路21具體可生成如圖7所示的8組增益控制曲線。由圖7可 知，每組增益控制曲線均可具有固定的共模電平，且，隨著控制電壓信號Vctrl的不斷升高， 電流開關swl，sw2,…，sw8將依次從關斷到完全導通;另外，需要說明的是，圖7所示的增益 控制曲線的縱軸代表的是生成的增益控制電平的大小，其取值通常可在電流開關的源極電 平(例如1.25V)~增益控制電路21的電源電壓(例如2.5V)之間變化;再有，每個比較器生成 的一組增益控制電平均可包括一隨著所述控制電壓信號的增大呈上升趨勢的增益控制電 平、以及、一隨著所述控制電壓信號的增大呈下降趨勢的增益控制電平，對此不作贅述。
[0072] 進一步地，本實施例中，每一比較器具體可采用差分放大器(差分放大器是指能把 兩個輸入電壓的差值加以放大的電路)實現，以對控制電壓信號Vctrl和相應的參考電平 Vref進行差分放大，生成一對增益控制電平\^1：1'1_口和￥(31：1'1_11，以得到圖8所示的一組增益 控制曲線。具體地，由圖8可知，當Vctrl等于Vref時，輸出的增益控制電平相等，恰好等于共 模電平，對此也不作贅述。
[0073] 另外，需要說明的是，本實施例中，每一比較器可采用圖9所示的差分放大器實現。 由圖9可知，所述差分放大器可包括一對對稱設置的PM0S管，兩對分別對稱設置的匪0S管以 及兩個電阻、一個恒流源。當然，需要說明的是，比較器還可采用不同于圖9所示的結構，只 要能夠根據控制電壓信號Vctrl和相應的參考電平Vref生成一對增益控制電平 Vctrl_n即可，對此不作任何限定。
[0074] 可選地，為了使得增益控制更加靈活，本實施例中，還可將相隔Z個(所述Z為任意 自然數，如為〇、1、或2等）比較器的兩個比較器，如兩個相鄰的比較器的增益控制電平組合 起來工作，以達到通過調節參考電平的間距，靈活地調整最終生成的增益控制曲線的共模 電平的效果。
[0075] 具體地，此種情況下，所述增益控制電路21可包括參考電平生成電路以及Μ個比較 器，所述Μ大于所述Ν;且，所述Μ個比較器中的每一比較器和與所述比較器相隔Ζ個比較器的 另一比較器兩兩組合能夠得到Ν組比較器，所述Ν組比較器分別與每一電阻子網絡的Ν條第 一并聯支路中的Ν個電流開關一一對應，所述Ζ為任意自然數；
[0076] 所述參考電平生成電路，可用于生成與所述Μ個比較器一一對應的Μ個參考電平， 并將每一參考電平輸出至對應的比較器;其中，所述Μ個參考電平按照設定的順序依次升高 或依次降低；
[0077] 每組比較器中的第一比較器，可用于對控制電壓信號和輸入至所述第一比較器的 參考電平進行比較，生成一對增益控制電平，并將生成的該對增益控制電平中的隨著所述 控制電壓信號的增大呈上升趨勢的增益控制電平輸出至該組比較器所對應的電流開關；
[0078] 每組比較器中的第二比較器，可用于對控制電壓信號和輸入至所述第二比較器的 參考電平進行比較，生成一對增益控制電平，并將生成的該對增益控制電平中的隨著所述 控制電壓信號的增大呈下降趨勢的增益控制電平輸出至該組比較器所對應的電流開關；
[0079] 其中，所述第一比較器對應的參考電平小于所述第二比較器對應的參考電平，且， 所述N組比較器所輸出至對應的電流開關的、由第一比較器輸出的隨著所述控制電壓信號 的增大呈上升趨勢的增益控制電平和第二比較器輸出的隨著所述控制電壓信號的增大呈 下降趨勢的增益控制電平所組成的每組增益控制電平均具備固定的共模電平。
[0080] 例如，假設每一電阻子網絡具備swl~N共N個電流開關，增益控制電路21具備比較 器1~Μ共Μ個比較器，且Μ減去N等于1，且，比較器1和2對應電流開關swl，比較器2和3對應電 流開關sw2,...，比較器M-1和比較器Μ對應電流開關swN，即，所述Μ個比較器中的每一比較 器和與所述比較器相鄰的另一比較器兩兩組合得到Ν組比較器，則如圖10所示：
[0081 ] 在對電流開關進行控制時，可將比較器1生成的Vctrl_lp和比較器2生成的Vctrl_ 2n組合為電流開關swl的增益控制電平，連接到電流開關swl的柵極，如，將Vctrl_lp連接到 電流開關swl的Ml的柵極，Vctrl_2n連接到電流開關swl的M2的柵極；以及，將比較器2生成 的Vctrl_2p和比較器3生成的Vctrl_3n組合為電流開關sw2的增益控制電平，連接到電流開 關sw2的柵極，如，將Vctrl_2p連接到電流開關sw2的Ml的柵極，Vctrl_3n連接到電流開關 sw2的M2的柵極等。
[0082] 相應地，此種情況下，以電流開關swl為例，增益控制電路21所生成的對應的一組 由第一比較器輸出的隨著所述控制電壓信號的增大呈上升趨勢的增益控制電平和第二比 較器輸出的隨著所述控制電壓信號的增大呈下降趨勢的增益控制電平所組成的增益控制 曲線可如圖11所示。由圖11可知，若兩個比較器對應的參考電平的差值為AVref，則共模電 平可提高AVref*K/2,其中，K為增益控制曲線的斜率的絕對值。也就是說，通過這種方式， 可以達到通過調節參考電平的間距，靈活地調整增益控制電路21最終生成的增益控制曲線 的共模電平的效果。
[0083] 另外，需要說明的是，以每一電流開關包括兩個匪0S管為例，該電流開關對應的一 組增益控制電平中的隨著所述控制電壓信號的增大呈上升趨勢的增益控制電平通常對應 所述電流開關中的、阻抗呈下降趨勢的一匪0S管;該電流開關對應的一組增益控制電平中 的隨著所述控制電壓信號的增大呈下降趨勢的增益控制電平通常對應所述電流開關中的、 阻抗呈上升趨勢的一 NM0S管，對此不作贅述。
[0084] 再有，需要說明的是，本實施例中，均是以增益控制電路21包括一個參考電平生成 電路為例來進行說明的，但是，實際上，增益控制電路21所包括的參考電平生成電路的個數 并不限，如可為N個等，只要能夠生成N個按照設定的順序依次升高或依次降低的參考電平 并輸出至對應的比較器即可，對此不作贅述。
[0085]進一步地，本實施例中，所述跨阻放大器23可具備多種實現方式，如，可以為基于 電流放大器的跨阻放大器、基于運算放大器的跨阻放大器、共基放大型或共柵放大型的跨 阻放大器等，只要其能夠將所述電阻網絡22輸出的電流信號轉換為電壓信號并輸出即可， 對此不作任何限定。
[0086]另外，需要說明的是，若所述L的取值為1，則所述跨阻放大器23通常為單端輸入跨 阻放大器(具體可如圖2所示）；若所述L的取值為2,則所述跨阻放大器23通常為差分輸入跨 阻放大器(具體可如圖3所示）。
[0087] 具體地，以跨阻放大器23為差分輸入跨阻放大器（即為圖3中所示的跨阻放大器）， 且為基于電流放大器的跨阻放大器為例，此時，所述跨阻放大器23的結構示意圖可如圖12 所示。
[0088]由圖12可知，所述跨阻放大器23可包括兩個輸入管Q1、兩個第二級PM0S管M2、兩個 源跟隨器M3、多個電流源、以及兩個反饋電阻Rf。所述跨阻放大器23的工作原理為：電流信 號流入輸入管Q1(輸入管不局限于三極管，也可為M0S管），并在電流源負載處轉換為電壓信 號，并經過第二級M2管共源放大，最后通過源跟隨器M3輸出。源跟隨器輸出到電流輸入端加 上所述反饋電阻，通過電阻負反饋改善跨阻放大器線性度，此時，跨阻放大器23的跨阻 Transimpedance可以表不為：
[0089]
[0090]其中，rQl為圖12中的Q1的輸出阻抗，rQ2為圖12中的M2的輸出阻抗，R f為圖12中的反 饋電阻，gw為圖12中的M2的跨導，Asf為圖12中的M3的增益。由上式可知，當開環增益足夠高 時，跨阻放大器23的跨阻約等于反饋電阻R f。
[0091] 進一步地，以跨阻放大器23為差分輸入跨阻放大器，且為基于運算放大器的跨阻 放大器為例，此時，所述跨阻放大器23的結構示意圖可如圖13所示。
[0092]由圖13可知，所述跨阻放大器23可包括一個運算放大器以及兩個反饋電阻Rf。通 過運算放大器的高開環增益可實現低輸入阻抗，根據運算放大器的虛短特性，該結構實現 的跨阻實際上即為反饋電阻的大小，即可表示如下：
[0093]
[0094] 進一步地，以跨阻放大器23為差分輸入跨阻放大器，且為共基放大型跨阻放大器 為例，此時，所述跨阻放大器23的結構示意圖可如圖14所示。
[0095]由圖14可知，所述跨阻放大器23可包括四個三極管、兩個反向放大器以及四個負 載電阻Rl，由輸入級電路配合跨導增強電路實現較高的等效跨導，從而實現低輸入阻抗。輸 入電流直接流經負載電阻，這種的結構實現的跨阻實際上即等于負載電阻Rl，即：
[0096]
[0097]進一步地，需要說明的是，本實施例中，假設控制電壓信號為Vctrl，跨阻放大器23 實現的跨阻等于Rf，則以圖2為例，當電流開關都處于關斷狀態時，取得最小增益Gainmin，此 時控制電壓信號為Vctrl min，即：
[0098]
[0099] 當電流開關都處于完全導通狀態時，取得最大增益Gainmax，此時控制電壓信號為 Vctrlmax ：
[0100]
[0101] 也就是說，本實施例中的連續可變增益放大器的增益與控制電壓信號Vctrl之間 的關系可表不為：
[0102]
〇
[0103] 另外，需要說明的是，本實施例所述技術方案可以適用于任何需要連續增益控制 的電路技術領域，如可適用于混頻器等。由于混頻過程一般可包括電壓到電流的轉換，電流 域與本振混頻，以及電壓轉換輸出等過程，因而，適用于混頻器時，本實施例所述技術方案 可用于電壓到電流轉換之后，實現電流信號的連續變化，以實現混頻器增益的連續可變，對 此不作贅述。
[0104] 由上述內容可知，本發明實施例提供的連續可變增益放大器可采用多個電流開關 實現電流域的連續增益控制，即，可工作于電流模式下，從而可以在較低的功耗下實現高帶 寬和高線性度，滿足超寬帶應用，解決了現有的連續VGA難以在超寬帶下實現高線性度的問 題。另外，由于本發明實施例所提供的連續可變增益放大器的實現不依賴于高性能放大器， 可基于CMOS或BICMOS等非高性能工藝實現，因而，可大大降低成本;再有，由于本發明實施 例所提供的連續可變增益放大器的增益控制采用電流開關和電阻網絡實現，因而，使得電 路結構較為簡單，較易實現。
[0105] 另外，需要說明的是，本實施例中提到的"第一"、"第二"和"第三"等不用于限定物 體的順序或數量。例如，第一電阻、第二電阻或第三電阻中的任一個實際上可以包括多個串 聯電阻、并聯電阻或任意方式連接的電阻等。
[0106] 盡管已描述了本發明的優選實施例，但本領域內的技術人員一旦得知了基本創造 性概念，則可對這些實施例作出另外的變更和修改。所以，所附權利要求意欲解釋為包括優 選實施例以及落入本發明范圍的所有變更和修改。
[0107] 顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精 神和范圍。這樣，倘若本發明的這些修改和變型屬于本發明權利要求及其等同技術的范圍 之內，則本發明也意圖包含這些改動和變型在內。
【主權項】
1. 一種連續可變增益放大器，其特征在于，包括增益控制電路、電阻網絡以及跨阻放大 器，其中，所述電阻網絡包括L個電阻子網絡，每一電阻子網絡包括從信號輸入端耦合至信 號輸出端的N條第一并聯支路以及第二并聯支路，每個第一并聯支路包括串聯的一第一電 阻以及一電流開關，所述第二并聯支路包括一第二電阻，且，每兩個相鄰的第一并聯支路之 間串接有一第三電阻，其中，所述L的取值為1或2,所述N為不小于2的正整數且所述N與所述 電阻網絡的階數之差為1; 所述增益控制電路，用于根據控制電壓信號，生成增益控制電平，所述增益控制電平用 于控制每一電阻子網絡的N條第一并聯支路中的N個電流開關的導通或關閉，并控制所述N 個電流開關中的每個電流開關對應的分流比連續變化； 所述電阻網絡，用于在所述增益控制電路的所述增益控制電平的控制下，將輸入電壓 信號轉換成連續可變的電流信號并輸出至所述跨阻放大器； 所述跨阻放大器，用于將所述電阻網絡輸出的所述電流信號轉換為輸出電壓信號。2. 如權利要求1所述的連續可變增益放大器，其特征在于，所述增益控制電路包括參考 電平生成電路以及N個比較器，所述N個比較器分別與每一電阻子網絡的N條第一并聯支路 中的N個電流開關一一對應； 所述參考電平生成電路，用于生成與所述N個比較器一一對應的N個參考電平，并將每 一參考電平輸出至對應的比較器;其中，所述N個參考電平按照設定的順序依次升高或依次 降低； 每一比較器，用于對所述控制電壓信號和輸入至所述比較器的參考電平進行比較，生 成一組增益控制電平并輸出至對應的電流開關;其中，所述N個比較器所生成并輸出至對應 的電流開關的N組增益控制電平中的每組增益控制電平均具備固定的共模電平。3. 如權利要求1所述的連續可變增益放大器，其特征在于，所述增益控制電路包括參考 電平生成電路以及M個比較器，所述M大于所述N;且，所述M個比較器中的每一比較器和與所 述比較器相隔Z個比較器的另一比較器兩兩組合能夠得到N組比較器，所述N組比較器分別 與每一電阻子網絡的N條第一并聯支路中的N個電流開關一一對應，所述Z為任意自然數； 所述參考電平生成電路，用于生成與所述M個比較器一一對應的M個參考電平，并將每 一參考電平輸出至對應的比較器;其中，所述M個參考電平按照設定的順序依次升高或依次 降低； 每組比較器中的第一比較器，用于對所述控制電壓信號和輸入至所述第一比較器的參 考電平進行比較，生成一對增益控制電平，并將生成的該對增益控制電平中的隨著所述控 制電壓信號的增大呈上升趨勢的增益控制電平輸出至該組比較器所對應的電流開關； 每組比較器中的第二比較器，用于對所述控制電壓信號和輸入至所述第二比較器的參 考電平進行比較，生成一對增益控制電平，并將生成的該對增益控制電平中的隨著所述控 制電壓信號的增大呈下降趨勢的增益控制電平輸出至該組比較器所對應的電流開關； 其中，所述第一比較器對應的參考電平小于所述第二比較器對應的參考電平，且，所述 N組比較器所輸出至對應的電流開關的、由第一比較器輸出的隨著所述控制電壓信號的增 大呈上升趨勢的增益控制電平和第二比較器輸出的隨著所述控制電壓信號的增大呈下降 趨勢的增益控制電平所組成的每組增益控制電平均具備固定的共模電平。4. 如權利要求3所述的連續可變增益放大器，其特征在于，若所述M與所述N之差為1，則 所述M個比較器中的每一比較器和與所述比較器相鄰的另一比較器兩兩組合得到N組比較 器。5. 如權利要求2~4任一所述的連續可變增益放大器，其特征在于，所述比較器為差分 放大器。6. 如權利要求1~5任一所述的連續可變增益放大器，其特征在于，每一電流開關包括 兩個金屬氧化物半導體MOS管； 所述兩個MOS管的第一端和與所述電流開關相串聯的一電阻相連，第二端與所述增益 控制電路的信號輸出端相連;所述兩個MOS管中的一MOS管的第三端接一固定電平，另一MOS 管的第三端與所述跨阻放大器的信號輸入端相連;所述第二端為MOS管的柵極端。7. 如權利要求6所述的連續可變增益放大器，其特征在于，所述MOS管為N型MOS管或P型 MOS 管。8. 如權利要求1~7任一所述的連續可變增益放大器，其特征在于，所述跨阻放大器為 基于電流放大器的跨阻放大器、基于運算放大器的跨阻放大器、共基放大型的跨阻放大器、 或共柵放大型的跨阻放大器。9. 如權利要求1~8任一所述的連續可變增益放大器，其特征在于，若所述L的取值為1， 則所述跨阻放大器為單端輸入跨阻放大器。10. 如權利要求1~8任一所述的連續可變增益放大器，其特征在于，若所述L的取值為 2,則所述跨阻放大器為差分輸入跨阻放大器。
【文檔編號】H03G1/00GK105897207SQ201610182628
【公開日】2016年8月24日
【申請日】2016年3月28日
【發明人】李治, 諸小勝, 饒進
【申請人】華為技術有限公司