一種d類音頻功率放大器、芯片及其失真檢測電路的制作方法
【專利摘要】本發明屬于音頻功率放大器技術領域，提供了一種D類音頻功率放大器、芯片及其失真檢測電路。在本發明中，失真檢測電路包括第一邏輯運算觸發模塊、第二邏輯運算觸發模塊及邏輯運算模塊，第一邏輯運算觸發模塊對脈沖寬度調制模塊輸出的兩路PWM信號執行第一邏輯運算和第一觸發處理后輸出第一脈沖信號，第二邏輯運算觸發模塊對兩路PWM信號執行第二邏輯運算和第二觸發處理后輸出第二脈沖信號，當D類音頻功率放大器輸出的模擬音頻信號發生失真現象時，邏輯運算模塊對第一脈沖信號和第二脈沖信號執行第三邏輯運算后輸出失真指示信號。失真檢測電路通過邏輯運算和觸發處理檢測失真，電路結構簡單，有效降低了電路功耗和減小了芯片面積。
【專利說明】
一種D類音頻功率放大器、芯片及其失真檢測電路
技術領域
[0001]本發明屬于音頻功率放大器技術領域，尤其涉及一種D類音頻功率放大器、芯片及其失真檢測電路。
【背景技術】
[0002]D類音頻功率放大器的工作原理為:輸入的模擬音頻信號經脈沖寬度調制器輸出P麗信號，該P麗信號經脈沖推動器驅動脈沖功率放大器工作，脈沖功率放大器的輸出信號經低通濾波器濾波輸出后帶動揚聲器發聲。D類音頻功率放大器工作于開關狀態，具有較高的效率，理論上可達到100%，因此被廣泛應用于手機、平板電腦等便攜電子設備中。
[0003]在D類音頻功率放大器的設計中，一般會在脈沖寬度調制器前放置前置放大器，以對輸入的模擬音頻信號進行放大，放大后的模擬音頻信號經脈沖寬度調制、脈沖信號放大及濾波后帶動揚聲器發聲音。當輸入的模擬音頻信號的幅值過大時，經前置放大器放大后在脈沖寬度調制時，放大后的模擬音頻信號的峰峰值超過了調制三角波的峰峰值，因此，最終經濾波輸出的模擬信號相對于最初輸入的模擬音頻信號會出現嚴重的削頂失真。當長時間工作于失真狀態下，則會對音頻功率放大器和揚聲器產生很大危害，因此，需要設計失真檢測電路以避免輸出信號失真現象的發生。
[0004]對于現有技術所提供的失真檢測方案，其是采用對輸出信號采樣、對采樣信號進行模數轉換、反饋電路根據模數轉換后的信號輸出控制信號以改變前置放大器的反饋電阻的方案，失真檢測電路中需要設計完整的采樣和模數轉換電路，失真檢測電路結構較為復雜，從而使得音頻功率放大芯片的面積大且功耗高。因此現有技術存在因失真檢測電路結構復雜而導致D類音頻功率放大芯片的面積大且功耗高的問題。
【發明內容】
[0005]本發明的目的在于提供一種失真檢測電路，旨在解決現有技術存在的因失真檢測電路結構復雜而導致D類音頻功率放大芯片的面積大且功耗高的問題。
[0006]本發明是這樣實現的，一種D類音頻功率放大器的失真檢測電路，所述D類音頻功率放大器還包括脈沖寬度調制模塊，所述脈沖寬度調制模塊對放大后的差分輸入模擬音頻信號進行調制并輸出兩路PWM信號，所述失真檢測電路包括第一邏輯運算觸發模塊、第二邏輯運算觸發模塊及邏輯運算模塊。
[0007]所述第一邏輯運算觸發模塊的第一輸入端和所述第二邏輯運算觸發模塊的第一輸入端共接于所述脈沖寬度調制模塊的第一輸出端，所述第一邏輯運算觸發模塊的第二輸入端和所述第二邏輯運算觸發模塊的第二輸入端共接并與所述脈沖寬度調制模塊的第二輸出端相連接，所述第一邏輯運算觸發模塊的第三輸入端和所述第二邏輯運算觸發模塊的第三輸入端共接并接收置位信號，所述第一邏輯運算觸發模塊的輸出端和所述第二邏輯運算觸發模塊的輸出端分別與所述邏輯運算模塊的第一輸入端和第二輸入端相連接。
[0008]所述第一邏輯運算觸發模塊對所述兩路PWM信號執行第一邏輯運算和第一觸發處理后輸出第一脈沖信號，所述第二邏輯運算觸發模塊對所述兩路PWM信號執行第二邏輯運算和第二觸發處理后輸出第二脈沖信號，當所述D類音頻功率放大器輸出的模擬音頻信號發生失真時，所述邏輯運算模塊對所述第一脈沖信號和所述第二脈沖信號執行第三邏輯運算后由其輸出端輸出失真指示信號。
[0009]本發明的另一目的還在于提供一種D類音頻功率放大器，包括前置放大模塊、脈沖寬度調制模塊、輸出級功率放大模塊及增益衰減模塊，所述前置放大模塊對差分輸入模擬音頻信號進行放大并輸出差分放大模擬音頻信號，所述脈沖寬度調制模塊對所述差分放大模擬音頻信號進行脈沖寬度調制并輸出兩路PWM信號，所述輸出級功率放大模塊對所述兩路PffM信號進行放大及濾波處理后輸出，所述D類音頻功率放大器還包括上述的失真檢測電路。
[0010]當所述濾波處理輸出的模擬音頻信號發生失真時，所述失真檢測電路輸出所述失真指示信號，所述增益衰減模塊根據所述失真指示信號輸出相應的控制信號至所述前置放大模塊，所述前置放大模塊根據所述控制信號降低對所述差分輸入模擬音頻信號的放大幅度。
[0011]本發明的另一目的還在于提供一種包括上述D類音頻功率放大器的D類音頻功率放大芯片。
[0012]在本發明中，失真檢測電路包括第一邏輯運算觸發模塊、第二邏輯運算觸發模塊及邏輯運算模塊，第一邏輯運算觸發模塊對脈沖寬度調制模塊輸出的兩路PWM信號執行第一邏輯運算和第一觸發處理后輸出第一脈沖信號，第二邏輯運算觸發模塊對兩路PWM信號執行第二邏輯運算和第二觸發處理后輸出第二脈沖信號，當D類音頻功率放大器輸出的模擬音頻信號發生失真現象時，邏輯運算模塊對第一脈沖信號和第二脈沖信號執行第三邏輯運算后輸出失真指示信號。失真檢測電路通過邏輯運算和觸發處理檢測失真現象，電路結構簡單，有效降低了電路功耗和減小了芯片面積。
【附圖說明】
[0013]圖1是本發明實施例提供的失真檢測電路的結構示意圖；
[0014]圖2是本發明另一實施例提供的失真檢測電路的結構示意圖；
[0015]圖3是本發明另一實施例提供的失真檢測電路的結構示意圖；
[0016]圖4是本發明另一實施例提供的失真檢測電路的結構示意圖；
[0017]圖5是本發明另一實施例提供的脈沖寬度調制模塊的相關波形圖；
[0018]圖6是本發明另一實施例提供的第一脈沖和第二脈沖波形圖；
[0019]圖7是本發明另一實施例提供的第三脈沖和第四脈沖波形圖；
[0020]圖8是本發明另一實施例提供的第一或門輸出波形圖；
[0021]圖9是本發明另一實施例提供的D類音頻功率放大器的結構示意圖。
【具體實施方式】
[0022]為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，并不用于限定本發明。
[0023]圖1示出了本發明實施例提供的失真檢測電路的結構，為了便于說明，僅示出了與本發明實施例相關的部分，詳述如下:
[0024]D類音頻功率放大器包括脈沖寬度調制模塊30，脈沖寬度調制模塊30對放大后的差分輸入模擬音頻信號進行調制并輸出兩路PWM信號，D類音頻功率放大器還包括失真檢測電路10，失真檢測電路10包括第一邏輯運算觸發模塊100、第二邏輯運算觸發模塊200及邏輯運算模塊300。
[0025]第一邏輯運算觸發模塊100的第一輸入端和第二邏輯運算觸發模塊200的第一輸入端共接于脈沖寬度調制模塊30的第一輸出端，第一邏輯運算觸發模塊100的第二輸入端和第二邏輯運算觸發模塊200的第二輸入端共接并與脈沖寬度調制模塊30的第二輸出端相連接，第一邏輯運算觸發模塊100的第三輸入端和第二邏輯運算觸發模塊200的第三輸入端共接并接收置位信號，第一邏輯運算觸發模塊100的輸出端和第二邏輯運算觸發模塊200的輸出端分別與邏輯運算模塊300的第一輸入端和第二輸入端相連接。
[0026]第一邏輯運算觸發模塊100對兩路PWM信號執行第一邏輯運算和第一觸發處理后輸出第一脈沖信號，第二邏輯運算觸發模塊200對兩路PffM信號執行第二邏輯運算和第二觸發處理后輸出第二脈沖信號，當D類音頻功率放大器輸出的模擬音頻信號發生失真時，邏輯運算模塊300對第一脈沖信號和第二脈沖信號執行第三邏輯運算后由其輸出端輸出失真指不信號。
[0027]具體的，第一邏輯運算為與非運算，第二邏輯運算為或運算，第三邏輯運算為或運算，置位信號為高電平信號。
[0028]具體的，當D類音頻功率放大器的差分輸入模擬音頻信號(為差分正弦信號)的幅值較大，其經放大處理后的差分放大模擬音頻信號的峰峰值大于脈沖寬度調制模塊30三角載波的峰峰值時，脈沖寬度調制模塊30輸出的兩路PWM信號中分別出現多段持續時長大于PWM信號周期的高電平或低電平，該兩路PWM信號經過放大及低通濾波處理后由D類音頻功率放大器輸出，輸出的模擬音頻信號發生削頂失真。
[0029]作為本發明一實施例，如圖2所示，失真檢測電路10還包括振蕩模塊400，振蕩模塊400的輸出端與第一邏輯運算觸發模塊100的時鐘信號端以及第二邏輯運算觸發模塊200的時鐘信號端相連接。
[0030]具體的，振蕩模塊400輸出固定頻率的脈沖信號為第一邏輯運算觸發模塊100和第二邏輯運算觸發模塊200提供時鐘信號，第一邏輯運算觸發模塊100和第二邏輯運算觸發模塊200的時鐘信號相同。
[0031]作為本發明一實施例，如圖3所示，失真檢測電路10還包括振蕩模塊400和反相模塊500，振蕩模塊400的輸出端與第一邏輯運算觸發模塊100的時鐘信號端相連接，振蕩模塊400的輸出端與反相模塊500的輸入端相連接，反相模塊500的輸出端與第二邏輯運算觸發模塊200的時鐘信號端相連接。
[0032]具體的，反相模塊500為反相器Gl，反相器Gl的輸入端和輸出端分別為反相模塊500的輸入端和輸出端。振蕩模塊400輸出固定頻率的脈沖信號為第一邏輯運算觸發模塊100和第二邏輯運算觸發模塊200提供時鐘信號，第一邏輯運算觸發模塊100的時鐘信號與第二邏輯運算觸發模塊200的時鐘信號的相位相反。設置兩時鐘信號的相位相反的目的是，當出現時鐘信號中的干擾尖刺脈沖誤觸發第一邏輯運算觸發模塊100或第二邏輯運算觸發模塊200現象時，保證邏輯運算模塊300輸出的信號為準確的失真指示信號。
[0033]作為本發明一實施例，如圖4所示，邏輯運算模塊300為第一或門G2，第一或門G2的第一輸入端、第二輸入端及輸出端分別為邏輯運算模塊300的第一輸入端、第二輸入端及輸出端。
[0034]具體的，邏輯運算模塊300對第一邏輯運算觸發模塊100輸出的脈沖信號和第二邏輯運算觸發模塊200輸出的脈沖信號執行邏輯或運算，并輸出運算結果，當D類音頻功率放大器輸出的模擬音頻信號發生失真時，邏輯運算模塊300輸出失真指示信號以指示失真現象的發生，失真指示信號為高低電平交替的脈沖信號，其中高電平持續時長與失真時長近似相等，當D類音頻功率放大器輸出的模擬音頻信號沒有失真時，邏輯運算模塊300始終輸出低電平信號。
[0035]作為本發明一實施例，如圖4所示，第一邏輯運算觸發模塊100包括與非門101和第一觸發單元102，與非門101的第一輸入端和第二輸入端分別為第一邏輯運算觸發模塊100的第一輸入端和第二輸入端，與非門101的輸出端與第一觸發單元102的復位端相連接，第一觸發單元102的時鐘輸入端、輸入端及輸出端分別為第一邏輯運算觸發模塊100的時鐘信號端、第三輸入端及輸出端。
[0036]具體的，第一觸發單元102為第一D觸發器dl，第一D觸發器dl的復位端RSl、時鐘端CL1、輸入端Dl及輸出端Ql分別為第一觸發單元102的復位端、時鐘輸入端、輸入端及輸出端。
[0037]具體的，與非門101對輸入的兩路HVM信號執行與非邏輯運算，并輸出運算結果至第一 D觸發器dl的復位端RSl ο當D類音頻功率放大器輸出的模擬音頻信號發生失真時，脈沖寬度調制模塊30輸出的兩路PWM信號中分別出現多段持續時長大于PffM信號周期的高電平或低電平，與非門101對該兩路PWM信號執行與非邏輯運算后，輸出含有多段持續時長大于PWM信號周期的高電平的脈沖信號至第一 D觸發器dl的復位端RS1。該脈沖信號中的高電平時長也大于第一D觸發器dl的時鐘信號周期，因此可使第一D觸發器dl執行置數操作，由于第一D觸發器dl的輸入端Dl始終輸入高電平信號，因此，在與非門101輸出的脈沖信號的高電平時段內，當時鐘信號的上升沿到來時第一D觸發器dI的輸出端Ql輸出高電平。第一D觸發器dl所輸出的高電平時長反映了 D類音頻功率放大器輸出的模擬音頻信號中的底部失真(波谷附近失真)時長。
[0038]作為本發明一實施例，如圖4所示，第二邏輯運算觸發模塊200包括第二或門201和第二觸發單元202，第二或門201的第一輸入端和第二輸入端分別為第二邏輯運算觸發模塊200的第一輸入端和第二輸入端，第二或門201的輸出端與第二觸發單元202的復位端相連接，第二觸發單元202的時鐘輸入端、輸入端及輸出端分別為第二邏輯運算觸發模塊200的時鐘信號端、第三輸入端及輸出端。
[0039]具體的，第二觸發單元202為第二D觸發器d2，第二D觸發器d2的復位端RS2、時鐘端CL2、輸入端D2及輸出端Q2分別為第二觸發單元202的復位端、時鐘輸入端、輸入端及輸出端。
[0040]具體的，第二或門201對輸入的兩路HVM信號執行或邏輯運算，并輸出運算結果至第二D觸發器d2的復位端RS2。當D類音頻功率放大器輸出的模擬音頻信號發生失真時，脈沖寬度調制模塊30輸出的兩路PWM信號中分別出現多段持續時長大于PffM信號周期的高電平或低電平，第二或門201對該兩路PWM信號執行或邏輯運算后，輸出含有多段持續時長大于PWM信號周期的高電平的脈沖信號至第二 D觸發器d2的復位端RS2。該脈沖信號中的高電平時長也大于第二D觸發器d2的時鐘信號周期，因此可使第二D觸發器d2執行置數操作，由于第二D觸發器d2的輸入端D2始終輸入高電平信號，因此，在第二或門201輸出的脈沖信號的高電平時段內，當時鐘信號的上升沿到來時第二D觸發器d2的輸出端Q2輸出高電平。第二D觸發器d2所輸出的高電平時長反映了 D類音頻功率放大器輸出的模擬音頻信號中的頂部失真(波峰附近失真)時長。
[0041]以下結合圖4對失真檢測電路10的工作原理進行說明，詳述如下:
[0042]當D類音頻功率放大器輸出的模擬音頻信號發生失真時，脈沖寬度調制模塊30的三角載波波形、差分放大輸入波形及輸出的兩路PWM信號波形如圖5所示，圖5中所示波形以差分輸入模擬音頻信號的半個周期為例，其他時段內的工作原理與該半個周期內的工作原理相同。兩路PWM信號中分別出現持續時長大于PWM信號周期的高電平和低電平，與非門101對該兩路PWM信號執行與非邏輯運算后輸出第一脈沖信號VI，第二或門202對該兩路PWM信號執行或邏輯運算后輸出第二脈沖信號V2，第一脈沖信號Vl和第二脈沖信號V2的波形如圖6所示。第一脈沖信號Vl中的高電平時長大于第一 D觸發器dl的時鐘信號周期，第二脈沖信號V2中的高電平時長大于第二 D觸發器d2的時鐘信號周期，因此第一脈沖信號Vl中的高電平和第二脈沖信號V2中的高電平可分別使第一 D觸發器dl和第二 D觸發器d2執行置數操作，由于第一D觸發器dl的輸入端Dl和第二D觸發器d2的輸入端D2始終輸入高電平信號，因此，在第一脈沖信號Vl和第二脈沖信號V2的高電平時段內，當時鐘信號的上升沿到來時第一D觸發器d I的輸出端QI和第二 D觸發器d2的輸出端Q2均輸出高電平，輸出端Ql輸出的脈沖波形V3和輸出端Q2輸出的脈沖波形V4如圖7所示。第一或門G2對脈沖波形V3和脈沖波形V4執行邏輯或運算并輸出失真指示信號，失真指示信號如圖8所示，失真指示信號中的高電平時長與D類音頻功率放大器輸出的模擬音頻信號中頂部失真和底部失真的共同失真時長近似相等。
[0043]本發明還提供一種D類音頻功率放大器，如圖9所示，D類音頻功率放大器包括前置放大模塊20、脈沖寬度調制模塊30、輸出級功率放大模塊40及增益衰減模塊50，前置放大模塊20對差分輸入模擬音頻信號進行放大并輸出差分放大模擬音頻信號，脈沖寬度調制模塊30對差分放大模擬音頻信號進行脈沖寬度調制并輸出兩路PffM信號，輸出級功率放大模塊40對兩路Pmi信號進行放大及濾波處理后輸出，D類音頻功率放大器還包括失真檢測電路10。
[0044]當濾波處理輸出的模擬音頻信號發生失真時，失真檢測電路10輸出失真指示信號，增益衰減模塊50根據失真指示信號輸出相應的控制信號至前置放大模塊20，前置放大模塊20根據控制信號降低對差分輸入模擬音頻信號的放大幅度。
[0045]具體的，增益衰減模塊50根據失真指示信號中高電平的持續時長輸出相應的控制信號至前置放大模塊20，前置放大模塊20根據控制信號降低對差分輸入模擬音頻信號的放大幅度，其中，前置放大模塊20可采用控制其輸出端不斷短路的方式來降低對差分輸入模擬音頻信號的放大幅度。
[0046]本發明還提供了一種包括上述D類音頻功率放大器的D類音頻功率放大芯片。
[0047]在本發明中，失真檢測電路包括第一邏輯運算觸發模塊、第二邏輯運算觸發模塊及邏輯運算模塊，第一邏輯運算觸發模塊對脈沖寬度調制模塊輸出的兩路PWM信號執行第一邏輯運算和第一觸發處理后輸出第一脈沖信號，第二邏輯運算觸發模塊對兩路PWM信號執行第二邏輯運算和第二觸發處理后輸出第二脈沖信號，當D類音頻功率放大器輸出的模擬音頻信號發生失真現象時，邏輯運算模塊對第一脈沖信號和第二脈沖信號執行第三邏輯運算后輸出失真指示信號。失真檢測電路通過邏輯運算和觸發處理檢測失真現象，電路結構簡單，有效降低了電路功耗和減小了芯片面積。
[0048]以上所述僅為本發明的較佳實施例而已，并不用以限制本發明，凡在本發明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護范圍之內。
【主權項】
1.一種D類音頻功率放大器的失真檢測電路，所述D類音頻功率放大器還包括脈沖寬度調制模塊，所述脈沖寬度調制模塊對放大后的差分輸入模擬音頻信號進行調制并輸出兩路PWM信號，其特征在于，所述失真檢測電路包括第一邏輯運算觸發模塊、第二邏輯運算觸發模塊及邏輯運算模塊； 所述第一邏輯運算觸發模塊的第一輸入端和所述第二邏輯運算觸發模塊的第一輸入端共接于所述脈沖寬度調制模塊的第一輸出端，所述第一邏輯運算觸發模塊的第二輸入端和所述第二邏輯運算觸發模塊的第二輸入端共接并與所述脈沖寬度調制模塊的第二輸出端相連接，所述第一邏輯運算觸發模塊的第三輸入端和所述第二邏輯運算觸發模塊的第三輸入端共接并接收置位信號，所述第一邏輯運算觸發模塊的輸出端和所述第二邏輯運算觸發模塊的輸出端分別與所述邏輯運算模塊的第一輸入端和第二輸入端相連接； 所述第一邏輯運算觸發模塊對所述兩路PWM信號執行第一邏輯運算和第一觸發處理后輸出第一脈沖信號，所述第二邏輯運算觸發模塊對所述兩路PWM信號執行第二邏輯運算和第二觸發處理后輸出第二脈沖信號，當所述D類音頻功率放大器輸出的模擬音頻信號發生失真時，所述邏輯運算模塊對所述第一脈沖信號和所述第二脈沖信號執行第三邏輯運算后由其輸出端輸出失真指示信號。2.如權利要求1所述的失真檢測電路，其特征在于，所述失真檢測電路還包括振蕩模塊； 所述振蕩模塊的輸出端與所述第一邏輯運算觸發模塊的時鐘信號端以及所述第二邏輯運算觸發模塊的時鐘信號端相連接。3.如權利要求1所述的失真檢測電路，其特征在于，所述失真檢測電路還包括振蕩模塊和反相t吳塊; 所述振蕩模塊的輸出端與所述第一邏輯運算觸發模塊的時鐘信號端相連接，所述振蕩模塊的輸出端與所述反相模塊的輸入端相連接，所述反相模塊的輸出端與所述第二邏輯運算觸發模塊的時鐘信號端相連接。4.如權利要求1所述的失真檢測電路，其特征在于，所述邏輯運算模塊為第一或門； 所述第一或門的第一輸入端、第二輸入端及輸出端分別為所述邏輯運算模塊的第一輸入端、第二輸入端及輸出端。5.如權利要求2或3任一項所述的失真檢測電路，其特征在于，所述第一邏輯運算觸發模塊包括與非門和第一觸發單元； 所述與非門的第一輸入端和第二輸入端分別為所述第一邏輯運算觸發模塊的第一輸入端和第二輸入端，所述與非門的輸出端與所述第一觸發單元的復位端相連接，所述第一觸發單元的時鐘輸入端、輸入端及輸出端分別為所述第一邏輯運算觸發模塊的時鐘信號端、第三輸入端及輸出端。6.如權利要求2或3任一項所述的失真檢測電路，其特征在于，所述第二邏輯運算觸發模塊包括第二或門和第二觸發單元； 所述第二或門的第一輸入端和第二輸入端分別為所述第二邏輯運算單元的第一輸入端和第二輸入端，所述第二或門的輸出端與所述第二觸發單元的復位端相連接，所述第二觸發單元的時鐘輸入端、輸入端及輸出端分別為所述第二邏輯運算觸發模塊的時鐘信號端、第三輸入端及輸出端。7.如權利要求5所述的失真檢測電路，其特征在于，所述第一觸發單元為第一D觸發器，所述第一 D觸發器的復位端、時鐘端、輸入端及輸出端分別為所述第一觸發單元的復位端、時鐘輸入端、輸入端及輸出端。8.如權利要求6所述的失真檢測電路，其特征在于，所述第二觸發單元為第二D觸發器，所述第二 D觸發器的復位端、時鐘端、輸入端及輸出端分別為所述第二觸發單元的復位端、時鐘輸入端、輸入端及輸出端。9.一種D類音頻功率放大器，包括前置放大模塊、脈沖寬度調制模塊、輸出級功率放大模塊及增益衰減模塊，所述前置放大模塊對差分輸入模擬音頻信號進行放大并輸出差分放大模擬音頻信號，所述脈沖寬度調制模塊對所述差分放大模擬音頻信號進行脈沖寬度調制并輸出兩路PWM信號，所述輸出級功率放大模塊對所述兩路PffM信號進行放大及濾波處理后輸出，其特征在于，所述D類音頻功率放大器還包括權利要求1至8任一項所述的失真檢測電路； 當所述濾波處理輸出的模擬音頻信號發生失真時，所述失真檢測電路輸出所述失真指示信號，所述增益衰減模塊根據所述失真指示信號輸出相應的控制信號至所述前置放大模塊，所述前置放大模塊根據所述控制信號降低對所述差分輸入模擬音頻信號的放大幅度。10.一種D類音頻功率放大芯片，其特征在于，所述D類音頻功率放大芯片包括權利要求9所述的D類音頻功率放大器。
【文檔編號】H03F3/217GK105897190SQ201610260782
【公開日】2016年8月24日
【申請日】2016年4月25日
【發明人】翟理, 余丹
【申請人】深圳市納芯威科技有限公司