一種應用于低失調運算放大器的電路的制作方法
【專利摘要】本發明公開了一種應用于低失調運算放大器的電路，應用于低失調運算放大器，使低失調運算放大器具有較低的輸入電流。該電路包括輸入電流補償電路、輸入放大級電路、輸出級電路以及相位補償電路。輸入電流補償電路用來補償由于采用雙極型輸入對管而引入的輸入電流，改善運算放大器的輸入失調；輸入放大級電路采用折疊共源共柵結構，使用雙極型器件作為輸入對管，用來將微小的輸入差分信號放大，得到輸出值；輸出級電路用來提供大的電流負載能力，保證運算放大器可以正常驅動后級電路；相位補償電路用來補償運算放大器的相位裕度，保證運算放大器在規定的使用模式下能穩定工作。
【專利說明】
一種應用于低失調運算放大器的電路
技術領域
[0001]本發明涉及一種低失調運算放大器電路，特別是一種可有效降低輸入電流的低失調運算放大器電路。
【背景技術】
[0002]運算放大器在通訊系統、光學系統、傳感器系統以及儀器儀表領域應用越來越廣泛。但隨著科技進步對信號精度的要求越來越高，而要實現高精度信號，均需要具有較低失調電壓和較低失調電流的運算放大器。雙極型運算放大器具有驅動能力強、速度快、噪聲小等特點，有很廣泛的應用空間。但傳統雙極型運算放大器輸入電流較大，因此不能滿足高精度的要求。因此就需要有一種能夠降低輸入電流的運算放大器電路，來使運算放大器具有較低的輸入電流。從而實現降低運算放大器輸入電流，在保留雙極型運算放大器優點的基礎上改善輸入失調電流，實現高精度信號。
【發明內容】
[0003]本發明要解決的技術問題是，提供一種帶輸入電流的低失調運算放大器的電路，它通過全新的補償電路補償運算放大器輸入電流對輸入信號的影響，從而降低運算放大器的輸入電流，改善了運算放大器的輸入失調。進一步實現雙極型運算放大器輸入電流的優化，在保留雙極型運算放大器優點的基礎上，降低輸入電流，實現高精度信號。
[0004]為解決上述技術問題，本發明的技術方案，包括輸入電流補償單元、輸入放大級單元、輸出級單元以及相位補償單元。
[0005]輸入電流補償單元，所述輸入電流補償單元通過MP3和MP4分別與輸入放大級單元的NPN2和NPN3連接，用來補償由于采用雙極型輸入對管而引入的輸入電流。
[0006]輸入放大級單元通過MP5、MP6和麗5、MN6分別與輸出級單元的NPN4和NPN5連接，用來將微小的輸入差分信號放大，得到輸出值。
[0007 ]輸出級單元通過NPN4的集電極與電源電位連接，NPN4的發射極與輸入放大級電路的正向輸出端Vop連接，NPN4的發射極NPN5的集電極連接，作為運算放大器的輸出端Vout，NPN5的基極與輸入放大級電路的反向輸出端Von連接，NPN5的發射極與地電位連接;用來提供大的電流負載能力，保證運算放大器可以正常驅動后級電路。
[0008]相位補償單元一端與運算放大器的輸出端Vout連接，另一端與輸入放大級電路的反向輸出端Von連接，用來補償運算放大器的相位裕度。
[0009]輸入電流補償單元:包括四個P型MOS管、兩個N型MOS管和一個NPN型三極管，用來補償由于采用雙極型輸入對管而引入的輸入電流，提高運算放大器的輸入阻抗，改善運算放大器的輸入失調。
[0010]輸入放大級單元:包括四個P型MOS管、六個N型MOS管和兩個NPN型三極管，采用折疊共源共柵結構，使用雙極型器件作為輸入對管，用來將微小的輸入差分信號放大，得到輸出值，要求具有很高電壓增益。
[0011]輸出級單元:包括兩個NPN型三極管，用來提供大的電流負載能力，保證運算放大器可以正常驅動后級電路。
[0012]相位補償單元:包括一個電容器，用來補償運算放大器的相位裕度，保證運算放大器在規定的使用模式下能穩定工作，不會出現振蕩現象。
[0013]具體的電流補償單元，第一 P型MOS管MPl的源極、第二 P型MOS管MP2的源極、第三P型MOS管MP3的源極、第四P型MOS管MP4的源極和電源電位連接;第一 P型MOS管MPl的柵極、第一P型MOS管MPl的漏極與第一 NPN型三極管NPNl的集電極連接;第二 P型MOS管MP2的柵極、第二P型MOS管MP2的漏極、第三P型MOS管MP3的柵極、第四P型MOS管MP4的柵極與第一NPN型三極管NPNl的基極連接;第一 NPN型三極管NPNl的發射極與第一 N型MOS管MNl的漏極連接;第一N型MOS管麗I的柵極與偏置電壓Vbl連接;第一N型MOS管麗I的源極與第二 N型MOS管麗2的漏極連接;第二 N型MOS管麗2的柵極與偏置電壓Vb2連接;第二 N型MOS管MN2的源極與地電位連接;第三P型MOS管MP3的漏極與運算放大器的正向輸入端VP連接;第四P型MOS管MP4的漏極與運算放大器的反向輸入端VN連接。
[0014]具體的輸入放大級單元第五P型MOS管MP5的源極、第六P型MOS管MP6的源極與電源電位連接;第五P型MOS管MP5的柵極、第六P型MOS管MP6的柵極與偏置電壓Vb3連接;第五P型MOS管MP5的漏極、第七P型MOS管MP7的源極與第二 NPN型三極管NPN2的集電極連接;第六P型MOS管MP6的漏極、第八P型MOS管MP8的源極與第三NPN型三極管NPN3的集電極連接;第二 NPN型三極管NPN2的基極與運算放大器正向輸入端VP連接;第三NPN型三極管NPN3的基極與運算放大器反向輸入端VN連接;第二 NPN型三極管NPN2的發射極、第三NPN型三極管NPN3的發射極與第三N型MOS管MN3的漏極連接;第三N型MOS管MN3的柵極與偏置電壓Vbl連接;第三N型MOS管MN3的源極與第四N型MOS管麗4的漏極連接；第四N型MOS管MN4的柵極與偏置電壓Vb2連接;第四N型MOS管麗4的源極與地電位連接;第七P型MOS管MP7的柵極、第八P型MOS管MP8的柵極與偏置電壓Vb4連接;第七P型MOS管MP7的漏極與第五N型MOS管麗5的漏極連接，作為輸入放大級電路的反向輸出端Von;第八P型MOS管MP8的漏極與第七N型MOS管MN7的漏極連接，作為輸入放大級電路的正向輸出端Vop ；第五N型MOS管MN5的柵極、第七N型MOS管麗7的柵極與偏置電壓Vbl連接;第五N型MOS管麗5的源極與第六N型MOS管麗6的漏極連接；第六N型MOS管麗6的柵極、第八N型MOS管麗8的柵極與偏置電壓Vb2連接;第六N型MOS管麗6的源極與地電位連接;第七N型MOS管MN7的源極與第八N型MOS管MN8的漏極連接;第八N型MOS管MN8的源極與地電位連接。
[0015]具體的輸出級單元第四NPN型三極管NPN4的集電極與電源電位連接;第四NPN型三極管NPN4的發射極與輸入放大級電路的正向輸出端Vop連接;第四NPN型三極管NPN4的發射極與第五NPN型三極管NPN5的集電極連接，作為運算放大器的輸出端Vout;第五NPN型三極管NPN5的基極與輸入放大級電路的反向輸出端Von連接;第五NPN型三極管NPN5的發射極與地電位連接。
[0016]具體的相位補償單元第一電容器Cl的正極板與運算放大器的輸出端Vout連接;第一電容器Cl的負極板與輸入放大級電路的反向輸出端Von連接。
[0017]進一步的相位補償單元還可由一個電容器與電阻并聯組成。第一電容器Cl的正極板與運算放大器的輸出端Vout連接;第一電容器Cl的負極板與輸入放大級電路的反向輸出端Von連接;在第一電容Cl的兩端并聯有電阻R。從而實現運算放大器在規定的使用模式下能穩定工作，不會出現振蕩現象。
[0018]本發明的有益效果是，提供一種能夠有效降低輸入電流的運算放大器電路。在保留雙極型運算放大器優點的基礎上，從而降低運算放大器輸入電流，提高工作穩定性，實現高精度信號。
【附圖說明】
[0019]下面結合附圖對本發明的【具體實施方式】做進一步的詳細說明，其中:
[0020]圖1是本發明一個實施例的電路圖；
[0021]圖2是本發明的電路原理框圖。
【具體實施方式】
[0022]為使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明作進一步地詳細描述。
[0023]實施例1中輸入電流補償單元，通過MP3和MP4分別與輸入放大級單元的NPN2和NPN3連接，用來補償由于采用雙極型輸入對管而引入的輸入電流；
[0024]輸入放大級單元通過MP5、MP6和麗5、MN6分別與輸出級單元的NPN4和NPN5連接，用來將微小的輸入差分信號放大，得到輸出值。
[0025 ]輸出級單元通過NPN4的集電極與電源電位連接，NPN4的發射極與輸入放大級電路的正向輸出端Vop連接，NPN4的發射極NPN5的集電極連接，作為運算放大器的輸出端Vout，NPN5的基極與輸入放大級電路的反向輸出端Von連接，NPN5的發射極與地電位連接;用來提供大的電流負載能力，保證運算放大器可以正常驅動后級電路。
[0026]相位補償單元一端與運算放大器的輸出端Vout連接，另一端與輸入放大級電路的反向輸出端Von連接，用來補償運算放大器的相位裕度。
[0027]電流補償單元:包括四個P型MOS管、兩個N型MOS管和一個NPN型三極管，用來補償由于采用雙極型輸入對管而引入的輸入電流，提高運算放大器的輸入阻抗，改善運算放大器的輸入失調。
[0028]輸入放大級單元:包括四個P型MOS管、六個N型MOS管和兩個NPN型三極管，采用折疊共源共柵結構，使用雙極型器件作為輸入對管，用來將微小的輸入差分信號放大，得到輸出值，要求具有很高電壓增益。
[0029]輸出級單元:包括兩個NPN型三極管，用來提供大的電流負載能力，保證運算放大器可以正常驅動后級電路。
[0030]相位補償單元:包括一個電容器，用來補償運算放大器的相位裕度，保證運算放大器在規定的使用模式下能穩定工作，不會出現振蕩現象。
[0031]電流補償單元，第一 P型MOS管MPl的源極、第二 P型MOS管MP2的源極、第三P型MOS管MP3的源極、第四P型MOS管MP4的源極和電源電位連接；第一 P型MOS管MPI的柵極、第一P型MOS管MPl的漏極與第一 NPN型三極管NPNl的集電極連接;第二 P型MOS管MP2的柵極、第二 P型MOS管MP2的漏極、第三P型MOS管MP3的柵極、第四P型MOS管MP4的柵極與第一 NPN型三極管NPNl的基極連接;第一 NPN型三極管NPNl的發射極與第一 N型MOS管MNl的漏極連接;第一 N型MOS管麗I的柵極與偏置電壓Vbl連接;第一 N型MOS管麗I的源極與第二 N型MOS管麗2的漏極連接;第二 N型MOS管MN2的柵極與偏置電壓Vb2連接;第二 N型MOS管MN2的源極與地電位連接;第三P型MOS管MP3的漏極與運算放大器的正向輸入端VP連接;第四P型MOS管MP4的漏極與運算放大器的反向輸入端VN連接。
[0032]輸入放大級單元包括四個P型MOS管、六個N型MOS管和兩個NPN型三極管，第五P型MOS管MP5的源極、第六P型MOS管MP6的源極與電源電位連接;第五P型MOS管MP5的柵極、第六P型MOS管MP6的柵極與偏置電壓Vb3連接;第五P型MOS管MP5的漏極、第七P型MOS管MP7的源極與第二 NPN型三極管NPN2的集電極連接;第六P型MOS管MP6的漏極、第八P型MOS管MP8的源極與第三NPN型三極管NPN3的集電極連接;第二 NPN型三極管NPN2的基極與運算放大器正向輸入端VP連接;第三NPN型三極管NPN3的基極與運算放大器反向輸入端VN連接;第二 NPN型三極管NPN2的發射極、第三NPN型三極管NPN3的發射極與第三N型MOS管MN3的漏極連接;第三N型MOS管麗3的柵極與偏置電壓Vb I連接;第三N型MOS管麗3的源極與第四N型MOS管MN4的漏極連接;第四N型MOS管MN4的柵極與偏置電壓Vb2連接;第四N型MOS管MN4的源極與地電位連接;第七P型MOS管MP7的柵極、第八P型MOS管MP8的柵極與偏置電壓Vb4連接;第七P型MOS管MP7的漏極與第五N型MOS管MN5的漏極連接，作為輸入放大級電路的反向輸出端Von;第八P型MOS管MP8的漏極與第七N型MOS管MN7的漏極連接，作為輸入放大級電路的正向輸出端Vop;第五N型MOS管MN5的柵極、第七N型MOS管MN7的柵極與偏置電壓Vbl連接;第五N型MOS管麗5的源極與第六N型MOS管MN6的漏極連接;第六N型MOS管麗6的柵極、第八N型MOS管麗8的柵極與偏置電壓Vb2連接;第六N型MOS管MN6的源極與地電位連接;第七N型MOS管MN7的源極與第八N型MOS管MN8的漏極連接;第八N型MOS管MN8的源極與地電位連接。
[0033]輸出級單元包括2個NPN型三極管，第四NPN型三極管NPN4的集電極與電源電位連接;第四NPN型三極管NPN4的發射極與輸入放大級電路的正向輸出端Vop連接;第四NPN型三極管NPN4的發射極與第五NPN型三極管NPN5的集電極連接，作為運算放大器的輸出端Vout;第五NPN型三極管NPN5的基極與輸入放大級電路的反向輸出端Von連接;第五NPN型三極管NPN5的發射極與地電位連接。
[0034]相位補償單元包括一個電容器，第一電容器Cl的正極板與運算放大器的輸出端Vout連接;第一電容器Cl的負極板與輸入放大級電路的反向輸出端Von連接。
[0035]本發明的另一實施例中輸入電流補償單元，通過MP3和MP4分別與輸入放大級單元的NPN2和NPN3連接，用來補償由于采用雙極型輸入對管而引入的輸入電流；
[0036]輸入放大級單元通過MP5、MP6和MN5、MN6分別與輸出級單元的NPN4和NPN5連接，用來將微小的輸入差分信號放大，得到輸出值；
[0037]輸出級單元通過NPN4的集電極與電源電位連接，NPN4的發射極與輸入放大級電路的正向輸出端Vop連接，NPN4的發射極NPN5的集電極連接，作為運算放大器的輸出端Vout，NPN5的基極與輸入放大級電路的反向輸出端Von連接，NPN5的發射極與地電位連接;用來提供大的電流負載能力，保證運算放大器可以正常驅動后級電路。
[0038]相位補償單元一端與運算放大器的輸出端Vout連接，另一端與輸入放大級電路的反向輸出端Von連接，用來補償運算放大器的相位裕度。
[0039]電流補償單元:包括四個P型MOS管、兩個N型MOS管和一個NPN型三極管，用來補償由于采用雙極型輸入對管而引入的輸入電流，提高運算放大器的輸入阻抗，改善運算放大器的輸入失調。
[0040]輸入放大級單元:包括四個P型MOS管、六個N型MOS管和兩個NPN型三極管，采用折疊共源共柵結構，使用雙極型器件作為輸入對管，用來將微小的輸入差分信號放大，得到輸出值，要求具有很高電壓增益。
[0041]輸出級單元:包括兩個NPN型三極管，用來提供大的電流負載能力，保證運算放大器可以正常驅動后級電路。
[0042]相位補償單元:包括一個電容器和一個電阻，用來補償運算放大器的相位裕度，保證運算放大器在規定的使用模式下能穩定工作，不會出現振蕩現象。
[0043]進一步的相位補償單元還可由一個電容器與電阻并聯組成，從而實現運算放大器在規定的使用模式下能穩定工作，不會出現振蕩現象。
[0044]電流補償單元，第一 P型MOS管MPl的源極、第二 P型MOS管MP2的源極、第三P型MOS管MP3的源極、第四P型MOS管MP4的源極和電源電位連接；第一 P型MOS管MPI的柵極、第一P型MOS管MPl的漏極與第一 NPN型三極管NPNl的集電極連接;第二 P型MOS管MP2的柵極、第二 P型MOS管MP2的漏極、第三P型MOS管MP3的柵極、第四P型MOS管MP4的柵極與第一 NPN型三極管NPNl的基極連接;第一 NPN型三極管NPNl的發射極與第一 N型MOS管MNl的漏極連接;第一 N型MOS管麗I的柵極與偏置電壓Vbl連接;第一 N型MOS管麗I的源極與第二 N型MOS管麗2的漏極連接;第二 N型MOS管MN2的柵極與偏置電壓Vb2連接;第二 N型MOS管MN2的源極與地電位連接;第三P型MOS管MP3的漏極與運算放大器的正向輸入端VP連接;第四P型MOS管MP4的漏極與運算放大器的反向輸入端VN連接。
[0045]輸入放大級單元包括四個P型MOS管、六個N型MOS管和兩個NPN型三極管，第五P型MOS管MP5的源極、第六P型MOS管MP6的源極與電源電位連接;第五P型MOS管MP5的柵極、第六P型MOS管MP6的柵極與偏置電壓Vb3連接;第五P型MOS管MP5的漏極、第七P型MOS管MP7的源極與第二 NPN型三極管NPN2的集電極連接;第六P型MOS管MP6的漏極、第八P型MOS管MP8的源極與第三NPN型三極管NPN3的集電極連接;第二 NPN型三極管NPN2的基極與運算放大器正向輸入端VP連接;第三NPN型三極管NPN3的基極與運算放大器反向輸入端VN連接;第二 NPN型三極管NPN2的發射極、第三NPN型三極管NPN3的發射極與第三N型MOS管MN3的漏極連接;第三N型MOS管麗3的柵極與偏置電壓Vb I連接;第三N型MOS管麗3的源極與第四N型MOS管MN4的漏極連接;第四N型MOS管MN4的柵極與偏置電壓Vb2連接;第四N型MOS管MN4的源極與地電位連接;第七P型MOS管MP7的柵極、第八P型MOS管MP8的柵極與偏置電壓Vb4連接;第七P型MOS管MP7的漏極與第五N型MOS管MN5的漏極連接，作為輸入放大級電路的反向輸出端Von;第八P型MOS管MP8的漏極與第七N型MOS管MN7的漏極連接，作為輸入放大級電路的正向輸出端Vop;第五N型MOS管MN5的柵極、第七N型MOS管MN7的柵極與偏置電壓Vbl連接;第五N型MOS管麗5的源極與第六N型MOS管MN6的漏極連接;第六N型MOS管麗6的柵極、第八N型MOS管麗8的柵極與偏置電壓Vb2連接;第六N型MOS管MN6的源極與地電位連接;第七N型MOS管MN7的源極與第八N型MOS管MN8的漏極連接;第八N型MOS管MN8的源極與地電位連接。
[0046]輸出級單元包括兩個NPN型三極管，第四NPN型三極管NPN4的集電極與電源電位連接;第四NPN型三極管NPN4的發射極與輸入放大級電路的正向輸出端Vop連接;第四NPN型三極管NPN4的發射極與第五NPN型三極管NPN5的集電極連接，作為運算放大器的輸出端Vout;第五NPN型三極管NPN5的基極與輸入放大級電路的反向輸出端Von連接;第五NPN型三極管NPN5的發射極與地電位連接。
[0047]相位補償單元包括一個電容器，第一電容器Cl的正極板與運算放大器的輸出端Vout連接;第一電容器Cl的負極板與輸入放大級電路的反向輸出端Von連接;在第一電容Cl的兩端并聯有電阻R。從而實現運算放大器在規定的使用模式下能更加穩定，不會出現振蕩現象。
【主權項】
1.一種應用于低失調運算放大器的電路，包括輸入電流補償單元、輸入放大級單元、輸出級單元以及相位補償單元，其特征在于:輸入電流補償單元，通過MP3和MP4分別與輸入放大級單元的NPN2和NPN3連接，用來補償由于采用雙極型輸入對管而引入的輸入電流;輸入放大級單元通過MP5、MP6和麗5、MN6分別與輸出級單元的NPN4和NPN5連接，用來將微小的輸入差分信號放大，得到輸出值;輸出級單元通過NPN4的集電極與電源電位連接，NPN4的發射極與輸入放大級電路的正向輸出端Vop連接，NPN4的發射極NPN5的集電極連接，作為運算放大器的輸出端Vout，NPN5的基極與輸入放大級電路的反向輸出端Von連接，NPN5的發射極與地電位連接;用來提供大的電流負載能力，保證運算放大器可以正常驅動后級電路;相位補償單元一端與運算放大器的輸出端Vout連接，另一端與輸入放大級電路的反向輸出端Von連接，用來補償運算放大器的相位裕度。2.根據權利要求1所述的一種應用于低失調運算放大器的電路，其特征在于:所述輸入電流補償單元包括四個P型MOS管、兩個N型MOS管和一個NPN型三極管。3.根據權利要求2所述的一種應用于低失調運算放大器的電路，其特征在于:所述輸入電流補償單元中第一 P型MOS管MPl的源極、第二 P型MOS管MP2的源極、第三P型MOS管MP3的源極、第四P型MOS管MP4的源極和電源電位連接;第一 P型MOS管MPl的柵極、第一 P型MOS管MPl的漏極與第一 NPN型三極管NPNl的集電極連接;第二 P型MOS管MP2的柵極、第二 P型MOS管MP2的漏極、第三P型MOS管MP3的柵極、第四P型MOS管MP4的柵極與第一 NPN型三極管NPNl的基極連接;第一 NPN型三極管NPNl的發射極與第一 N型MOS管麗I的漏極連接;第一 N型MOS管麗I的柵極與偏置電壓Vbl連接;第一 N型MOS管麗I的源極與第二 N型MOS管麗2的漏極連接;第二 N型MOS管MN2的柵極與偏置電壓Vb2連接;第二 N型MOS管MN2的源極與地電位連接;第三P型MOS管MP3的漏極與運算放大器的正向輸入端VP連接;第四P型MOS管MP4的漏極與運算放大器的反向輸入端VN連接。4.根據權利要求1所述的一種應用于低失調運算放大器的電路，其特征在于:所述輸入放大級單元包括四個P型MOS管、六個N型MOS管和兩個NPN型三極管。5.根據權利要求4所述的一種應用于低失調運算放大器的電路，其特征在于:所述輸入放大級單元中第五P型MOS管MP5的源極、第六P型MOS管MP6的源極與電源電位連接;第五P型MOS管MP5的柵極、第六P型MOS管MP6的柵極與偏置電壓Vb3連接;第五P型MOS管MP5的漏極、第七P型MOS管MP7的源極與第二 NPN型三極管NPN2的集電極連接;第六P型MOS管MP6的漏極、第八P型MOS管MP8的源極與第三NPN型三極管NPN3的集電極連接;第二 NPN型三極管NPN2的基極與運算放大器正向輸入端VP連接;第三NPN型三極管NPN3的基極與運算放大器反向輸入端VN連接；第二 NPN型三極管NPN2的發射極、第三NPN型三極管NPN3的發射極與第三N型MOS管麗3的漏極連接;第三N型MOS管麗3的柵極與偏置電壓Vbl連接;第三N型MOS管麗3的源極與第四N型MOS管麗4的漏極連接;第四N型MOS管MN4的柵極與偏置電壓Vb2連接;第四N型MOS管MN4的源極與地電位連接;第七P型MOS管MP7的柵極、第八P型MOS管MP8的柵極與偏置電壓Vb4連接;第七P型MOS管MP7的漏極與第五N型MOS管MN5的漏極連接，作為輸入放大級電路的反向輸出端Von;第八P型MOS管MP8的漏極與第七N型MOS管MN7的漏極連接，作為輸入放大級電路的正向輸出端Vop;第五N型MOS管麗5的柵極、第七N型MOS管麗7的柵極與偏置電壓Vb I連接;第五N型MOS管MN5的源極與第六N型MOS管MN6的漏極連接;第六N型MOS管麗6的柵極、第八N型MOS管MN8的柵極與偏置電壓Vb2連接;第六N型MOS管MN6的源極與地電位連接；第七N型MOS管麗7的源極與第八N型MOS管麗8的漏極連接;第八N型MOS管麗8的源極與地電位連接。6.根據權利要求1所述的一種應用于低失調運算放大器的電路，其特征在于:所述輸出級單元包括2個NPN型三極管。7.根據權利要求6所述的一種應用于低失調運算放大器的電路，其特征在于:所述輸出級單元中第四NPN型三極管NPN4的集電極與電源電位連接;第四NPN型三極管NPN4的發射極與輸入放大級電路的正向輸出端Vop連接;第四NPN型三極管NPN4的發射極與第五NPN型三極管NPN5的集電極連接，作為運算放大器的輸出端Vout;第五NPN型三極管NPN5的基極與輸入放大級電路的反向輸出端Von連接;第五NPN型三極管NPN5的發射極與地電位連接。8.根據權利要求1所述的一種應用于低失調運算放大器的電路，其特征在于:所述相位補償單元包括一個電容器。9.根據權利要求8所述的一種應用于低失調運算放大器的電路，其特征在于:所述相位補償單元中第一電容器Cl的正極板與運算放大器的輸出端Vout連接;第一電容器Cl的負極板與輸入放大級電路的反向輸出端Von連接。
【文檔編號】H03F1/30GK105897185SQ201610274203
【公開日】2016年8月24日
【申請日】2016年4月28日
【發明人】王振, 孫權
【申請人】西安航天民芯科技有限公司