一種高良率的平衡散熱的倒裝芯片線性功率放大器及其應用
【專利摘要】本發明公開了一種高良率的平衡散熱的倒裝芯片線性功率放大器及其應用，其特征是設置功率放大器的輸出級中第M個級聯放大電路的NM個并聯連接的單位放大單元為對稱排列的兩個陣列；且分別設置在一組地線GND的兩側；每個陣列中的各個單位放大單元分別采用倒裝芯片工藝并通過其晶體管的發射極或是柵極與一組地線GND中相對應的地線GND倒裝節點相連；每個陣列中的各個單位放大單元分別采用倒裝芯片工藝并通過其晶體管的集電極或漏級與一組電源線VCC相對應的電源線VCC倒裝節點相連。本發明能使用統一大小的倒裝芯片節點來提高功率放大器接地的節點密度，從而達到高良率和高可靠性的目的。
【專利說明】
一種高良率的平衡散熱的倒裝芯片線性功率放大器及其應用
技術領域
[0001]本發明涉及射頻功率放大器，具體的說是一種高效率的高良率高可靠性的采用倒裝芯片工藝的同時能夠平衡散熱的功率放大器及其應用。
【背景技術】
[0002]射頻發射前端模塊是射頻終端器件實現信號傳輸的關鍵元器件。當前隨著全球無線通信用戶的快速增長及用戶對無線通信的更高端的體驗需求，市場對無線通信的帶寬的需求快速增長。為了解決這種市場需求，全球開放出來的專用無線通信頻段越來越多并且越來越擁擠。頻段利用率高的調制解調方式，例如:3G的寬帶碼分多址(Wideband CodeDivis1n Multiple Access ,WCDMA)，帶碼分多址(Code Divis1n Multiple Access ,CDMA)，時分同步碼分多址(Time Divis1n Synchronous Code Divis1n MultipleAccess,TD-SCDMA)，以及逐漸取代3G技術成為市場主流的4G技術的Long term evolut1n,LTE包括成對頻譜模式(Frequency domain duplexing，FDD)及非成對頻譜模式(Timedomain dupleXing，TDD)。這些頻段利用率高的各種調制解調方式都對無線通信終端提出更高的要求，例如:高質量的語音通話，減少數據通信中的錯誤，快速的語音數據傳輸的切換J等等。
[0003]對于射頻發射前端的主力元器件射頻功率放大器及其模塊來說，就意味著在新的頻段利用率高的調制解調方式下，功率放大器必須具有較高的線性度來保障射頻信號能夠放大傳輸并且能夠盡量少信號失真。一般功率放大器的高線性度意味著降低其輸出功率來減少輸出晶體管器件的非線性諧波的產生。功率放大器是無線通信連接中的一個核心元件，并且是以獨立的模塊的形式出現在無線通信系統之中。現有的功率放大器一般采用多元件集成在一個基板上形成一個模塊(MCM)，其模塊中可能包含不局限于以下的多個元件:功率放大器芯片，功率模式控制電路通常是CMOS工藝，輸出匹配電路可以采用無源分立元件或半導體無源器件，射頻開關通常是采用GaAs pHEMT工藝或是SOI技術。各個芯片與基板的連接方式基本有兩種，一種是通過飛線技術連接芯片上的焊盤和基板上的焊盤節點，另一種是倒裝芯片技術通過芯片上的金屬凸點和基板上的節點直接通過焊錫或是銅柱對接。
[0004]以常見高性能高線性功率放大器輸出級連接方式為例，市場上已有的大部分線性功率放大器是通過飛線技術把功率放大器芯片與基板實現連接，其中大晶體管接地方式可能是晶圓貫通接地TWV。圖1顯示的是市場現有多數線性功率放大器的輸出級放大電路接地設計。圖1中101，102，……，1(P-1)，10P(其中P是整數，P = Nm)是市場常見的線性功率放大器輸出級放大電路中的基本放大單元，每個單元可以由單晶體管組成也可能由多個更小的基本放大單元并聯組成。111，112，……，11 (X-1)，IIX(其中X是整數，X〉I，通常X = 4，其數量由芯片的面積和散熱需要來定)代表功率放大器芯片上的地GND，在GaAs HBT或是pHEMT工藝里是通過晶圓襯底的晶圓貫通接地TWV，在LDMOS工藝里是深度摻雜的半導體，在CMOS工藝里可能是通過晶圓襯底的晶圓貫通接地TWV也可能是通過芯片上焊盤bond pad飛線到基板上的地線。121，122，……，12(1-1)，12氕其中1是整數，并且，1>3，通常其數量由芯片的面積和對功率輸出匹配需求及負載輸出的阻抗優化調節來定)代表了放大器射頻輸出的芯片上焊盤bond pad,輸出放大電路的電壓連接以及射頻輸出都是通過這J個芯片上焊盤bondpad飛線連接到放大器的負載輸出匹配網絡。Nm個放大電路基本單元并聯通過HBT的發射極或是pHEMT/LDMOS/CMOS的柵極連接到地GND形成一個Nm單元的陣列，一般有I個這樣的陣列連接方法如圖1所示。這一個陣列組成放大器輸出級放大電路。GND (111 -1 IX)排列成一組，連接唯一陣列的所有放大單元的發射極和柵極。該GND組與121 -12 J的射頻輸出芯片上焊盤bond pad成平行方向。每個陣列中基本放大單元的集電極或漏極通過芯片工藝中的金屬連接到射頻輸出的Vcc/RFout的芯片上焊盤bond pad 121-12J如圖1所示。這種連接方法普遍用于線性放大器的設計。但是這種晶圓貫通接地方式散熱效果不佳，因為商業HBT晶體管的發射極大多在晶體管多層材料的最上層，電流通過晶體管的發射級需要流經晶體管發射極之下的多層材料包括基級層，集電極層，襯底層，然后通過晶圓背面的金屬鍍層接地，這樣長的一個通路會引起電感以及電阻過大，從而導熱效率很差。同時這種設計方案的缺點是由于單陣列基本放大單元排列在地線的一端，所以單列中包含較多個基本放大單元，這樣陣列兩側的基本放大單元到地的電感以及導熱都與單陣列中間的基本放大單元很不均衡，從而導致功率放大器的線性度以及效率難以達到優化。
[0005]另一種市場常見芯片連接采用倒裝芯片技術通過芯片上的金屬凸點和基板上的節點直接通過焊錫或是銅柱對接。這種方式常見于多管腳的高性能處理器芯片，近來市場上逐漸出現功率放大器的電路通過倒裝芯片技術把功率放大器芯片與基板實現連接。這種設計一般是如上圖1的飛線連接工藝直接到倒裝芯片的簡單改造而成。如圖2及圖3所示，圖2中201，202，……，20(?-1)，20?(其中卩是整數)以及圖3中的301，302，……，30(P_1)，30P(其中P是整數)是市場常見的線性功率放大器輸出級放大電路中的基本放大單元，每個單元可以由單晶體管組成也可能由多個更小的基本放大單元并聯組成。圖2中的211以及圖3中的311代表功率放大器芯片上的倒裝接地GND節點，每個橢圓形代表一個大的倒裝芯片節點，這些倒裝芯片接地節點通常采用很大面積的焊錫或是銅柱以期望達到更好的散熱效果。圖2中的221，圖3中的321，322，……，32(J_1)，32J(其中J是整數，并且，J>3，通常其數量由芯片的面積和對功率輸出匹配需求及負載輸出的阻抗優化調節來定)代表了放大器射頻輸出的芯片上的倒裝節點，輸出放大電路的電壓連接以及射頻輸出都是通過這J個芯片上倒裝節點連接到放大器的負載輸出匹配網絡。Nm個放大電路基本單元并聯通過HBT的發射極或是pHEMT/LDMOS/CMOS的柵極連接到地GND形成一個Nm單元的陣列。該單個陣列組成放大器輸出級放大電路。圖2中的211以及圖3中的311都是一個大的倒裝芯片接地節點，該接地節點連接唯一陣列的所有放大單元的發射極和柵極。該節點橢圓的長度方向與射頻輸出芯片倒裝節點陣列或是節點橢圓長度方向成平行方向。該放大器陣列中基本放大單元的集電極或漏極通過芯片工藝中的金屬連接到射頻輸出的Vcc/RFout的芯片上倒裝芯片節點221如圖2所示或321-32J如圖3所示。但是這種設計方案的缺點是由于倒裝芯片節點的大小不一，導致倒裝后的基板與芯片受力不均勻，最重要的節點尤其是功率放大器各個級聯級級的接地節點常常因為表面過大應力作用傳到芯片半導體材料，導致芯片半導體材料層中的斷裂，從而引起產品良率的降低，甚至可能降低產品的可靠性。
[0006]—種使用晶圓貫通及飛線技術能平衡散熱的功率放大器，如圖4所示，在同樣的芯片面積上以及同樣多的晶圓貫通接地TWV地GND的數量條件下，該多模功率放大器輸出級的單位放大單元晶體管大小可以是傳統設計中單位放大單元晶體管的一半，并且各個單位放大單元距離地GND的距離相比于傳統設計中而言更接近一致，從而減少了各個單位放大單元到地的電感不均衡以及散熱不均衡。但是這種晶圓貫通接地方式散熱效果不佳，因為商業HBT晶體管的發射極大多在晶體管多層材料的最上層，電流通過晶體管的發射級需要流經晶體管發射極之下的多層材料包括基級層，集電極層，襯底層，然后通過晶圓背面的金屬鍍層接地，這樣長的一個通路會引起電感以及電阻過大，從而導熱效率很差，從而導致功率放大器的線性度以及效率難以達到優化。
【發明內容】
[0007]本發明為解決上述現有技術中存在的不足之處，提供了一種高良率的平衡散熱的倒裝芯片線性功率放大器及其應用，以期能使用統一大小的倒裝芯片節點來提高功率放大器接地的節點密度，從而達到高良率和高可靠性的目的，同時采用平衡散熱結構與倒裝芯片技術相結合的接地設計來進一步降低功率放大器電路中HBT晶體管的結溫，優化射頻放大器的效率及其模塊的散熱性能。
[0008]本發明為解決技術問題采用如下技術方案:
[0009]本發明一種高良率的平衡散熱的倒裝芯片線性功率放大器，包括:M級級聯放大電路和輸出匹配電路;所述M級級聯放大電路的第i個級聯的放大電路中包含N1個并聯連接的單位放大單元;K i SM且M彡2 ；
[0010]射頻信號從所述M級級聯放大電路的第i個級聯的放大電路的輸入端進入并經過化個并聯連接的單位放大單元的放大后，再輸出至第i+Ι個級聯的放大電路的輸入端進行放大，直到經過第M個級聯的放大電路的放大后，獲得級聯放大信號并傳遞給所述輸出匹配電路；
[0011]所述輸出匹配電路對所述級聯放大信號進行負載優化匹配后輸出至天線，其特點是:
[0012]設置一組地線GND;所述地線GND是由若干個倒裝芯片節點排成一列組成；
[0013]設置一組電源線VCC;且所述電源線VCC與所述一組地線GND互相平行;所述一組電源線VCC為第M個級聯放大電路的輸出線，并由若干個倒裝芯片節點排成一列組成；
[0014]設置所述功率放大器的輸出級中第M個級聯放大電路的Nm個并聯連接的單位放大單元為對稱排列的兩個陣列；每個陣列包含Nm/2個并聯連接的單位放大單元，且分別設置在一組地線GND的兩側；
[0015]每個陣列中的各個單位放大單元分別采用倒裝芯片工藝并通過其晶體管的發射極或是柵極與所述一組地線GND中相對應的地線GND倒裝節點相連；
[0016]每個陣列中的各個單位放大單元分別采用倒裝芯片工藝并通過其晶體管的集電極或漏級與一組電源線VCC相對應的電源線VCC倒裝節點相連。
[0017]本發明所述的倒裝芯片線性功率放大器的特點也在于:
[0018]所述功率放大器中的所有倒裝節點大小均相同。
[0019]本發明一種高良率的平衡散熱的倒裝芯片功率放大器的應用的特點是:將所述功率放大器應用于移動終端。
[0020]與已有技術相比，本發明有益效果體現在:
[0021]1、相比市場上大多數功率放大器采用飛線連接以及晶圓貫通接地而言，本發明的倒裝芯片功率放大器采用統一大小的倒裝節點，倒裝連接放大器的信號以及散熱接地設計，這種設計不但減少了飛線的使用，減少了功率放大器芯片的面積，而且減少了模塊的面積，同時能大大減少接地的電阻以及電感，從而提高了放大器的導熱效率，能夠提高放大器的效率，使模塊產品集成度更高，成本更低。
[0022]2、本發明的倒裝芯片采用統一大小的倒裝節點，在功率放大器接地處采用高密度多節點來代替已有的大節點倒裝功率放大器設計方案，從而在實現均衡散熱接地設計的基礎上，減少了倒裝后產生的半導體表面應力的不均勻分布，直接提高了采用該倒裝芯片工藝的功率放大器批量生產的產品良率。由于半導體表面應力的減少從而減少了半導體內部材料層的斷裂，可以提高采用倒裝芯片工藝的功率放大器產品的可靠性。這種倒裝工藝降低了半導體晶體管的結溫，從而提高了功率放大器的效率。在實際應用中，這種倒裝工藝能夠更平衡的散熱，同時能夠節省芯片面積。
[0023]3、本發明平衡散熱的倒裝芯片技術線性功率放大器輸出級接地設計方式如圖5所示，采用平衡散熱的設計，同時采用倒裝技術使用同樣大小的倒裝節點，多個倒裝節點接地，這種設計方案的由于倒裝芯片節點的大小一致，倒裝后的基板與芯片受力更加均勻，提高了倒裝芯片的產品的良率以及可靠性；同時由于采用了平衡散熱的設計，在同樣的芯片面積上以及同樣數量的倒裝芯片接地節點的條件下，該功率放大器輸出級的單位放大單元晶體管大小可以是傳統設計中單位放大單元晶體管的一半，并且各個單位放大單元距離地GND的距離相比于傳統設計中而言更接近一致，從而減少了各個單位放大單元到地的電感不均衡以及散熱不均衡。基于本發明的功率放大器不但能保持線性功率放大電路的既有線性度，而且同時降低了半導體晶體管的結溫，從而提高了功率放大器的效率。在實際應用中，這種平衡散熱的接地方式還能夠節省芯片面積，在同等芯片面積上能夠排列更多的倒裝芯片接地節點達到更好的散熱目的。本發明采用了一種全新的平衡散熱的功率放大電路接地設計方式，并且把這種全新的平衡散熱的設計方案使用在高良率高可靠性的倒裝芯片的工藝上，因此能夠進一步優化射頻放大器及其模塊的散熱性能，從而能進一步優化功率放大器的線性度以及效率。
[0024]4、市場上述方案中的線性放大器設計可能是針對3G電路，或是4G網路，本發明的功率放大器可以通過倒裝芯片工藝以及采用統一的倒裝節點大小，在不影響該放大器的量產良率以及產品可靠性的基礎上，同時在保持已有設計的線性度性能上，通過提高功率放大器的散熱性能可以提高該功率放大器在不同模式下和/或不同通信制式下的效率。
[0025]5、市場上使用現有方案中的移動終端，每級需要多個功率放大器電路來實現模式的轉換。本發明的多功率放大器，可以使移動終端減少面積/體積，可以節省移動終端的成本，同時由于輸出級放大器能夠對稱的在地線兩側平衡散熱，從而提高了移動終端的線性度以及移動終端的效率。
【附圖說明】
[0026]圖1為現有飛線技術中線性功率放大器輸出級放大電路晶圓貫通接地示意圖；
[0027]圖2為現有倒裝芯片技術中線性功率放大器輸出級大節點接地原理圖；
[0028]圖3為現有倒裝芯片技術中線性功率放大器輸出級大節點接地大節點接電源線示意圖；
[0029]圖4為現有平衡散熱的線性功率放大器輸出級放大電路晶圓貫通接地示意圖；
[0030]圖5為本發明平衡散熱的倒裝芯片技術線性功率放大器輸出級少節點接地示意圖；
[0031]圖6a為現有平衡散熱的倒裝芯片功率放大器輸出級大節點接地整體版圖倒裝節點示意圖；
[0032]圖6b為本發明平衡散熱的倒裝芯片技術線性功率放大器整體版圖倒裝節點示意圖；
【具體實施方式】
[0033]本實施例中，一種多高良率的平衡散熱的倒裝芯片的線性模功率放大器，是利用至少兩級的放大電路以級聯方式連接，通過倒裝芯片的技術對功率放大器和基板進行連接，對放大器中各級級聯放大電路接地方式以統一大小高密度節點倒裝的設計方法實現功率放大器高性能的散熱。該功率放大器由于采用了倒裝芯片技術，輸出級電路能夠更加有效的接地散熱，從而實現了一個能更加高效的平衡散熱的設計方案，在保持放大器線性度的前提下提高了放大器的效率。具體的說，該多模功率放大器包括:M級級聯放大電路和輸出匹配電路;其中的M級級聯放大電路的第i個級聯的放大電路中包含N1個并聯連接的單位放大單元;I Si SM且M彡2;
[0034]射頻信號從M級級聯放大電路的第i個級聯的放大電路的輸入端進入并經過仏個并聯連接的單位放大單元的放大后，再輸出至第i+Ι個級聯的放大電路的輸入端進行放大，直到經過第M個級聯的放大電路的放大后，獲得級聯放大信號并傳遞給輸出匹配電路；
[0035]輸出匹配電路對級聯放大信號進行負載優化匹配后輸出至天線。
[0036]區別于市場現有大多數手機無線通信方案中的線性功率放大器采用的飛線連接工藝，以及晶圓貫通的接地方式來給功率放大器散熱。本實施例中，一種高良率的倒裝芯片的線性功率放大器采用倒裝芯片技術并且保持倒裝節點大小一致，采用高密度多節點的放大器接地散熱方式。在版圖上和實際電路芯片中，如圖6所示:
[0037]設置一組地線GND是由X個倒裝節點排成一列組成;X是任意整數按照電路芯片面積和散熱需要而定;X〉I，通常X=4;
[0038]設置一組電源線VCC;且電源線VCC與一組地線GND互相平行；
[0039]該組電源線VCC為第M個級聯放大電路的輸出線，并由J個倒裝芯片節點排成一列組成;J是整數并且，J>3，通常其數量由芯片的面積和對功率輸出匹配需求及負載輸出的阻抗優化調節來定。
[0040]設置功率放大器輸出級中第M個級聯放大電路的Nm個并聯連接的單位放大單元為對稱排列的兩個陣列；每個陣列包含Nm/2個并聯連接的單位放大單元，且分別設置在一組地線GND的兩側;各放大單元通過倒裝芯片工藝分別連接到相對應的接地節點上，該接地節點通過一列焊錫或是銅柱連接到基板的地線上。
[0041]每個陣列中的各個單位放大單元分別采用倒裝芯片工藝并通過其晶體管的發射極或是柵極與該組地線GND中相對應的地線GND倒裝節點相連；
[0042]每個陣列中的各個單位放大單元分別采用倒裝芯片工藝并通過其晶體管的集電極或漏級與一組電源線VCC相對應的電源線VCC倒裝節點相連；
[0043]本實施例中，功率放大器中的所有倒裝節點大小均相同，功率放大器接地連接采用高密度多節點方法實現接高效導熱。這種連接方法減少了芯片半導體表面的應力不均勻分布，從而能夠提高使用該倒裝芯片技術的產品的良率和可靠性。
[0044]本實施例中，該功率放大器在采用高良率高可靠性的倒裝工藝中，能夠進一步優化射頻放大器及其模塊的散熱性能，不但能保持線性功率放大電路的既有線性度，而且同時降低了半導體晶體管的結溫，從而提高了功率放大器的效率。在實際應用中，這種平衡散熱的接地作方式結合倒裝芯片工藝還能夠節省芯片面積，在同等芯片面積上能夠排列更多的倒裝接地節點(銅柱或是焊錫球)達到更好的散熱目的。
[0045]此外本發明采用統一大小的倒裝節點如圖5所示，這同已有的倒裝芯片功率放大器設計方案如圖2及圖3所示采用大倒裝節點(圖2中的211，221，圖3中的311)不同。在整個功率放大器芯片版圖倒裝節點示意圖中，如圖6a，6b所示，601，602……等表示芯片上所有的倒裝節點，其中圖6a中的604是功率放大器倒裝接地節點，其它都是信號節點；其中圖6b中的604，605，606，607是功率放大器倒裝接地節點，其它都是信號節點。同已有的倒裝芯片功率放大器設計方案如圖6a所示的功率放大器接地采用的大的節點(例如圖6a中的604)來提高功率放大器的散熱性能不同，本發明采用統一大小的倒裝節點如圖6b所示，本發明的功率放大器接地倒裝節點(例如圖6b中的604，605，606，607)與其它信號節點大小相同，只是本發明在功率放大器接地采用局部多節點高密度節點的設計來提高功率放大器的接地熱導率。本發明應用的倒裝芯片的功率放大器HBT晶體管的發射極電流流出直接通過焊錫或是銅柱到基板接地，較短的熱導通路大大提高了放大器的導熱效率，從而降低了該功率放大器半導體晶體管的結溫，從而提高了功率放大器的效率。在實際應用中，這種倒裝芯片的接地方式還能夠節省芯片面積以及模塊的面積。
[0046]本發明輸出級放大器電路采用全新的局部高密度多節點的接地的連接方式。其中多級級聯功率放大器的設計可以是任何適合放大器的半導體技術，例如可以包括且不局限于CMOS的技術，SOI的技術，GaAs HBT的技術，GaAs pHEMT的技術，GaN HEMT的技術，LDMOS的技術，甚至可以是多種半導體技術的組合，例如放大器的第一級放大電路由CMOS或SOI技術設計，第二級放大電路由GaAs HBT技術設計。其中負載輸出匹配電路中的阻抗元件可以是無源分立元件，或者基于半導體集成技術的無源元件，或者是基于基板工藝，但不局限于上述實現方式，也可以是上述的多種技術的組合。
[0047]本發明主要應用可以在射頻終端設備包括并不局限于移動電話，平板電腦，筆記本電腦，車載電子的無線通信設備，物聯網的無線通信設備等等。此外本發明的多模放大器及其模塊也可以應用在其它無線通信設備之中，包括并不局限于通信基站，衛星無線通信，軍用無線通信設備等等。因此本發明所提出的技術方案，可以應用于需要多功率模式且工作帶寬可調的任何無線通信終端，并且不受具體通信頻段的限制。任何在具體電路或芯片布局實現形式上的變化，都包括在本專利的涵蓋范圍之內。
【主權項】
1.一種高良率的平衡散熱的倒裝芯片線性功率放大器，包括:M級級聯放大電路和輸出匹配電路;所述M級級聯放大電路的第i個級聯的放大電路中包含化個并聯連接的單位放大單元;I彡i彡M且M彡2; 射頻信號從所述M級級聯放大電路的第i個級聯的放大電路的輸入端進入并經過N1個并聯連接的單位放大單元的放大后，再輸出至第i+Ι個級聯的放大電路的輸入端進行放大，直到經過第M個級聯的放大電路的放大后，獲得級聯放大信號并傳遞給所述輸出匹配電路； 所述輸出匹配電路對所述級聯放大信號進行負載優化匹配后輸出至天線，其特征是: 設置一組地線GND;所述地線GND是由若干個倒裝芯片節點排成一列組成； 設置一組電源線VCC;且所述電源線VCC與所述一組地線GND互相平行;所述一組電源線VCC為第M個級聯放大電路的輸出線，并由若干個倒裝芯片節點排成一列組成； 設置所述功率放大器的輸出級中第M個級聯放大電路的Nm個并聯連接的單位放大單元為對稱排列的兩個陣列；每個陣列包含Nm/2個并聯連接的單位放大單元，且分別設置在一組地線GND的兩側； 每個陣列中的各個單位放大單元分別采用倒裝芯片工藝并通過其晶體管的發射極或是柵極與所述一組地線GND中相對應的地線GND倒裝節點相連； 每個陣列中的各個單位放大單元分別采用倒裝芯片工藝并通過其晶體管的集電極或漏級與一組電源線VCC相對應的電源線VCC倒裝節點相連。2.根據權利要求1所述的倒裝芯片線性功率放大器，其特征是:所述功率放大器中的所有倒裝節點大小均相同。3.—種高良率的平衡散熱的倒裝芯片功率放大器的應用，其特征是:將如權利要求1或2所述功率放大器應用于移動終端。
【文檔編號】H03F1/30GK105897180SQ201610321470
【公開日】2016年8月24日
【申請日】2016年5月4日
【發明人】馬雷, 彭小滔, 蔡志強, 李磊
【申請人】蘇州雷誠芯微電子有限公司