Hdi電路板及其制造方法
【專利摘要】本發明涉及HDI電路板及其制造方法。一種制造HDI電路板的方法包括：使用單層電路板或多層電路板作為芯板，按照金屬箔、中間貼合層、芯板、中間貼合層、芯板、……、中間貼合層、金屬箔的順序進行配板并層壓，其中使用一個或多個芯板(S1)；在層壓后的多層板上鉆孔，其包括通孔和/或盲孔(S2)；在孔的孔壁形成導電籽晶層(S3)；去除金屬箔的一部分以形成電路圖案，從而制得多層電路板(S4)；以及將步驟S4中制得的多層電路板作為芯板，重復步驟S1至S4一次或多次，從而制得HDI電路板(S5)，其中，步驟S3包括通過離子注入將導電材料注入到孔壁下方，以形成離子注入層作為導電籽晶層的至少一部分。
【專利說明】
HDI電路板及其制造方法
技術領域
[0001]本發明涉及HDI電路板及其制造方法。尤其是，本發明涉及以單層或多層電路板作為芯板且繼而以該芯板為基礎通過增層法形成的HDI電路板及其制造方法。
【背景技術】
[0002]伴隨著便攜式電子產品的迅猛發展，印刷電路板向以高密度互連技術(HDI =HighDensity Interconnect1n)為主體的密、薄、平的方向發展，即，趨向于細線路、微小孔、薄介電層的高密度互連電路板(即，HDI電路板)，而制造這種HDI電路板的關鍵點在于帶有超薄金屬層的基板、以及帶有良好導電性的微小孔。在HDI電路板中，廣泛地使用金屬化的過孔以導通其中各層電路板上的電路圖案或電子元器件等，而且通常使用銅箔作為外層材料來形成表面電路圖案。
[0003]在現有技術中，制造剛性覆銅板的方法主要為壓合法，S卩，在絕緣基材的單面或雙面覆上銅箔，然后用壓機將銅箔與絕緣基材壓合在一起。在壓合過程中，銅箔越薄就越易于產生褶皺變形現象，然而銅箔受限于現有工藝水平而很難制成12 μπι以下的厚度。所以，在生產超薄覆銅板的過程中，通常是先對基材覆上厚約18 μπι的銅箔并層壓，再對銅箔進行蝕刻減薄而得到超薄銅箔；或者提供具有銅箔載體、層疊在銅箔載體上的中間層以及層疊在中間層上的極薄銅層的銅箔，在生產過程中去除載體層及中間層而制得超薄銅箔。在該方法中，需要對銅箔蝕刻減薄或去除載體銅箔，因而存在工序復雜、銅利用率低、生產成本高等問題。此外，還可使用濺射法來制造剛性覆銅板，即，在真空環境下，用電離的氬離子高速轟擊金屬靶材的表面，使金屬原子被濺射出來并沉積到基材表面上而生成導電籽晶層，然后用電鍍等方法鍍覆金屬層。使用濺射法可容易地以較低成本制造出銅層超薄的覆銅板。但是，在濺射法中，濺射出的金屬原子能量通常較小，與基材表面的結合不牢固，所得銅層的剝離強度較低。而且，在濺射法制得的覆銅板上，金屬粒子分布不太均勻，存在著針孔等問題。
[0004]此外，在現有技術中，制造帶有金屬化過孔的HDI電路板的方法主要為增層法，包括以下步驟:制造單層電路板；按照銅箔、PP(半固化片)、單層電路板、ΡΡ、單層電路板、ΡΡ、銅箔的順序進行配板并層壓，得到四層或六層板；對層壓后的多層板鉆通孔且對表層銅箔鉆盲孔，并進行孔金屬化；對最上層和最下層的銅箔進行圖形電鍍或全板電鍍，制得帶有電路圖案的芯板；然后再按照銅箔、ΡΡ、芯板、ΡΡ、銅箔的順序進行配板，重復之前的步驟，得到比芯板多兩層的HDI電路板。其中，孔金屬化通常是通過化學沉銅或黑孔、黑影等工藝在孔壁形成導電籽晶層且然后通過電鍍等在導電籽晶層上形成導體加厚層而實現的。
[0005]在通過上述方法形成HDI電路板的過程中，如果想要在多層板上鉆出孔徑小于100 μπι的孔，則當前只能采用激光鉆孔技術。此時，需要事先對要鉆孔部位的銅箔進行減薄，之后用激光進行鉆孔，再在鉆孔后進行沉銅和電鍍。可是，在蝕刻減薄過程中，蝕刻位置一旦產生偏差，則導致鉆孔位置也會產生偏差。而且，在對微小孔進行金屬化時，電鍍銅層與孔壁之間的結合力差，銅層容易從孔壁脫離。此外，采用現有技術在覆銅板上鉆出微孔的最小孔徑為20-50 μπι，當孔徑小于20 μπι時，會產生孔的厚徑比過高而在沉銅和電鍍時出現孔壁銅層不均勻等問題。在微孔區域內，電流密度分布不均勻會導致銅在微孔表面的沉積速率大于孔壁和底部。因此，容易在沉積過程中形成孔洞或裂縫，還會導致孔表面的銅厚大于孔壁的銅厚。另外，上述方法需要事先生產成品覆銅板，之后對成品覆銅板進行鉆孔和孔金屬化，然后通過貼膜、曝光顯影、蝕刻等流程來制作表面電路圖案，因而工藝流程冗長、生產成本較高。而且，在整個工藝流程中多次蝕刻金屬，因而會產生大量含有金屬離子的污水，對環境產生重大的危害。
【發明內容】
[0006]本發明是鑒于上述問題作出的，其目的在于，提供一種HDI電路板及其制造方法，以簡化該HDI電路板的制造流程，提高其中金屬化孔的導電性能，并且制得厚度極薄的表面電路圖案層。
[0007]本發明的第一技術方案為一種制造HDI電路板的方法，包括:使用單層電路板或多層電路板作為芯板，按照金屬箔、中間貼合層、芯板、中間貼合層、芯板、……、中間貼合層、金屬箔的順序進行配板并層壓，其中使用一個或多個芯板(SI);在層壓后的多層板上鉆孔，其包括通孔和/或盲孔(S2);在孔的孔壁形成導電籽晶層(S3);去除金屬箔的一部分以形成電路圖案，從而制得多層電路板(S4);以及將步驟S4中制得的多層電路板作為芯板，重復步驟SI至S4—次或多次，從而制得HDI電路板(S5)，其中，步驟S3包括通過離子注入將導電材料注入到孔壁下方，以形成離子注入層作為導電籽晶層的至少一部分。
[0008]依照該方法，在HDI電路板中形成了孔，并且通過離子注入在該孔的孔壁下方形成了離子注入層。在離子注入期間，導電材料的離子以很高的速度強行地注入到孔壁下方，與孔壁下方的材料分子之間形成穩定的化學鍵而構成摻雜結構，相當于在孔壁下方形成了數量眾多的基粧。由于基粧的存在，后續制得的導電層與基粧相連，因此與孔壁之間的結合力較高，遠高于常規的磁控濺射。而且，用于離子注入的導電材料離子的尺寸通常為納米級，在離子注入期間分布較均勻，而且到孔壁的入射角差別不大。因此，能夠確保導電籽晶層或后續形成于其上的導體加厚層具有良好的均勻度和致密性，不容易出現針孔現象。而且，在微孔金屬化時，容易在孔壁內部形成表面均勻致密的導電籽晶層，在后續電鍍等時不會出現孔壁導體層不均勻以及孔洞或裂縫等問題，能夠有效地提高金屬化孔的導電性。
[0009]本發明的第二技術方案為一種制造HDI電路板的方法，包括:使用單層電路板或多層電路板作為芯板，按照表面貼合層、芯板、中間貼合層、芯板、……、表面貼合層的順序進行配板并層壓，其中使用一個或多個芯板(SI);在層壓后的多層板上鉆孔，其包括通孔和/或盲孔(S2);在表面貼合層的外表面和孔的孔壁形成導電籽晶層(S3);在表面貼合層的外表面上形成電路圖案，從而制得多層電路板(S4);以及將步驟S4中制得的多層電路板作為芯板，重復步驟SI至S4 —次或多次，從而制得HDI電路板(S5)，其中，步驟S3包括通過離子注入將導電材料注入到表面貼合層的外表面下方和孔的孔壁下方，以形成離子注入層作為導電籽晶層的至少一部分。
[0010]依照該方法，表面貼合層的外表面的金屬化與孔的金屬化能夠同時進行。因此，可以通過一次成型而直接制得帶有金屬化過孔和表面電路圖案的HDI電路板，無需像現有技術那樣需要事先覆上較厚金屬箔且之后對金屬箔進行蝕刻減薄才能鉆孔，并且需要通過化學沉銅或黑孔、黑影等工藝在孔壁形成導電層以得到金屬化過孔。與現有技術相比，本發明的方法的工藝流程顯著縮短，而且可以減少蝕刻液的使用，有利于環境的保護。另外，通過調整各個工藝參數，這樣的方法很容易制得厚度極薄的表面電路圖案層，所得的HDI電路板很容易制得較窄的線寬、線距，適合用于生產高集成度的小型電子設備。
[0011 ] 本發明的第三技術方案為，在第一或第二方案中，在離子注入期間，導電材料的離子獲得1-1OOOkeV的能量，被注入到孔的孔壁下方和/或表面貼合層的外表面下方l_500nm的深度，并與孔的孔壁下方和/或表面貼合層的外表面下方的基材形成穩定的摻雜結構。
[0012]本發明的第四技術方案為，在第一或第二方案中，步驟S3還包括通過等離子體沉積將導電材料沉積到離子注入層上方，以形成等離子體沉積層，等離子體沉積層與離子注入層組成導電籽晶層。
[0013]本發明的第五技術方案為，在第四方案中，在等離子體沉積期間，導電材料的離子獲得1-1OOOeV的能量，形成厚度為1-1OOOOnm的等離子體沉積層。
[0014]本發明的第六技術方案為，在第一或第二方案中，構成導電籽晶層的導電材料包括T1、Cr、N1、Cu、Ag、Au、V、Zr、Mo、Nb以及它們之間的合金中的一種或多種。
[0015]本發明的第七技術方案為，在第一方案中，在步驟S3之后、步驟S4之前，方法還包括:在導電籽晶層上形成導體加厚層。
[0016]本發明的第八技術方案為，在第二方案中，步驟S4包括:先在導電籽晶層上形成導體加厚層，然后在位于表面貼合層的外表面上方的導體加厚層上進行圖形電鍍或全板電鍍，從而得到電路圖案。
[0017]本發明的第九技術方案為，在第七或第八方案中，通過電鍍、化學鍍、真空蒸發鍍、濺射中的一種或多種，采用Al、Mn、Fe、T1、Cr、Co、N1、Cu、Ag、Au、V、Zr、Mo、Nb以及它們之間的合金中的一種或多種來形成厚度為0.01-1000 μπι的導體加厚層。
[0018]本發明的第十技術方案為，在第二方案中，步驟S4包括:直接在形成于表面貼合層的外表面的導電籽晶層上進行圖形電鍍或全板電鍍，從而得到電路圖案。
[0019]本發明的第十一技術方案為，在第一或第二方案中，至少一個芯板開設有孔，在該孔的孔壁形成有導電層。
[0020]本發明的第十二技術方案為，在第一或第二方案中，至少一個中間貼合層開設有孔，在該孔的孔壁形成有導電層。
[0021]本發明的第十三技術方案為，在第一或第二方案中，中間貼合層和/或表面貼合層包括 PP、P1、ΡΤ0、PC、PSU、PES、PPS、PS、PE、PE1、PTFE、PEEK、PA、PET、PEN、LCP、PPA 中的一種或多種。
[0022]本發明的第十四技術方案為一種HDI電路板，其依次由金屬箔、中間貼合層、芯板、中間貼合層、芯板、……、中間貼合層、金屬箔組成，其中包括一個或多個芯板且芯板為單層電路板或多層電路板，HDI電路板開設有孔，在孔的孔壁形成有導電籽晶層，并且金屬箔的部分區域被去除以形成電路圖案層，其中導電籽晶層包括注入到孔的孔壁下方的離子注入層。
[0023]本發明的第十五技術方案為一種HDI電路板，其依次由表面貼合層、芯板、中間貼合層、芯板、……、表面貼合層組成，其中包括一個或多個芯板且芯板為單層電路板或多層電路板，HDI電路板開設有孔，在孔的孔壁和表面貼合層的部分外表面均形成有導電籽晶層，并且在表面貼合層的部分外表面上形成有電路圖案層，該電路圖案層包括在表面貼合層的部分外表面形成的導電籽晶層。
[0024]這樣的HDI電路板由于孔壁中離子注入層的存在而會在孔壁與導電籽晶層之間具有很高的結合力，因而孔壁的導電層不會在后續的各種加工或應用過程中容易地脫落或劃傷。因此，有利于提高孔的導電性，便于制得導通性良好的HDI電路板。
[0025]本發明的第十六技術方案為，在第十四或第十五方案中，孔包括貫穿HDI電路板的通孔、形成于HDI電路板的表面上的盲孔、或者形成于芯板或中間貼合層中的盲孔。
[0026]本發明的第十七技術方案為，在第十四或第十五方案中，離子注入層位于孔的孔壁下方和/或表面貼合層的部分外表面下方l_500nm的深度。
[0027]本發明的第十八技術方案為，在第十四或第十五方案中，導電籽晶層還包括附著于離子注入層上方的等離子體沉積層，該等離子體沉積層具有1-1OOOOnm的厚度。
[0028]本發明的第十九技術方案為，在第十四或第十五方案中，在導電籽晶層上方，形成有厚度為0.01-1000 μ m的導體加厚層，該導體加厚層由Al、Mn、Fe、T1、Cr、Co、N1、Cu、Ag、Au、V、Zr、Mo、Nb以及它們之間的合金中的一種或多種組成。
[0029]本發明的第二十技術方案為，在第十五方案中，電路圖案層還包括在位于表面貼合層的部分外表面的導電籽晶層上方形成的導體加厚層。
[0030]本發明的第二^^一技術方案為，在第十四或第十五方案中，中間貼合層和/或表面貼合層包括 PP、P1、PTO、PC、PSU、PES、PPS、PS、PE、PE1、PTFE、PEEK、PA、PET、PEN、LCP、PPA中的一種或多種。
【附圖說明】
[0031]在參照附圖閱讀以下的詳細描述后，本領域技術人員將更容易理解本發明的這些及其他的特征、方面和優點。為了清楚起見，附圖不一定按比例繪制，而是其中有些部分可能被夸大以示出細節。在所有附圖中，相同的參考標號表示相同或相似的部分，其中:
圖1是表示根據本發明的第一實施例的制造HDI電路板的方法的流程圖；
圖2是表示與圖1所示方法的各步驟相應的產品的剖面示意圖；
圖3是表示根據本發明的第二實施例的制造HDI電路板的方法的流程圖；
圖4是表示與圖3所示方法的各步驟相應的產品的剖面示意圖；
圖5是表示根據本發明的第三實施例的制造HDI電路板的方法的流程圖；以及圖6是表示與圖5所示方法的各步驟相應的產品的剖面示意圖。
[0032]參考標號:
10單層電路板 12多層電路板 14導電籽晶層 141離子注入層
142等離子體沉積層 16導體加厚層 18電路圖案層 181電路區域 182非電路區域
19通孔
20盲孔
22孔壁
24HDI電路板
26金屬箔
28中間貼合層
30表面貼合層
31表面貼合層的外表面
32光阻膜。
【具體實施方式】
[0033]以下，參照附圖，詳細地描述本發明的實施方式。本領域技術人員應當理解，這些描述僅僅列舉了本發明的示例性實施例，而決不意圖限制本發明的保護范圍。
[0034]圖1是表示根據本發明的第一實施例的制造HDI電路板的方法的流程圖，而圖2是表示與圖1所示方法的各步驟相應的產品的剖面示意圖。如圖1所示，該方法包括以下步驟:按照金屬箔、中間貼合層、芯板、中間貼合層、芯板、……、中間貼合層、金屬箔的順序進行配板并層壓(SI);在層壓后的多層板上鉆孔，其包括通孔和/或盲孔(S2);在孔的孔壁形成導電籽晶層(S3);去除金屬箔的一部分以形成電路圖案，從而制得多層電路板(S4);以及將步驟S4中制得的多層電路板作為芯板，重復步驟SI至S4 —次或多次，從而制得HDI電路板(S5)。圖2中的(a)、(b)、(c)、(d)和(e)分別對應于步驟S1、S2、S3、S4和S5。下面同時參考圖1和圖2，詳細地說明該方法的各個步驟。
[0035]作為制造HDI電路板的基礎，可以選用單層電路板或者多層電路板作為芯板，按照金屬箔、中間貼合層、芯板、中間貼合層、芯板、……、中間貼合層、金屬箔的順序進行配板并層壓(步驟SI)，其中可以使用一個或多個芯板。單層電路板或多層電路板可為本領域中常見的以覆銅板為基礎制得的電路板，也可以是相繼在絕緣基材上形成導電籽晶層和導體加厚層(可選)并進而形成表面電路圖案的電路板。所選用的單層電路板或多層電路板可以帶有或者不帶有金屬化的通孔和/或盲孔，而且還可以是單面或雙面的電路板。此外，在使用多個芯板的情況下，各個芯板可以是相同的，也可以是不同的。作為金屬箔的示例，通常使用銅箔或鋁箔等導電性良好的材料。另外，中間貼合層用于將芯板之間、以及芯板和金屬箔之間壓合在一起，通常可使用 PP、P1、PTO、PC、PSU、PES、PPS、PS、PE、PE1、PTFE、PEEK、PA、PET、PEN、LCP、PPA等、或者不含有玻纖布的純樹脂膠膜(例如環氧樹脂膠膜)。各芯板之間、以及芯板與金屬箔之間的各個貼合層可以由相同的材料制成，也可以由不同的材料制成。而且，中間貼合層可以帶有孔尤其是通孔，其中在孔的孔壁形成有導電層。該導電層可以是如本文中所述的包括離子注入層的導電籽晶層，可帶有或不帶有導電籽晶層上方的導體加厚層，也可以是通過常規的磁控濺射等方法形成的金屬層，還可以是導電膠層等，只要能夠導電即可。
[0036]在圖2(a)所不的不例中，米用了在兩個表面形成有電路圖案層18的單層電路板10作為芯板，按照從下到上依次為金屬箔26、中間貼合層28、芯板、中間貼合層28、金屬箔26的順序進行配板并層壓。其中，電路圖案層18僅在電路區域181中保留有導電的金屬箔26，而非電路區域182中的金屬箔已被去除。
[0037]接著，在層壓后的多層板上鉆孔(步驟S2)。盡管在圖2(b)中同時示出了通孔19和盲孔20，但是也可以僅僅鉆出兩者中的一種。通孔19穿透層壓后的多層板的整個厚度，而盲孔20僅僅貫穿了上表面的金屬箔26和緊鄰該金屬箔26的中間貼合層28。孔可以是圓形、矩形、三角形、菱形、梯臺形等各種各樣的形狀，圖2(b)中示出了圓形的通孔19和梯臺形的盲孔20。而且，鉆孔可以采用機械鉆孔、沖孔、激光打孔、等離子體刻蝕和反應離子刻蝕等來進行，其中激光打孔又可包括紅外激光打孔、YAG激光打孔和紫外激光打孔，可形成孔徑達到2-5 μπι的微孔。為了減小熱影響區域，防止孔的邊緣受熱損害，優選地采用紫外激光打孔。在形成孔后，需要采用超聲波清洗等技術來清潔孔洞，以清除其中存在的鉆肩等雜質。
[0038]然后，在孔的孔壁形成導電籽晶層(步驟S3)。由于金屬箔位于多層板的外表面，本實施例的方法并非必須要在金屬箔的表面上形成導電籽晶層，而是僅需要將導電籽晶層形成于孔壁即可。當然，在不對金屬箔采取保護措施而進行離子注入或等離子體沉積的情況下，導電籽晶層也同樣會形成于金屬箔的外表面上。重要的是，步驟S3包括通過離子注入將導電材料注入到孔的孔壁22下方，以形成離子注入層141，作為導電籽晶層14的至少一部分。應當注意，文中所述的“注入到孔壁下方”實際上是指注入到孔壁處的基材表面(即，孔的壁面)下方。例如，在圖2(c)中，離子注入層141注入到通孔19的孔壁22下方，實際上是指離子注入層141位于通孔19的孔壁22處的基材表面(即，孔的壁面)下方。
[0039]離子注入層的形成可通過以下方法來實現:使用導電材料作為靶材，在真空環境下的離子注入設備中，通過電弧作用使靶材中的導電材料電離而產生離子，然后在高電壓的電場下使該離子加速而獲得很高能量，例如為Ι-lOOOkeV。高能的導電材料離子以很高的速度撞擊到孔的孔壁，并且注入到孔壁下方一定的深度，例如l_500nm。在所注入的導電材料離子與孔壁下方的基材分子之間形成了穩定的化學鍵(例如離子鍵或共價鍵)，二者共同構成了摻雜結構，如同半導體中的摻雜結構那樣。該摻雜結構(即，離子注入層)的外表面與孔壁相齊平，而其內表面深入到孔壁的下方。作為具體示例，導電材料的離子可在離子注入期間獲得 50keV、100keV、200keV、300keV、400keV、500keV、600keV、700keV、800keV、900keV的能量，并且可被注入到孔壁下方10nm、20nm、50nm、100nm、200nm、300nm、400nm深度的范圍內。
[0040]可以使用各種金屬、合金、導電氧化物、導電碳化物、導電有機物等作為離子注入用的導電材料，但是并不限于此。優選地，使用與孔壁下方的材料分子之間結合力強的金屬或合金來進行離子注入，包括T1、Cr、N1、Cu、Ag、Au、V、Zr、Mo、Nb以及它們之間的合金中的一種或多種，該合金例如為NiCr、TiCr、VCr、CuCr、MoV、NiCrV、TiNiCrNb等。而且，離子注入層可以包括一層或多層。在離子注入之前，可以對開設有孔的多層板進行去污、表面清潔、封孔劑處理、真空環境下的霍爾源處理、表面沉積處理等前處理。
[0041]在離子注入期間，導電材料的離子以很高的速度強行地注入到孔壁下方，與孔壁下方的材料分子之間形成穩定的化學鍵而構成摻雜結構，相當于在孔壁下方形成了數量眾多的基粧。由于基粧的存在，后續制得的導電層與基粧相連，因此與孔壁之間的結合力較高，可達到0.5N/mm以上，例如在0.7-1.5N/mm之間，更特定地介于0.8-1.2N/mm之間。與之相比，在磁控濺射的情況下，濺射粒子的能量最高僅為幾個電子伏特，因而該粒子會沉積于孔壁上但不會進入其內部，所得的濺射沉積層與孔壁之間的結合力不高，最高僅為0.5N/mm左右，明顯低于本發明。而且，用于離子注入的導電材料離子的尺寸通常為納米級，在離子注入期間分布較均勻，而且到孔壁的入射角差別不大。因此，能夠確保導電籽晶層或后續形成于其上的導體加厚層具有良好的均勻度和致密性，不容易出現針孔現象。而且，在微孔金屬化時，容易在孔壁內部形成表面均勻致密的導電籽晶層，在后續電鍍等時不會出現孔壁導體層不均勻以及孔洞或裂縫等問題，能夠有效地提高金屬化孔的導電性。
[0042]除了離子注入以外，步驟S3還可以包括通過等離子體沉積將導電材料沉積到離子注入層上方，以形成等離子體沉積層，該等離子體沉積層與離子注入層一同組成導電籽晶層。如圖2(c)所示，通過步驟S3，在通孔19的孔壁22下方、以及盲孔20的孔壁22下方均形成離子注入層141，并且在該離子注入層141上方形成了等離子體沉積層142。當然，步驟S3也可以不包括等離子體沉積，此時，圖2(c)所示的等離子體沉積層142就不存在，而僅有離子注入層141。在圖2(c)所示的示例中，盲孔20已被等離子體沉積層142填實。當然，在等離子體沉積層142的厚度較薄時，該盲孔20可能不會被填實。
[0043]等離子體沉積可在離子注入設備中采用與上文所述的離子注入方法類似的方式來進行，只是施加較低的電壓而使導電材料離子具有較低的能量。即，使用導電材料作為靶材，在真空環境下，通過電弧作用使靶材中的導電材料電離而產生離子，然后在電場下使該離子加速而獲得一定的能量，例如Ι-lOOOeV。加速后的導電材料離子飛向孔壁且沉積到形成于孔壁下方的離子注入層上，構成厚度為1-1OOOOnm的等離子體沉積層。作為具體示例，導電材料離子可在等離子體沉積期間獲得50eV、100eV、200eV、300eV、400eV、500eV、600eV、700eV、800eV、900eV 的能量，并且形成厚度為 100nm、200nm、500nm、700nm、I μ m、2μηι、5μηι、7 μπι或ΙΟμπι的等離子體沉積層。
[0044]可以使用與離子注入相同或不同的導電材料作為等離子體沉積用的靶材。此外，可以根據多層板的組成成分、以及離子注入層的組成成分和厚度等來選擇導電材料。優選地，使用與離子注入層結合性良好的金屬或合金來進行等離子體沉積，例如可以使用T1、Cr、N1、Cu、Ag、Au、V、Zr、Mo、Nb以及它們之間的合金中的一種或多種，該合金例如為NiCr、TiCr、VCr、CuCr、MoV、NiCrV、TiNiCrNb等。而且，等離子體沉積層也可以包括一層或多層。
[0045]在等離子體沉積期間，導電材料離子以較高速度飛向孔壁且沉積到形成于孔壁下方的離子注入層上，與離子注入層中的導電材料之間形成較大的結合力，因而不容易從孔壁脫落。此外，用于等離子體沉積的導電材料離子的尺寸通常為納米級，在等離子體沉積時分布較為均勻，而且到孔壁的入射角差別不大，所以能夠確保所得的等離子體沉積層具有良好的均勻度和致密性，不容易出現針孔現象。此外，離子注入層的厚度通常較薄、導電性欠佳，而等離子體沉積層的形成能夠提高導電籽晶層的導電性，從而改善所得電路板的導通性能。
[0046]在孔壁形成導電籽晶層之后，便需要去除金屬箔的一部分以形成電路圖案，從而制得多層電路板(步驟S4)。由于金屬箔具有導電性，因而在此步驟中，僅僅需要通過常規的蝕刻等方式，去除掉非電路區域中的金屬箔，便能夠獲得帶有表面電路圖案的多層電路板。例如，在步驟S4中，可以在要形成電路區域的金屬箔的表面上方覆上一層保護層(例如錫)，之后進行蝕刻以除去位于非電路區域中的金屬箔，從而得到最終的電路圖案。如圖2(d)所示，非電路區域182中的金屬箔26被去除，僅僅電路區域181中的金屬箔26被保留，從而形成帶有電路圖案層18的多層電路板12。
[0047]最后，將步驟S4中制得的多層電路板作為芯板，重復步驟SI至S4 —次或多次，從而制得HDI電路板(步驟S5)。圖2(e)中示出了重復步驟SI至S4—次所得到的HDI電路板24。如圖2(e)所示，該HDI電路板24依次由金屬箔26、中間貼合層28、芯板(多層電路板12)、中間貼合層28、金屬箔26組成，在該HDI電路板24中開設有孔19、20，在孔的孔壁22上形成有導電籽晶層14，并且金屬箔26的部分區域被去除以形成電路圖案層18，其中導電籽晶層14包括注入到孔壁22下方的離子注入層141和附著于該離子注入層141上的等離子體沉積層142。其中，芯板(多層電路板12)又是由金屬箔26、中間貼合層28、單層電路板10、中間貼合層28、金屬箔26組成。當然，在步驟S3不包括等離子體沉積的情況下，導電籽晶層14便僅僅由離子注入層141組成。在圖2(e)所示的示例中，HDI電路板24包括貫穿該電路板的通孔19、以及形成于芯板12與外面的中間貼合層28之間的盲孔20。當然，還可以在該HDI電路板24的表面上形成盲孔。
[0048]備選地，在步驟S3之后、步驟S4之前，本實施例的方法還可以包括在導電籽晶層上形成導體加厚層，以改善其導電性。具體地，可以通過電鍍、化學鍍、真空蒸發鍍、濺射等方法中的一種或多種，采用Al、Mn、Fe、T1、Cr、Co、N1、Cu、Ag、Au、V、Zr、Mo、Nb以及它們之間的合金中的一種或多種，來形成厚度為0.01-1000 μ m(例如0.5 μ m、I μ m、5 μ m、10 μ m、50 μπκ 100 μπι等)的導體加厚層。容易理解，在多層板上鉆出有通孔或盲孔的情況下，該通孔或盲孔可能被導體加厚層填實，即，整個孔都被導電材料填充，在宏觀上不再呈現孔結構。電鍍法是最常見且最優選的，因為電鍍速度快、成本低、而且可電鍍的材料范圍非常廣泛，可用于Cu、N1、Sn、Ag以及它們的合金等各種導電材料。對于某些導電材料，特別是金屬和合金(例如Al、Cu、Ag及其合金)，濺射的速度可以達到100nm/min，因而可以使用濺射方式來在導電籽晶層上快速地鍍覆導體層。由于之前已通過離子注入和/或等離子體沉積在孔壁形成了均勻致密的導電籽晶層，所以很容易通過上述方法在導電籽晶層上形成均勻致密的導體加厚層。
[0049]依照上述方法，在HDI電路板中形成了孔，并且通過離子注入在該孔的孔壁下方形成了離子注入層。如以上所討論的，離子注入有助于在孔壁下方的基材分子與導電籽晶層之間形成較大的結合力，而且能使導電籽晶層具有良好的均勻度和致密性，不容易出現針孔現象。此外，在微孔金屬化時，不會出現孔壁導體層不均勻以及孔洞或裂縫等問題，因而能夠有效地提高金屬化孔的導電性。
[0050]圖3是表示根據本發明的第二實施例的制造HDI電路板的方法的流程圖，而圖4是表示與圖3所示方法的各步驟相應的產品的剖面示意圖。如圖3所示，該方法包括以下步驟:按照表面貼合層、芯板、中間貼合層、芯板、……、表面貼合層的順序進行配板并層壓(步驟SI);在層壓的多層板上鉆孔，其包括盲孔和/或通孔(S2);在表面貼合層的外表面和孔的孔壁形成導電籽晶層(S3);在導電籽晶層上形成導體加厚層(S41);在表面貼合層的外表面上方覆蓋光阻膜并進行曝光、顯影(S42);進行蝕刻、褪膜，以形成電路圖案(S43);以及將步驟S43中制得的多層電路板作為芯板，重復步驟SI至S43 —次或多次，從而制得HDI電路板(S5)。其中，步驟S41至S43均是在表面貼合層的外表面上形成電路圖案的步驟，對應于圖1所示方法中的步驟S4，在采用電鍍法來形成導體加厚層的情況下，這些步驟可統稱為“全板電鍍”。圖10中的(a)、(b)、(c)、(d)、(e)、(f)和(g)分別對應于上述步驟 S1、S2、S3、S41、S42、S43 和 S5。
[0051]在本實施例的方法中，步驟S1、S2和S3分別對應于圖1所示方法中的步驟S1、S2和S3，可采用上文針對圖1所描述的各種方法來進行。不同之處在于:在步驟SI中并未采用金屬箔；在步驟S3中，不僅僅在多層板上所鉆出孔的孔壁，而且還在表面貼合層的外表面形成導電籽晶層，該導電籽晶層至少包括注入到表面貼合層的外表面下方的離子注入層，在步驟S3包括等離子體沉積的情況下還包括附著于離子注入層上方的等離子體沉積層。此外，步驟S41也可以采用上文所述的方法來進行，即通過電鍍、化學鍍、真空蒸發鍍、派射等方法，采用Al、Mn、Fe、T1、Cr、Co、N1、Cu、Ag、Au、V、Zr、Mo、Nb以及它們之間的合金中的一種或多種，在導電籽晶層上形成厚度為0.01-1000 μπι的導體加厚層。通過步驟S1、S2、S3和S41，在表面貼合層的外表面和孔的孔壁形成了導電籽晶層，并且在該導電籽晶層上方形成了導體加厚層。在圖4(d)所示的示例中，導電籽晶層14包括形成于表面貼合層30的外表面31下方和孔的孔壁22下方的離子注入層141、以及附著于該離子注入層141上的等離子體沉積層142，而導體加厚層16進一步附著于等離子體沉積層142上方且填實了貫穿單層電路板10的通孔19。容易理解，在導體加厚層16的厚度較薄的情況下，通孔19可能不會被填實。
[0052]在形成導體加厚層之后，便在表面貼合層的外表面上方覆蓋光阻膜并進行曝光、顯影(步驟S42)。具體而言，如圖4(e)所示，在表面貼合層的外表面上涂覆或粘貼上一層光阻膜32，將覆有光阻膜32的多層板放到光刻機上進行曝光顯影，之后清洗表面并烘干，得到帶有電路正像(即與最終要在多層板表面上形成的電路圖案相同的圖像)的光阻層。此時，光阻膜32僅僅存在于多層板表面上的電路區域181中，而與其互補的非電路區域182中則不存在光阻膜32。
[0053]然后，可以采用常規的蝕刻方法來去除不被光阻膜覆蓋的導電籽晶層和導體加厚層，接著再褪去該光阻膜(步驟S43)，從而僅在多層板表面上的電路區域中保留導電籽晶層和導體加厚層，形成表面電路圖案。如圖4(f)所示，通過上述方法制得的多層電路板12在其表面上的電路區域182中形成有電路圖案層18，其由離子注入層141、等離子體沉積層142和導體加厚層16組成，而且在多層板中所鉆出孔的孔壁也包括離子注入層141、等離子體沉積層142和導體加厚層16。
[0054]最后，將步驟S43中制得的多層電路板作為芯板，重復步驟SI至S43 —次或多次，從而制得HDI電路板(步驟S5)。圖4(g)中示出了重復步驟SI至S43—次所得到的HDI電路板24。如圖4(g)所示，該HDI電路板24依次由表面貼合層30、芯板(多層電路板12)、表面貼合層30組成，其中開設有孔19、20，在孔的孔壁22上形成有導電籽晶層14，并且在表面貼合層30的部分外表面上形成具有導電籽晶層14的電路圖案層18，其中導電籽晶層14包括注入到孔壁22下方和表面貼合層30的部分外表面下方的離子注入層141和附著于該離子注入層141上方的等離子體沉積層142。其中，芯板(多層電路板12)又是由貼合層30、單層電路板10、貼合層30組成。當然，在步驟S3不包括等離子體沉積的情況下，導電籽晶層14便僅由離子注入層141組成。在圖4(g)所示的示例中，HDI電路板24包括貫穿該電路板的通孔19、以及形成于芯板12與表面貼合層30之間的盲孔20。當然，還可以在該HDI電路板24的表面上形成盲孔。在采用多個芯板進行的情況下，在芯板之間也存在中間貼合層。
[0055]圖5是表示根據本發明的第三實施例的制造HDI電路板的方法的流程圖，而圖6是表示與圖5所示方法的各步驟相應的產品的剖面示意圖。如圖5所示，該方法包括以下步驟:按照表面貼合層、芯板、中間貼合層、芯板、……、表面貼合層的順序進行配板并層壓(步驟SI);在層壓后的多層板上鉆孔，其包括盲孔和/或通孔(S2);在表面貼合層的外表面和孔的孔壁形成導電籽晶層(S3);在表面貼合層的外表面上方覆蓋光阻膜并進行曝光、顯影(S41);進行電鍍(S42);進行褪膜、蝕刻，以形成電路圖案(S43);以及將步驟S43中制得的多層電路板作為芯板，重復步驟SI至S43 —次或多次，從而制得HDI電路板(S5)。其中，步驟S41至S43均是在表面貼合層的外表面上形成電路圖案的步驟，可統稱為“圖形電鍍”。與圖3所示的方法相比，本實施例的方法的不同之處在于，采用了圖形電鍍而不是全板電鍍來形成電路圖案。圖6中的(a)、(b)、(c)、(d)、(e)、(f)和(g)分別對應于上述步驟 S1、S2、S3、S41、S42、S43 和 S5。
[0056]在本實施例的方法中，步驟S1、S2和S3分別對應于圖3所示方法中的步驟S1、S2和S3，可采用上文針對圖3所描述的各種方法來進行。在步驟S41中，如圖6(d)所示，在形成了導電籽晶層14的表面貼合層30的外表面上方涂覆或粘貼上一層光阻膜32，將覆有光阻膜32的多層板放到光刻機上進行曝光顯影，之后清洗表面并烘干，得到帶有電路負像(即與最終要在多層板表面上形成的電路圖案互補的圖像)的光阻層。此時，光阻膜32僅僅存在于多層板表面上的非電路區域182中，而與其互補的電路區域181中則不存在光阻膜32。
[0057]接著，進行電鍍(步驟S42)。由于光阻層是絕緣的，因而在電鍍過程中，導體加厚層不會形成于光阻層上方，而是僅僅形成于未由光阻層覆蓋的導電籽晶層上方。在此情況下，光阻層的下方存在著由離子注入層和等離子體沉積層組成的導電籽晶層，上方不存在導體加厚層。如圖6(e)所示，通過電鍍，僅在未由光阻膜32覆蓋的導電籽晶層14上形成了導體加厚層16，而且該導體加厚層16填實了所鉆出的通孔19。當然，容易理解，在通孔19的孔徑足夠大的情況下，該通孔19便不會被導體加厚層16填實。
[0058]然后，需要進行褪膜、蝕刻，以形成電路圖案(步驟S43)，從而制得多層電路板，如圖6(f)所示。圖6(f)所示的多層電路板12具有與圖4(f)所示的多層電路板12相同的構造。
[0059]褪膜即褪去帶有電路負像的光阻層，可通過如下步驟來進行:將形成有導電籽晶層、光阻層以及導體加厚層的多層板放置到適當的剝離液(例如，能使光阻層溶解的有機溶劑或堿液等)中，并輔以攪拌或震蕩，加速光阻層的溶解，之后進行清洗并烘干。此時，在多層板表面上的電路區域存在著導電籽晶層和導體加厚層，而在非電路區域中僅存在導電籽晶層。然后，可以對多層板的整個表面進行快速蝕刻，以去除非電路區域中的導電籽晶層，得到最終的電路圖案。此時，電路區域中的導體加厚層表面也會被蝕刻掉相當于導電籽晶層的厚度的一部分，但是并不影響其后續使用。備選地，也可以在光阻層完全溶解之后，在位于電路區域中的導體加厚層上方覆上一層保護層(例如錫)，之后進行蝕刻以除去位于非電路區域中的導電籽晶層，從而得到最終的電路圖案。此時，電路區域中的導體加厚層不會被蝕刻掉，從而得以維持導體加厚層的良好表面性質。另外，也可以在將多層板放入剝離液之前(即，在光阻層溶解之前)，在位于電路區域中的導體加厚層上方覆上一層保護層(例如錫)，接著相繼地進行光阻層的溶解和非電路區域中導電籽晶層的蝕刻去除，在多層板的表面上得到最終的電路圖案。當然，在采用了保護層的情況下，在獲得最終電路圖案之前還需要去除該保護層，例如需要采取褪去錫膜的步驟。
[0060]最后，將步驟S43中制得的多層電路板作為芯板，重復步驟SI至S43 —次或多次，從而制得HDI電路板(步驟S5)。圖6(g)中示出了重復步驟SI至S43—次所得到的HDI電路板24，該HDI電路板24具有與圖4(g)中所示的HDI電路板相同的構造。
[0061]應該注意，盡管在圖3所示的方法中采用了全板電鍍法來形成電路圖案(S卩，相繼地形成導體加厚層、覆蓋光阻膜并進行曝光顯影、進行蝕刻褪膜)，而在圖5所示的方法中采用了圖形電鍍法來形成電路圖案(即，相繼地覆蓋光阻膜并進行曝光顯影、進行電鍍、進行褪膜蝕刻)，但是容易理解，還可以先在導電籽晶層上形成導體加厚層，再在此基礎上進行全板電鍍，或者也可以直接在導電籽晶層上進行圖形電鍍(例如在導電籽晶層較厚的情況下)。
[0062]依照圖3和圖5所示的制造HDI電路板的方法，表面貼合層的外表面的金屬化與孔的金屬化能夠同時進行。因此，可以通過一次成型而直接制得帶有金屬化過孔和表面電路圖案的HDI電路板，無需像現有技術那樣需要事先覆上較厚金屬箔且之后對金屬箔進行蝕刻減薄才能鉆孔，并且需要通過化學沉銅或黑孔、黑影等工藝在孔壁形成導電層以得到金屬化過孔。與現有技術相比，本發明的方法的工藝流程顯著縮短，而且可以減少蝕刻液的使用，有利于環境的保護。另外，通過調整各個工藝參數，這樣的方法很容易制得厚度極薄(例如為12 μ m以下，如5 μ m、7 μ m、9 μ m等)的表面電路圖案層，所得的HDI電路板很容易制得較窄的線寬、線距，適合用于生產高集成度的小型電子設備。
[0063]同樣地，通過上述若干方法制得的HDI電路板由于孔壁中離子注入層的存在而會在孔壁與導電籽晶層之間具有很高的結合力(例如可達到0.5N/mm以上，如0.7-1.5N/mm之間，更具體地介于0.8-1.2N/mm之間)，因而孔壁的導電層不會在后續的各種加工或應用過程中容易地脫落或劃傷。因此，有利于提高孔的導電性，便于制得導通性良好的HDI電路板。
[0064]上文詳細描述了根據本發明的制造HDI電路板的若干方法、以及通過這些方法制得的HDI電路板的具體構造。下面，將舉例示出用于實施本發明的若干示例，以增進對于本發明的了解。
[0065](示例I)
本示例使用電路板領域中常見的雙面覆銅板(例如，以環氧玻纖布作為基材的剛性覆銅板)制作單層電路板，進而以此為基礎制得HDI電路板。
[0066]首先，使用環氧玻纖布中的FR-4作為基材，用浸漬過酒精的紗布輕擦FR-4基材的上下表面，以除去上面附著的臟污。接著，在FR-4基材的上下表面覆上銅箔，并在銅箔的外面疊放鋼板。然后，將覆好銅箔的FR-4基材與鋼板一起放入壓機中，進行壓制，以便將銅箔和基材層壓壓合在一起。之后，將壓合好的覆銅板取出，在覆銅板上覆蓋光阻膜，在光刻機中進行曝光、顯影，隨后通過蝕刻在銅箔上形成期望的電路圖案。這樣便制得了帶有電路圖案的單層電路板。
[0067]接著，使用環氧樹脂膠膜作為貼合層，按照從下到上依次為銅箔、環氧樹脂膠膜、單層電路板、環氧樹脂膠膜、單層電路板、環氧樹脂膠膜、銅箔的順序進行配板，并放入壓機中層壓，以形成多層板。根據需要，也可以采用更多或更少層數的單層電路板。
[0068]然后，使用機械鉆頭在層壓后的多層板上鉆出若干個孔徑為大約100 μ m的通孔，并且在表層的銅箔和環氧樹脂膠膜上鉆出若干個孔徑為大約ΙΟΟμπι的盲孔。在鉆孔后，進一步利用超聲波清洗技術徹底清潔多層板的表面和孔的壁面，并進行烘干處理，以除去殘留于其中的鉆肩和其它臟污。
[0069]之后，對所形成的通孔和盲孔進行孔金屬化。具體而言，通過放料機構將烘干且清潔后的多層板放入到離子注入設備中，將離子注入腔室抽真空至2X10 3Pa0以Ni作為靶材，選擇適當的注入電壓、注入電流，使得Ni離子的注入能量為30keV，并將Ni離子注入到多層板的上下表面和孔壁內，形成離子注入層。之后，選用Cu作為靶材，在多層板的上下表面和孔壁進行等離子體沉積，形成等離子體沉積層。調整等離子體沉積的電壓以使沉積的Cu離子能量為lOOOeV，使得形成有導電籽晶層的FR-4基材的測量方阻小于50Ω/ 口。然后，在電鍍銅生產線上將導電籽晶層上的銅膜加厚至5 μπι。電鍍液的組成為硫酸銅10g/L、硫酸50g/L、氯離子濃度30mg/L及少量的添加劑；電鍍的電流密度設置為lA/dm2;溫度設置為10 °C。
[0070]然后，在已形成有金屬化孔的多層板的表層銅箔上，通過圖形電鍍方法獲得期望的電路圖案。即，在表層銅箔的表面上覆蓋光阻膜(例如YQ-30SD膜或AQ-2058膜負片)，并進行曝光顯影，之后清洗掉非電路區域中的材料。此時，光阻層僅僅存在于銅箔表面上的電路區域中，而非電路區域中的銅箔則暴露在外。接著，采用酸性蝕刻液(HC1+CuC12)進行蝕刻，以去除非電路區域中的銅箔。然后，采用NaOH溶液進行褪膜，將仍然覆蓋在銅箔上的光阻膜褪掉，以便露出下方的銅箔，最終得到帶有期望的表面電路圖案的多層電路板。
[0071]接著，以制得的多層電路板作為芯板，按照從下到上依次為銅箔、環氧樹脂膠膜、芯板、環氧樹脂膠膜、銅箔的順序進行配板，并放入壓機中層壓，以形成多層板。然后依次進行如上所述的鉆孔、孔金屬化和形成表面電路圖案的步驟，最終獲得如圖2中所示的層數增加了兩層的HDI電路板。
[0072]可選地，還可以對HDI電路板進行退火處理，以消除存在于其中的應力并防止銅箔破裂，具體過程可為:將HDI電路板放入100-120°C的烘箱中烘烤12小時。接著，還可以將退火處理后的HDI電路板置于鈍化液中浸泡大約I分鐘后取出吹干，以防止銅在空氣中氧化變色，其中鈍化液是濃度為2g/L的苯并三氮唑及其衍生物的水溶液。
[0073](示例2)
本示例使用以有機高分子薄膜(例如，PI膜)作為基材的雙面撓性覆銅板制作單層電路板，進而以此為基礎制得HDI電路板。
[0074]首先要制備單層電路板。具體而言，以PI膜作為基材，用浸漬過酒精的紗布輕擦PI膜的兩個表面，以除去上面附著的臟污。接著，采用紫外激光打孔技術在該PI膜上鉆出一系列孔徑為10 μπι的通孔，并使用超聲波技術徹底清洗PI膜的表面和孔壁，以除去其中殘留的鉆肩和其它臟污。接著，將鉆孔后的PI膜放入到離子注入設備中。在該離子注入設備中，將離子注入腔室抽真空至I X 14Pa,以Ni作為靶材，選擇適當的注入電壓、注入電流，使得注入Ni離子的能量為40keV，將Ni離子注入到PI膜基材的上下兩個表面及孔壁下方。之后選用Cu作為靶材，對PI膜基材的上下表面及孔壁進行等離子體沉積。調整等離子體沉積的電壓以使沉積的Cu離子能量為lOOOeV，使得形成了導電籽晶層的PI膜基材的測量方阻小于40 Ω / 口。
[0075]然后，在電鍍銅生產線上將PI膜基材表面上的銅膜加厚至5 μπι。在此電鍍過程中，電鍍液的組成為硫酸銅160g/L、硫酸70g/L、氯離子濃度60mg/L以及少量的添加劑；電鍍的電流密度設置為2.5A/dm2;溫度設置為25°C。接著，在PI膜基材的加厚銅層表面上涂覆一層光阻膜，并將該基材放在光刻機上進行曝光顯影，之后清洗掉基材表面上非電路區域中的材料，得到覆有光阻膜的電路正像。此時，光阻層僅僅存在于導電籽晶層表面上的電路區域中。
[0076]之后，進行蝕刻以將非電路區域的導電籽晶層蝕刻掉，電路區域由于光阻膜的保護作用而未被蝕刻。再使用褪膜液除去光阻膜，之后將褪膜后的基材放入烘箱中烘干，這樣便可在基材的表面上得到期望的電路圖案。由此，獲得了帶有電路圖案和金屬化孔的單層電路板。
[0077]然后，使用PP膜作為貼合層，按照從下到上依次為PP膜、單層電路板、PP膜、單層電路板、PP膜的順序進行配板，并放入壓機中層壓，以形成多層板。接著，采用激光打孔技術，在層壓后的多層板上鉆出若干個孔徑為大約10 μπι的通孔，并且在表層的PP膜上鉆出若干個孔徑為大約ΙΟμπι的盲孔。在鉆孔后，可以利用超聲波清洗技術徹底清潔多層板的表面和孔的孔壁，并進行干燥處理，以除去殘留于其中的鉆肩和其它臟污等。
[0078]接著，將鉆孔后的多層板相繼地放入到離子注入設備和等離子體沉積設備中，如上所述地在表層PP膜的外表面和孔的孔壁形成一層導電籽晶層。為了形成電路，在形成有加厚銅膜的表層PP膜的上下兩個表面上覆蓋光阻層(例如YQ-40PN膜或ASG-302膜正片)，并將基材放入光刻機中進行曝光顯影，之后清洗掉電路區域中不需要的光阻膜材料，僅僅露出電路區域中的導電籽晶層。然后，通過電鍍將PP膜表面和孔壁的電路區域中的導電籽晶層的銅膜加厚到5 μπι。在電鍍完畢后，在銅膜上電鍍一層厚度為8 μπι的錫，以在后續蝕刻過程中保護鍍銅層。接下來，使用NaOH(或KaOH)溶液進行褪膜，以便露出電路區域以外的導電籽晶層。然后，使用堿性蝕刻液NH4CVMVH2O蝕刻掉電路區域以外的導電籽晶層，并且使用HNO3S H2O2溶液等在專用設備中去除鍍銅層表面上的錫，這樣便得到了帶有表面電路圖案的多層電路板。
[0079]接著，以制得的多層電路板作為芯板，按照從下到上依次為PP膜、芯板、PP膜的順序進行配板，并放入壓機中層壓，以形成多層板。然后依次進行如上所述的鉆孔、PP膜表面金屬化和孔金屬化、以及形成表面電路圖案的步驟，最終獲得如圖4或圖6中所示的HDI電路板。在此，采用全板電鍍在已形成有導電籽晶層的表層PP膜的外表面上形成電路圖案。即，首先通過電鍍將PP膜表面上的銅層加厚到5μπι，此時孔壁同時完成孔金屬化。然后在電鍍有加厚銅層的PP膜的外表面覆上光阻膜(例如YQ-30SD膜或AQ-2058負片)，并進行曝光顯影，之后清洗掉非電路區域中的材料。此時，光阻層僅存在于PP膜表面上的電路區域中，而非電路區域中的導電籽晶層和金屬加厚層則暴露在外。接著，采用酸性蝕刻液(HC1+CuC12)進行蝕刻，以去除非電路區域中的導電籽晶層和金屬加厚層。然后，采用NaOH溶液進行褪膜，將仍然覆蓋在加厚銅層上的光阻膜褪掉，以露出下方的加厚銅層，從而獲得期望的表面電路圖案。
[0080]在一塊HDI電路板的制造過程中可包括多次層壓過程。層壓、鉆孔、孔金屬化與形成表面電路圖案的過程每進行一次，所制得的HDI電路板就會增加兩層。因此，一塊兩層電路板在經過N次層壓后，最終可制得2N+2層的HDI電路板。
[0081]盡管在本示例中，分別在形成單層電路板、芯板(多層電路板)和HDI電路板的過程中使用了不同的方法來形成電路圖案，但是本發明并不受限于此。本領域技術人員容易理解，可以在上述三個過程中采用相同的方法來形成電路圖案，而且上文描述的幾種方法可以互換著使用。此外，其它形成電路圖案的方法也可以應用于本發明中。
[0082]上文描述的內容僅僅提及了本發明的較佳實施例。然而，本發明并不受限于文中所述的特定實施例。本領域技術人員將容易想到，在不脫離本發明的要旨的范圍內，可以對這些實施例進行各種顯而易見的修改、調整及替換，以使其適合于特定的情形。實際上，本發明的保護范圍是由權利要求限定的，并且可包括本領域技術人員可預想到的其它示例。如果這樣的其它示例具有與權利要求的字面語言無差異的結構要素，或者如果它們包括與權利要求的字面語言有非顯著性差異的等同結構要素，那么它們將會落在權利要求的保護范圍內。
【主權項】
1.一種制造HDI電路板的方法，包括: 51:使用單層電路板或多層電路板作為芯板，按照金屬箔、中間貼合層、芯板、中間貼合層、芯板、……、中間貼合層、金屬箔的順序進行配板并層壓，其中使用一個或多個芯板； 52:在層壓后的多層板上鉆孔，其包括通孔和/或盲孔； 53:在所述孔的孔壁形成導電籽晶層； 54:去除所述金屬箔的一部分以形成電路圖案，從而制得多層電路板；以及 55:將步驟S4中制得的多層電路板作為芯板，重復步驟SI至S4 —次或多次，從而制得HDI電路板， 其中，步驟S3包括通過離子注入將導電材料注入到孔壁下方，以形成離子注入層作為所述導電籽晶層的至少一部分。2.一種制造HDI電路板的方法，包括: 51:使用單層電路板或多層電路板作為芯板，按照表面貼合層、芯板、中間貼合層、芯板、……、表面貼合層的順序進行配板并層壓，其中使用一個或多個芯板； 52:在層壓后的多層板上鉆孔，其包括通孔和/或盲孔； 53:在所述表面貼合層的外表面和所述孔的孔壁形成導電籽晶層； 54:在所述表面貼合層的外表面上形成電路圖案，從而制得多層電路板；以及 55:將步驟S4中制得的多層電路板作為芯板，重復步驟SI至S4 —次或多次，從而制得HDI電路板， 其中，步驟S3包括通過離子注入將導電材料注入到所述表面貼合層的外表面下方和所述孔的孔壁下方，以形成離子注入層作為所述導電籽晶層的至少一部分。3.根據權利要求1或2所述的方法，其特征在于，在所述離子注入期間，所述導電材料的離子獲得1-1OOOkeV的能量，被注入到所述孔的孔壁下方和/或所述表面貼合層的外表面下方l-500nm的深度，并與所述孔的孔壁下方和/或所述表面貼合層的外表面下方的基材形成穩定的摻雜結構。4.根據權利要求1或2所述的方法，其特征在于，步驟S3還包括通過等離子體沉積將導電材料沉積到所述離子注入層上方，以形成等離子體沉積層，所述等離子體沉積層與所述離子注入層組成所述導電籽晶層。5.根據權利要求4所述的方法，其特征在于，在所述等離子體沉積期間，所述導電材料的離子獲得1-1OOOeV的能量，形成厚度為1-1OOOOnm的等離子體沉積層。6.根據權利要求1或2所述的方法，其特征在于，構成所述導電籽晶層的導電材料包括T1、Cr、N1、Cu、Ag、Au、V、Zr、Mo、Nb以及它們之間的合金中的一種或多種。7.根據權利要求1所述的方法，其特征在于，在步驟S3之后、步驟S4之前，所述方法還包括:在所述導電籽晶層上形成導體加厚層。8.根據權利要求2所述的方法，其特征在于，步驟S4包括:先在所述導電籽晶層上形成導體加厚層，然后在位于所述表面貼合層的外表面上方的所述導體加厚層上進行圖形電鍍或全板電鍍，從而得到所述電路圖案。9.根據權利要求7或8所述的方法，其特征在于，通過電鍍、化學鍍、真空蒸發鍍、濺射中的一種或多種，采用Al、Mn、Fe、T1、Cr、Co、N1、Cu、Ag、Au、V、Zr、Mo、Nb以及它們之間的合金中的一種或多種來形成厚度為0.01-1000 μπι的所述導體加厚層。10.根據權利要求2所述的方法，其特征在于，步驟S4包括:直接在形成于所述表面貼合層的外表面的所述導電籽晶層上進行圖形電鍍或全板電鍍，從而得到所述電路圖案。11.根據權利要求1或2所述的方法，其特征在于，至少一個所述芯板開設有孔，在該孔的孔壁形成有導電層。12.根據權利要求1或2所述的方法，其特征在于，至少一個所述中間貼合層開設有孔，在該孔的孔壁形成有導電層。13.根據權利要求1或2所述的方法，其特征在于，所述中間貼合層和/或所述表面貼合層包括 PP、P1、PTO、PC、PSU、PES、PPS、PS、PE、PE1、PTFE、PEEK、PA、PET、PEN、LCP、PPA 中的一種或多種。14.一種HDI電路板，依次由金屬箔、中間貼合層、芯板、中間貼合層、芯板、......、中間貼合層、金屬箔組成，其中包括一個或多個芯板且所述芯板為單層電路板或多層電路板，所述HDI電路板開設有孔，在所述孔的孔壁形成有導電籽晶層，并且所述金屬箔的部分區域被去除以形成電路圖案層，其中所述導電籽晶層包括注入到所述孔的孔壁下方的離子注入層。15.—種HDI電路板，依次由表面貼合層、芯板、中間貼合層、芯板、......、表面貼合層組成，其中包括一個或多個芯板且所述芯板為單層電路板或多層電路板，所述HDI電路板開設有孔，在所述孔的孔壁和所述表面貼合層的部分外表面均形成有導電籽晶層，并且在所述表面貼合層的部分外表面上形成有電路圖案層，該電路圖案層包括在所述表面貼合層的部分外表面形成的導電籽晶層。16.根據權利要求14或15所述的HDI電路板，其特征在于，所述孔包括貫穿所述HDI電路板的通孔、形成于所述HDI電路板的表面上的盲孔、或者形成于所述芯板或中間貼合層中的盲孔。17.根據權利要求14或15所述的HDI電路板，其特征在于，所述離子注入層位于所述孔的孔壁下方和/或所述表面貼合層的部分外表面下方l_500nm的深度。18.根據權利要求14或15所述的HDI電路板，其特征在于，所述導電籽晶層還包括附著于所述離子注入層上方的等離子體沉積層，該等離子體沉積層具有1-1OOOOnm的厚度。19.根據權利要求14或15所述的HDI電路板，其特征在于，在所述導電籽晶層上方，形成有厚度為0.01-1000 μ m的導體加厚層，該導體加厚層由Al、Mn、Fe、T1、Cr、Co、N1、Cu、Ag、Au、V、Zr、Mo、Nb以及它們之間的合金中的一種或多種組成。20.根據權利要求15所述的HDI電路板，其特征在于，所述電路圖案層還包括在位于所述表面貼合層的部分外表面的導電籽晶層上方形成的導體加厚層。21.根據權利要求14或15所述的HDI電路板，其特征在于，所述中間貼合層和/或所述表面貼合層包括 PP、P1、PTO、PC、PSU、PES、PPS、PS、PE、PE1、PTFE、PEEK、PA、PET、PEN、LCP、PPA中的一種或多種。
【文檔編號】H05K3/46GK105873381SQ201510748010
【公開日】2016年8月17日
【申請日】2015年11月6日
【發明人】楊志剛, 吳香蘭, 白四平, 王志建, 張金強, 程文則
【申請人】珠海市創元開耀電子材料有限公司