一種低功耗cmos可變增益放大器的制造方法
【專利摘要】本發明公開一種低功耗CMOS可變增益放大器，包括至少一個吉爾伯特電路、固定增益放大器、偏置電路和偽指函數發生電路。吉爾伯特電路的輸入端接入輸入電壓信號。吉爾伯特電路的輸出端接固定增益放大器的輸入端，固定增益放大器的輸出端送出輸出電壓信號。偏置電路的輸出端連接吉爾伯特電路、固定增益放大器和偽指函數發生電路。偽指函數發生電路的輸入端接入增益控制電壓信號，偽指函數發生電路的輸出端產生一個隨增益控制電壓呈指數規律變化的指數變化電壓信號，該指數變化電壓信號接入吉爾伯特電路的控制端，去控制吉爾伯特電路的增益。本發明能在保持可變增益放大器的增益dB線性范圍盡可能大的同時降低可變增益放大器的整體功耗。
【專利說明】
-種低功耗CMOS可變増益放大器
技術領域
[0001] 本發明設及模擬集成電路技術領域，具體設及一種低功耗CMOS可變增益放大器。
【背景技術】
[0002] 接收機模擬前端的可變增益放大器用于調整信號大小，改變信號動態范圍。在一 條接收鏈路上通常存在幾個可變增益放大器，它們共同作用，使得接收機前端能輸出的信 噪比滿足要求，并且具有較大功率的信號。
[0003] 隨著無線通信系統的發展，接收機的指標在不斷變化，對中頻可變增益放大器的 性能要求不斷提高。首先，通信系統使用寬帶調制，要求放大器具有足夠高的帶寬，通常在1 ~lOMHz左右。其次，通信系統使用復雜的編碼，要求輸出信號具有較高的信噪比，意味著放 大器應具有很好的線性度。最后，無線接收機應該盡量降低功耗，那么放大器在實現大信號 輸出的前提下必須減小偏置電流。W上運些條件對中頻可變增益放大器的設計提出了苛刻 的要求。
【發明內容】
[0004] 本發明提供一種低功耗CMOS可變增益放大器，其能在保持可變增益放大器的增益 地線性范圍盡可能大的同時降低可變增益放大器的整體功耗。
[0005] 為解決上述問題，本發明是通過W下技術方案實現的：
[0006] -種低功耗CMOS可變增益放大器，包括至少一個吉爾伯特電路、固定增益放大器、 偏置電路和偽指函數發生電路。吉爾伯特電路的輸入端接入輸入電壓信號。吉爾伯特電路 的輸出端接固定增益放大器的輸入端，固定增益放大器的輸出端送出輸出電壓信號。偏置 電路的輸出端連接吉爾伯特電路、固定增益放大器和偽指函數發生電路。偽指函數發生電 路的輸入端接入增益控制電壓信號，偽指函數發生電路的輸出端產生一個隨增益控制電壓 呈指數規律變化的指數變化電壓信號，該指數變化電壓信號接入吉爾伯特電路的控制端， 去控制吉爾伯特電路的增益。
[0007] 上述方案中，偽指函數發生電路由7個晶體管和2個電流源組成。晶體管Ml和晶體 管M2的柵極相連后形成該偽指函數發生電路的輸入端，接入增益控制電壓信號Vc。電流源 Icpl和電流源Icp2由電流鏡結構實現，并且輸入端連接偏置電路的偏置電流輸出端。電流源 Icpl的正極連接晶體管Ml的源極，負極連接晶體管Ml的漏極。電流源Iep2的正極連接晶體管 M2的漏極，負極連接晶體管M2的源極。晶體管M5的柵極、晶體管M6的柵極、晶體管M5的漏極 和晶體管M2的漏極相連接。晶體管M3的柵極、晶體管M4的柵極、晶體管M4的漏極、晶體管M6 的漏極、晶體管M7的漏極和晶體管M7的柵極相連接。晶體管Ml、晶體管M5、晶體管M6和晶體 管M7的源極同時連接正電源電壓信號Vdd。晶體管M2、晶體管M3和晶體管M4的源極同時連接 負電源電壓信號Vss。晶體管Ml的漏極和晶體管M3的漏極相連后形成該偽指函數發生電路的 輸出端，送出指數變化電壓信號VDS3。
[0008] 上述偽指函數發生電路中的電流源Icpl和電流源Icp2的電流大小相同。
[0009] 上述晶體管M2、晶體管M3和晶體管M4均是醒OS晶體管，晶體管Ml、晶體管M5、晶體 管M6和晶體管M7均是PM0S晶體管。
[0010] 上述晶體管M3工作于線性區，晶體管Ml、晶體管M2、晶體管M4晶體管M5、晶體管M6 和晶體管M7均工作于飽和區。
[0011] 上述晶體管M3和晶體管M4的寬長比相同。晶體管M5和晶體管M6的寬長比相同。
[0012] 上述晶體管Ml的特征參數和晶體管M2的特征參數相同（即空穴或電子的遷移率、 單位面積的柵氧化層電容和晶體管的寬長比Ξ者的乘積）。
[0013] 上述方案中，吉爾伯特電路為2個，且運2個吉爾伯特電路級聯。即第一級吉爾伯特 電路的輸入端接入輸入電壓信號，第一級吉爾伯特電路的輸出端連接第二級吉爾伯特電路 的輸入端，第二級吉爾伯特電路的輸出端連接固定增益放大器的輸入端。
[0014] 每個吉爾伯特電路均由6個晶體管、1個電流源和7個電阻組成。晶體管M8的柵極和 晶體管Mil的柵極連接后形成該吉爾伯特電路的輸入端負極，接入輸入電壓信號的負極 Vinn。晶體管M9的柵極和晶體管M10的柵極連接后形成該吉爾伯特電路的輸入端正極，接入 輸入電壓信號的正極Vinp。晶體管M8的源極、晶體管M9的源極和晶體管M12的漏極相連。晶體 管M12的柵極連接電阻R1、電阻R2和電阻R3的其中一端，電阻R1的另一端連接偏置電路的偏 置電壓VI輸出端的負極和負電源電壓信號Vss，電阻R2的另一端連接偏置電路的偏置電壓VI 輸出端的正極，電阻R3的另一端形成該吉爾伯特電路的控制端，接入指數變化電壓信號 Vds3。晶體管Ml 0的源極、晶體管Ml 1的源極和晶體管Ml 3的漏極相連。晶體管Ml 3的柵極連接 電阻R4和電阻R5的其中一端，電阻R4的另一端連接偏置電路的偏置電壓V2輸出端的負極和 負電源電壓信號Vss，電阻R5的另一端連接偏置電路的偏置電壓V2輸出端的正極。電流源Iss 的輸入端連接偏置電路的偏置電流輸出端。晶體管M12的源極和晶體管M13的源極同時連接 電流源Iss的正極，電流源Iss的負極連接負電源電壓信號Vss。電阻Rdi和電阻Rd2的一端連接 正電源電壓信號Vdd。電阻Rdi的另一端連接晶體管M8的漏極和晶體管M10的漏極后，形成該 吉爾伯特電路的輸出端負極。電阻Rd2的另一端連接晶體管M9的漏極和晶體管Mil的漏極后， 形成該吉爾伯特電路的輸出端正極。
[0015] 上述偏置電路的偏置電壓V2輸出端輸出的偏置電壓可W和偏置電路的偏置電壓 VI輸出端輸出的偏置電壓相同或不相同。
[0016] 與現有技術相比，本發明采用了獨特的偽指函數發生電路去控制吉爾伯特電路， 使其在保持足夠大的增益地動態范圍W及帶寬的同時大大地降低總功耗，從而滿足后續系 統正常工作的需要。
【附圖說明】
[0017] 圖1為一種低功耗CMOS可變增益放大器的原理框圖。
[001引圖2為圖1中偽指函數發生電路的原理圖。
[0019] 圖3為圖1中吉爾伯特電路的原理圖。
【具體實施方式】
[0020] 下面通過實施例，結合附圖，對本發明的技術方案作進一步的具體說明。
[0021] -種低功耗CMOS可變增益放大器，如圖1所示，包括至少一個吉爾伯特電路、固定 增益放大器、偏置電路和偽指函數發生電路。吉爾伯特電路為整體可變增益放大器的最終 輸入。吉爾伯特電路的輸入端接入輸入電壓信號即輸入電壓信號的正極Vinp和負極Vinn。吉 爾伯特電路的輸出端接固定增益放大器的輸入端，固定增益放大器的輸出端送出輸出電壓 信號即輸出電壓信號的正極Voutp和負極Voutn，固定增益放大器為整體可變增益放大器的最 終輸出。偏置電路的輸出端連接吉爾伯特電路、固定增益放大器和偽指函數發生電路，為吉 爾伯特電路、固定增益放大器和偽指函數發生電路提供偏置電壓和電流。偽指函數發生電 路的輸入端接入增益控制電壓信號V。，偽指函數發生電路的輸出端產生一個隨增益控制電 壓呈指數規律變化的指數變化電壓信號，該指數變化電壓信號接入吉爾伯特電路的控制 端，去控制吉爾伯特電路的增益，從而實現增益隨控制電壓地線性變化。
[0022] 參見圖2,偽指函數發生電路由7個晶體管M1-M7和2個電流源Icpi-Icp2組成。晶體管 Ml和晶體管M2的柵極相連后形成該偽指函數發生電路的輸入端。電流源Icpi和電流源Icp2由 電流鏡結構實現，并且輸入端(柵極)連接偏置電路的偏置電流輸出端。電流源Icpl的正極連 接晶體管Ml的源極，負極連接晶體管Ml的漏極。電流源Iep2的正極連接晶體管M2的漏極，負 極連接晶體管M2的源極。晶體管M5的柵極、晶體管M6的柵極、晶體管M5的漏極和晶體管M2的 漏極相連接。晶體管M3的柵極、晶體管M4的柵極、晶體管M4的漏極、晶體管M6的漏極、晶體管 M7的漏極和晶體管M7的柵極相連接。晶體管Ml、晶體管M5、晶體管M6和晶體管M7的源極同時 連接正電源電壓信號Vdd。晶體管M2、晶體管M3和晶體管M4的源極同時連接負電源電壓信號 Vss。晶體管Ml的漏極和晶體管M3的漏極相連后形成該偽指函數發生電路的輸出端。
[0023] 偽指函數發生電路中的電流源Icpl和電流源Icp2的電流大小應相同。晶體管M2、晶 體管M3和晶體管M4的類型相同，都是NM0S晶體管，并且晶體管M2和晶體管M4工作于飽和區， 晶體管M3工作于線性區。晶體管Ml、晶體管M5、晶體管M6和晶體管M7的類型相同，都是PM0S 晶體管，并且都工作于飽和區。晶體管M3和晶體管M4的尺寸大小相同即器件的寬長比相同。 晶體管M5和晶體管M6的尺寸大小相同即器件的寬長比相同。晶體管m和晶體管M2的特征參 數K(即空穴或電子的遷移率、單位面積的柵氧化層電容和晶體管的寬長比Ξ者的乘積)應 相同。增益控制電壓Vc接在晶體管Ml和晶體管M2的柵極和地之間，經過偽指函數發生電路 后輸出的指數電壓就是來自于工作在線性區的晶體管M3的漏源電壓。所有的NM0S晶體管襯 底都接地，所有的PM0S晶體管襯底都接電源。
[0024] 在本發明中，吉爾伯特電路的個數可W根據設計需求進行選定，可W為1個、2個或 多個。當吉爾伯特電路為2個W上時，運些吉爾伯特電路采用級聯方式進行連接。在本發明 優選實施例中，吉爾伯特電路為2個，且運2個吉爾伯特電路級聯。即第一級吉爾伯特電路的 輸入端接入輸入電壓信號，第一級吉爾伯特電路的輸出端連接第二級吉爾伯特電路的輸入 端，第二級吉爾伯特電路的輸出端連接固定增益放大器的輸入端。
[0025] 參見圖3,每個吉爾伯特電路均由6個晶體管、1個電流源和7個電阻組成。晶體管M8 的柵極和晶體管Mil的柵極連接后形成該吉爾伯特電路的輸入端負極，接入輸入電壓信號 的負極Vinn。晶體管M9的柵極和晶體管M10的柵極連接后形成該吉爾伯特電路的輸入端正 極，接入輸入電壓信號的正極Vinp。晶體管M8的源極、晶體管M9的源極和晶體管M12的漏極相 連。晶體管M12的柵極連接電阻R1、電阻R2和電阻R3的其中一端，電阻R1的另一端連接偏置 電路的偏置電壓VI輸出端的負極和負電源電壓信號Vss，電阻R2的另一端連接偏置電路的偏 置電壓VI輸出端的正極，電阻R3的另一端形成該吉爾伯特電路的控制端，接入指數變化電 壓信號Vds3。晶體管MIO的源極、晶體管Mil的源極和晶體管M13的漏極相連。晶體管M13的柵 極連接電阻R4和電阻R5的其中一端，電阻R4的另一端連接偏置電路的偏置電壓V2輸出端的 負極和負電源電壓信號Vss，電阻R5的另一端連接偏置電路的偏置電壓V2輸出端的正極。電 流源Iss的輸入端連接偏置電路的偏置電流輸出端。晶體管M12的源極和晶體管M13的源極同 時連接電流源ISS的正極，電流源ISS的負極連接負電源電壓信號Vss。電阻化1和電阻Rd2的一 端連接正電源電壓信號Vdd。電阻Rdi的另一端連接晶體管M8的漏極和晶體管M10的漏極后， 形成該吉爾伯特電路的輸出端負極。電阻化2的另一端連接晶體管M9的漏極和晶體管Mil的 漏極后，形成該吉爾伯特電路的輸出端正極。
[0026] 晶體管M8-M13的類型相同，都是NM0S晶體管。晶體管M8-M13的均工作在飽和區。晶 體管M8、晶體管M9、晶體管M10和晶體管Mil的尺寸大小相同即器件的寬長比相同。晶體管 M12和晶體管M13的尺寸大小相同即器件的寬長比相同。電阻化1和電阻化2的阻值大小相等。 偏置電路輸出的偏置電流相同。偏置電路輸出的偏置電壓VI和偏置電壓V2相同或不相同。 所有的NM0S晶體管襯底都接地，所有的PM0S晶體管襯底都接電源。
[0027] 偽指函數發生電路的工作原理為:采用二階偽指函數近似實現輸入電壓信號與輸 出電壓信號的指數關系，其近似表達式為：
[002引
[0029] 在圖2的偽指函數發生電路中，由于晶體管Ml工作在飽和區，所W其漏源電流與電 流源Icpl的電流之和可W表示為：
[0030]
[0031] 其中，Icpi為電流源Icpi的電流大小，Kpi為晶體管Ml的空穴遷移率、單位面積的柵氧 化層電容和晶體管的寬長比Ξ者乘積的二分之一，Vdd為電源電壓，Vthp為PM0S管的闊值電 壓。
[0032] 同理在圖2的偽指函數發生電路中由于晶體管M2工作在飽和區，所W其漏源電流 與電流源Icp2的電流之和可W表示為：
[0033]
[0034] 其中，Icp2為電流源Icp2的電流大小，Κη2為晶體管M2的電子遷移率、單位面積的柵氧 化層電容和晶體管的寬長比Ξ者乘積的二分之一，Vss為電路的最低點位，Vthn為NM0S管的闊 值電壓。
[00對假設Vdd = -Vss，則由此可見上述兩個電流(Icl、Ic2)的比值可W表示為：
[0036]
[0037] 由上式可見只要保證電流源Icpi和Icp2的電流相等，同時保證Κη2等于Kpl就可W通 過兩個電流的比值近似實現指數關系。
[0038] 晶體管M5和晶體管M6組成基本的電流鏡，保持運兩個晶體管的寬長比相等可W得 到：
[0039] I5=l6=lc2
[0040]其中，Is表示流過晶體管M5的漏源電流，l6表示流過晶體管M6的漏源電流。
[0041 ] 流過晶體管M4的漏源電流可W表示為：
[0042] ^ = Κη^ Vg廣Vss-Vthn ) 2 = 16+17 = IC2+17 = I C2+Kp7 ( Vdd-Vg廣 I Vthp I ) 2
[0043] 其中，l4為晶體管M4的漏源電流，Kn4為晶體管M4的電子遷移率、單位面積的柵氧化 層電容和晶體管的寬長比Ξ者乘積的二分之一，Κρ7為晶體管M7的空穴遷移率、單位面積的 柵氧化層電容和晶體管的寬長比Ξ者乘積的二分之一，Vdd為電源電壓，Vthp為PM0S管的闊值 電壓，Vthn為NM0S管的闊值電壓，Vg4為晶體管M4的柵極電壓。
[0044] 由上式可W得，當Vdd = -Vss，Κη4=Κρ7 = K時晶體管M4的柵極電壓為：
[0045]
[0046] 工作于線性區的晶體管M3的漏源電阻可W表示為：
[0047]
[0048] 其中，Rds3為晶體管M3的漏源電阻，μη為電子遷移率，Cox為單位面積柵氧化層電容。
[0049] 由W上推導可W得到晶體管M3的漏源電壓為：
[00501
[0051]其中，VDS3為晶體管M3的漏源電壓，b、c、d均為與工藝有關的固定常數，具體表達式 如下：
[00對可W看出，晶體管M3的漏源電壓是電流Ici和電流Ic2比值的函數。
[0056] 為了實現較大的增益地線性變化范圍，需要1。1和1。2有較大的電流值(幾個毫安）。 因此，如果將運兩個電流直接提供給基本可變增益單元，將產生較大的功耗，由于可變增益 放大器包含2個吉爾伯特電路，運將進一步增加整體的功耗。為了解決運一問題，本發明在 偽指函數發生電路中將兩個電流之比轉化為一個電壓值提供給吉爾伯特電路的增益控制 端，具體工作原理如下：
[0057] 電流鏡晶體管M5和晶體管M6將電流Ic漏像到晶體管M4和晶體管M7的漏端。從兩個 二級管連接的晶體管M4和晶體管M7的共漏端看進去(運個共漏端也是晶體管M3的柵極），存 在一個恒定阻抗。運個阻抗將電流Ic2轉換成電壓Vg4(Vg4正比于電流Ic2)。
[005引由于晶體管M3工作于線性區，因此其漏源間的電阻值將反比于它的柵極電壓，也 就是電壓Vg4。
[0059]晶體管M3的漏源電壓等于其漏源電阻與流過的漏源電流之積，其中流過的電流為 Ici，電阻反比于電流1。2。因此，晶體管M3的漏源電壓之將近似等于兩個電流之比實現了將 電流轉化為電壓。
【主權項】
1. 一種低功耗CMOS可變增益放大器，其特征在于:包括至少一個吉爾伯特電路、固定增 益放大器、偏置電路和偽指函數發生電路； 吉爾伯特電路的輸入端接入輸入電壓信號；吉爾伯特電路的輸出端接固定增益放大器 的輸入端，固定增益放大器的輸出端送出輸出電壓信號； 偏置電路的輸出端連接吉爾伯特電路、固定增益放大器和偽指函數發生電路； 偽指函數發生電路的輸入端接入增益控制電壓信號，偽指函數發生電路的輸出端產生 一個隨增益控制電壓呈指數規律變化的指數變化電壓信號，該指數變化電壓信號接入吉爾 伯特電路的控制端，去控制吉爾伯特電路的增益。2. 根據權利要求1所述的一種低功耗CMOS可變增益放大器，其特征在于:偽指函數發生 電路由7個晶體管和2個電流源組成； 晶體管Ml和晶體管M2的柵極相連后形成該偽指函數發生電路的輸入端，接入增益控制 電壓信號Vc; 電流源I _和電流源由電流鏡結構實現，并且輸入端連接偏置電路的偏置電流輸出 端；電流源ICP1的正極連接晶體管Ml的源極，負極連接晶體管Ml的漏極；電流源Icp2的正極連 接晶體管M2的漏極，負極連接晶體管M2的源極； 晶體管M5的柵極、晶體管M6的柵極、晶體管M5的漏極和晶體管M2的漏極相連接；晶體管 M3的柵極、晶體管M4的柵極、晶體管M4的漏極、晶體管M6的漏極、晶體管M7的漏極和晶體管 M7的柵極相連接； 晶體管Ml、晶體管M5、晶體管M6和晶體管M7的源極同時連接正電源電壓信號Vdd;晶體管 M2、晶體管M3和晶體管M4的源極同時連接負電源電壓信號Vss; 晶體管Ml的漏極和晶體管M3的漏極相連后形成該偽指函數發生電路的輸出端，送出指 數變化電壓信號VDS3。3. 根據權利要求2所述的一種低功耗CMOS可變增益放大器，其特征在于:偽指函數發生 電路中的電流源I @1和電流源I _的電流大小相同。4. 根據權利要求2所述的一種低功耗CMOS可變增益放大器，其特征在于：晶體管M2、晶 體管M3和晶體管M4均是NM0S晶體管，晶體管Ml、晶體管M5、晶體管M6和晶體管M7均是PM0S晶 體管。5. 根據權利要求2所述的一種低功耗CMOS可變增益放大器，其特征在于：晶體管M3工作 于線性區，晶體管Ml、晶體管M2、晶體管M4晶體管M5、晶體管M6和晶體管M7均工作于飽和區。6. 根據權利要求2所述的一種低功耗CMOS可變增益放大器，其特征在于：晶體管M3和晶 體管M4的寬長比相同；晶體管M5和晶體管M6的寬長比相同。7. 根據權利要求2所述的一種低功耗CMOS可變增益放大器，其特征在于：晶體管Ml的特 征參數和晶體管M2的特征參數相同。8. 根據權利要求1所述的一種低功耗CMOS可變增益放大器，其特征在于:吉爾伯特電路 為2個，且這2個吉爾伯特電路級聯；即第一級吉爾伯特電路的輸入端接入輸入電壓信號，第 一級吉爾伯特電路的輸出端連接第二級吉爾伯特電路的輸入端，第二級吉爾伯特電路的輸 出端連接固定增益放大器的輸入端。9. 根據權利要求1或8所述的一種低功耗CMOS可變增益放大器，其特征在于:每個吉爾 伯特電路均由6個晶體管、1個電流源和7個電阻組成； 晶體管M8的柵極和晶體管Mil的柵極連接后形成該吉爾伯特電路的輸入端負極，接入 輸入電壓信號的負極Vinn;晶體管M9的柵極和晶體管M10的柵極連接后形成該吉爾伯特電路 的輸入端正極，接入輸入電壓信號的正極Vinp ; 晶體管Μ 8的源極、晶體管Μ 9的源極和晶體管Μ12的漏極相連；晶體管Μ12的柵極連接電 阻R1、電阻R2和電阻R3的其中一端，電阻R1的另一端連接偏置電路的偏置電壓VI輸出端的 負極和負電源電壓信號Vss，電阻R2的另一端連接偏置電路的偏置電壓VI輸出端的正極，電 阻R3的另一端形成該吉爾伯特電路的控制端，接入指數變化電壓信號V DS3; 晶體管Μ10的源極、晶體管Μ11的源極和晶體管Μ13的漏極相連；晶體管Μ13的柵極連接 電阻R4和電阻R5的其中一端，電阻R4的另一端連接偏置電路的偏置電壓V2輸出端的負極和 負電源電壓信號Vss，電阻R5的另一端連接偏置電路的偏置電壓V2輸出端的正極； 電流源Iss的輸入端連接偏置電路的偏置電流輸出端;晶體管M12的源極和晶體管M13的 源極同時連接電流源Iss的正極，電流源Iss的負極連接負電源電壓信號Vss; 電阻Rdi和電阻Rd2的一端連接正電源電壓信號Vdd;電阻Rdi的另一端連接晶體管M8的漏 極和晶體管M10的漏極后，形成該吉爾伯特電路的輸出端負極;電阻RD2的另一端連接晶體管 M9的漏極和晶體管Mil的漏極后，形成該吉爾伯特電路的輸出端正極。10.根據權利要求9所述的一種低功耗CMOS可變增益放大器，其特征在于:偏置電路的 偏置電壓V2輸出端輸出的偏置電壓與偏置電路的偏置電壓VI輸出端輸出的偏置電壓相同 或不相同。
【文檔編號】H03G3/30GK105871347SQ201610183972
【公開日】2016年8月17日
【申請日】2016年3月28日
【發明人】韋保林, 王博, 韋雪明, 徐衛林, 岳宏衛, 段吉海
【申請人】桂林電子科技大學