一種緩沖電路及緩沖芯片的制作方法
【專利摘要】本發明適用于緩沖器領域，提供一種緩沖電路及緩沖芯片，包括連接外部電路的第一端口、第二端口、第三端口和第四端口、使能端口、差分放大器、非門、第一單雙端轉換模塊及第二單雙端轉換模塊；第一單雙端轉換模塊的使能端和第二單雙端轉換模塊的使能端共接構成使能端口；非門連接在使能端口與第一單雙端轉換模塊的使能端之間，或者，連接在使能端口與第二單雙端轉換模塊的使能端之間；使能端口通過輸入使能信號控制第一端口、第二端口、第四端口的信號輸入和信號輸出以及第三端口的信號輸出。本發明能夠通過使能端口輸入使能信號使緩沖電路同時具備單端輸入?差分輸出、單端輸入?單端輸出、差分輸入?差分輸出及差分輸入?單端輸出功能。
【專利說明】
_種緩沖電路及緩沖芯片
技術領域
[0001]本發明屬于緩沖器領域，尤其涉及一種緩沖電路及緩沖芯片。
【背景技術】
[0002]RS-485標準作為一種多點差分數據傳輸的電氣規范，被廣泛應用于各個領域，因其具有傳輸距離長、抗干擾能力強、布線簡單等優點，因此尤其適用于現代LED照明系統。隨著現代LED照明系統的應用場所的規模越來越大，標準的RS-485系統的抗干擾、帶負載能力已不能滿足需求。目前常用方法是在RS-485系統的總線上加入若干級緩沖器，來避免長距離傳輸中，信號的衰減及干擾。
[0003]然而，現有的緩沖器采用兩顆單端輸出的緩沖芯片來產生一對反向信號，用于輸出差分信號，成本較高且布線復雜，不利于大規模擴展使用。
【發明內容】
[0004]本發明的目的在于提供一種緩沖電路及緩沖芯片，旨在解決現有的緩沖器采用兩顆單端輸出的緩沖芯片來產生一對反向信號，用于輸出差分信號，成本較高且布線復雜，不利于大規模擴展使用的問題。
[0005]本發明是這樣實現的，一種緩沖電路，包括用于連接外部電路的第一端口、第二端口、第三端口和第四端口，所述電路還包括使能端口、差分放大器、非門、第一單雙端轉換模塊及第二單雙端轉換模塊；
[0006]所述差分放大器的同相輸入端與所述第二單雙端轉換模塊的第一信號輸出端共接構成所述第一端口，所述差分放大器的反相輸入端與所述第二單雙端轉換模塊的第二信號輸出端共接構成所述第二端口，所述差分放大器的輸出端接所述第一單雙端轉換模塊的信號輸入端；
[0007]所述第一單雙端轉換模塊的第一信號輸出端構成所述第三端口，所述第一單雙端轉換模塊的第二信號輸出端與所述第二單雙端轉換模塊的信號輸入端共接構成所述第四端口，所述第一單雙端轉換模塊的使能端和所述第二單雙端轉換模塊的使能端共接構成所述使能端口；所述非門連接在所述使能端口與所述第一單雙端轉換模塊的使能端之間，或者，連接在所述使能端口與所述第二單雙端轉換模塊的使能端之間；
[0008]所述使能端口外接控制芯片，通過輸入使能信號來控制所述第一端口、所述第二端口、所述第四端口的信號輸入和信號輸出以及所述第三端口的信號輸出。
[0009]優選的，所述電路還包括外接寬電壓電源并輸出恒定電壓的穩壓模塊，所述穩壓模塊的輸出端與所述差分放大器的正電源端、所述第一單雙端轉換模塊的電源端和所述第二單雙端轉換模塊的電源端共接。
[0010]優選的，所述寬電壓電源的電壓范圍為5?24V，所述穩壓模塊輸出的恒定電壓為3.5Vo
[0011]優選的，所述第一單雙轉換模塊和所述第二單雙轉換模塊結構相同，均包括第一邏輯單元、第二邏輯單元、第一電子開關單元和第二電子開關單元；
[0012]所述第一邏輯單元的第一輸入端、第三輸入端和所述第二邏輯單元的第三輸入端共接構成所述使能端；
[0013]所述第一邏輯單元的第二輸入端和所述第二邏輯單元的第一輸入端共接構成所述信號輸入端；
[0014]所述第一邏輯單元的第一輸出端接所述第一電子開關單元的第一控制端，所述第一邏輯單元的第二輸出端接所述第一電子開關單元的第二控制端；
[0015]所述第一電子開關單元的輸出端構成所述第一信號輸出端；
[0016]所述第二邏輯單元的第二輸入端接所述第一邏輯單元；
[0017]所述第二邏輯單元的第一輸出端接所述第二電子開關單元的第一控制端，所述第二邏輯單元的第二輸出端接所述第二電子開關單元的第二控制端；
[0018]所述第二電子開關單元的輸出端構成所述第二信號輸出端。
[0019]優選的，所述第一邏輯單元包括第一非門、第一或門和第一與門；
[0020]所述第一非門的輸入端構成所述第一邏輯單元的第一輸入端；
[0021]所述第一或門的第一輸入端與所述第一非門的輸出端和所述第二邏輯單元的第二輸入端共接，所述第一或門的第二輸入端與所述第一與門的第一輸入端共接構成所述第一邏輯單元的第二輸入端，所述第一或門的輸出端構成所述第一邏輯單元的第一輸出端；
[0022]所述第一與門的第二輸入端構成所述第一邏輯單元的第三輸入端，所述第一與門的輸出端構成所述第一邏輯單元的第二輸出端。
[0023]優選的，所述第一電子開關單元包括第一P型MOS開關管和第一N型MOS開關管；
[0024]所述第一P型MOS開關管的柵極構成所述第一電子開關單元的第一輸入端，所述第一P型MOS開關管的源極外接電源；
[0025]所述第一N型MOS開關管的柵極構成所述第一電子開關單元的第二輸入端，所述第一N型MOS開關管的源極接地，所述第一N型MOS開關管的漏極與所述第一 P型MOS開關管的漏極共接構成所述第一電子開關單元的輸出端。
[0026]優選的，所述第二邏輯單元包括第二非門、第二或門和第二與門；
[0027]所述第二非門的輸入端構成所述第二邏輯單元的第一輸入端；
[0028]所述第二或門的第一輸入端構成所述第二邏輯單元的第二輸入端，所述第二或門的第二輸入端、所述第二與門的第一輸入端和所述第二非門的輸出端共接，所述第二或門的輸出端構成所述第二邏輯單元的第一輸出端；
[0029]所述第二與門的第二輸入端構成所述第二邏輯單元的第三輸入端，所述第二與門的輸出端構成所述第二邏輯單元的第二輸出端。
[0030]優選的，所述第二電子開關單元包括第二P型MOS開關管和第二N型MOS開關管；
[0031]所述第二P型MOS開關管的柵極構成所述第二電子開關單元的第一輸入端，所述第二P型MOS開關管源極外接電源；
[0032]所述第二N型MOS開關管的柵極構成所述第二電子開關單元的第二輸入端，所述第二N型MOS開關管源極接地，所述第二 N型MOS開關管漏極與所述第二 P型MOS開關管的漏極共接構成所述第二電子開關單元的輸出端。
[0033]優選的，所述緩沖電路應用在基于RS-485標準或RS422標準的總線控制系統中，所述第一端口和所述第二端口與所述總線控制系統的發送端連接，對應的，所述第三端口和所述第四端口與所述總線控制系統的接收端連接。
[0034]本發明還提供一種緩沖芯片，所述緩沖芯片包括高度集成的如前任一項所述的緩沖電路。
[0035]本發明與現有技術相比，其有益效果在于:
[0036]通過設置差分放大器、第一單雙轉換模塊和第二單雙轉換模塊，使所述使能端口能夠通過外接控制芯片輸入使能信號來控制所述第一信號輸出端和所述第二信號輸出端輸出高阻態信號或輸出正常信號，使第一單雙轉換模塊和第二單雙轉換模塊能夠輸入單端信號、輸出差分信號，從而使所述緩沖電路同時具備單端輸入-差分輸出、單端輸入-單端輸出、差分輸入-差分輸出及差分輸入-單端輸出功能且結構簡單、成本低廉、適于廣泛推廣；
[0037]通過設置穩壓模塊，使所述緩沖電路能外接寬電壓電源輸入寬電壓并輸出恒定電壓，使得所述緩沖電路不受輸入電壓、負載和環境溫度的影響，使電路更加穩定。
【附圖說明】
[0038]圖1是本發明實施例一提供的緩沖電路的基本結構框圖；
[0039]圖2是本發明實施例二提供的緩沖電路的基本結構框圖；
[0040]圖3是本發明實施例三提供的第一單雙端轉換模塊的基本結構框圖；
[0041]圖4是本發明實施例提供的第一單雙端轉換模塊的電路原理圖。
【具體實施方式】
[0042]為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅用以解釋本發明，并不用于限定本發明。
[0043]實施例一
[0044]圖1是本發明實施例一提供的緩沖電路的基本結構框圖。
[0045]如圖1所示，本實施例提供的緩沖電路100包括用于連接外部電路的第一端口Al、第二端口 B1、第三端口 A2和第四端口 B2，所述電路還包括使能端口 EN、差分放大器C、非門Ν0Τ、第一單雙端轉換模塊10及第二單雙端轉換模塊20。
[0046]所述差分放大器C的同相輸入端與所述第二單雙端轉換模塊20的第一信號輸出端OUTA共接構成所述第一端口 Al，所述差分放大器C的反相輸入端與所述第二單雙端轉換模塊20的第二信號輸出端OUTB共接構成所述第二端口 BI，所述差分放大器C的輸出端接所述第一單雙端轉換模塊10的信號輸入端DATA。
[0047]所述第一單雙端轉換模塊10的第一信號輸出端OUTA構成所述第三端口A2，所述第一單雙端轉換模塊10的第二信號輸出端OUTB與所述第二單雙端轉換模塊20的信號輸入端DATA共接構成所述第四端口 B2，所述第一單雙端轉換模塊10的使能端EN_D和所述第二單雙端轉換模塊20的使能端EN_D共接構成所述使能端口 EN。
[0048]所述非門NOT連接在所述使能端口EN與所述第一單雙端轉換模塊10的使能端EN_D之間。
[0049]在具體應用中，所述非門NOT也可以連接在所述使能端口EN與所述第二單雙端轉換模塊20的使能端EN_D之間。所述非門選用常見的COMS邏輯器件或TTL邏輯器件。
[0050]在本實施例中，第一單雙轉換模塊10和第二單雙轉換模塊20受所述使能端口EN輸入的控制信號控制，從而輸入單端信號、輸出差分信號，實現其單雙端轉換功能。
[0051]所述使能端口EN外接控制芯片，通過輸入使能信號來控制所述第一單雙端轉換模塊10的第一信號輸出端0UTA、第二信號輸出端OUTB和所述第二單雙端轉換模塊20的第一信號輸出端OUTA、第二信號輸出端OUTB輸出高阻態信號或輸出正常信號。
[0052]在本實施例中，第一端口 Al、第二端口BI和第四端口B2為雙向端口，既可輸入信號或數據也可輸出信號或數據，第三端口A2為單向輸出端口，只能輸出數據或信號。所述使能端口 EN通過輸入使能控制信號來控制第一端口 Al、第二端口 BI和第四端口 B2作為輸入端還是輸出端使用。具體控制原理如下:
[0053]當所述使能端口EN輸入的使能信號EN = O時，所述第一端口 Al和所述第二端口 BI作為輸入端，所述第三端口 A2和所述第四端口 B2作為輸出端，此時，所述第一端口 Al和所述第二端口 BI輸入差分信號，所述第三端口 A2和所述第四端口 B2輸出的信號為一對反相信號，其中，所述第三端口A2輸出的信號與所述第一端口Al輸入的信號極性相同，所述第四端口B2輸出的信號與所述第二端口BI輸入的信號極性相同；
[0054]當所述使能端口EN輸入的使能信號EN=I時，所述第四端口 B2作為輸入端，所述第一端口Al和所述第二端口BI作為輸出端，所述第三端口A2輸出高阻態信號，此時，所述第四端口 B2作為單端輸入端口輸入信號，所述第一端口 Al和所述第二端口 BI輸出的信號為一對反相信號，所述第一端口 Al輸出的信號與所述第四端口 B2輸入的信號極性相同。
[0055]通過使所述使能端口通過外接控制芯片輸入使能信號來控制所述第一信號輸出端和所述第二信號輸出端輸出高阻態信號或輸出正常信號，使第一單雙轉換模塊和第二單雙轉換模塊能夠輸入單端信號并輸出差分信號，從而使所述緩沖電路具備單端輸入-差分輸出、單端輸入-單端輸出、差分輸入-差分輸出及差分輸入-單端輸出功能。
[0056]具體的，在本實施例中，通過所述使能端口來控制所述緩沖電路實現單端輸入-差分輸出、單端輸入-單端輸出、差分輸入-差分輸出及差分輸入-單端輸出的原理如下:
[0057]1、差分輸入-差分輸出
[0058]所述使能端口EN輸入使能信號EN = O，差分信號由第一端口 Al和第二端口 BI輸入，經過差分放大器C從第三端口 A2和第四端口 B2輸出；
[0059]2、差分輸入-單端輸出
[0060]所述使能端口EN輸入使能信號EN = O，差分信號由第一端口 Al和第二端口 BI輸入，經過差分放大器C從第三端口 A2和第四端口 B2輸出，根據外部電路所需要的信號的極性，選擇第三端口 A2或第四端口 B2輸出的信號，未被選擇的端口懸空即可；
[0061]3、單端輸入-單端輸出
[0062]所述使能端口EN輸入使能信號EN=I，單端信號由第四端口B2輸入，經過第二單雙端轉換模塊20從第一端口Al輸出或第二端口BI輸出，第一端口Al和第二端口BI輸出的信號的極性相反，第一端口 AI輸出的信號和第四端口 B2輸入的信號的極性相同，根據外部電路所需要的信號的極性，選擇第一端口Al或第二端口B2輸出的信號，未被選擇的端口懸空即可；
[0063]4、單端輸入-差分輸出
[0064]所述使能端口EN輸入使能信號EN=I，單端信號由第四端口B2輸入，經過第二單雙端轉換模塊20從第一端口 Al和第二端口BI輸出，第一端口 Al和第二端口 BI輸出的信號的極性相反，第一端口 Al輸出的信號和第四端口B2輸入的信號的極性相同，第三端口 A2輸出高阻態。
[0065]實施例二
[0066]圖2是本發明實施例二提供的緩沖電路的基本結構框圖。
[0067]如圖2所示，本實施例提供的緩沖電路是在實施例一的基礎之上的所作的進一步擴展。
[0068]在本實施例中，所述緩沖電路100還包括外接寬電壓電源VIN并輸出恒定電壓的穩壓模塊30，所述穩壓模塊30的輸出端VDD與所述差分放大器C的正電源端、所述第一單雙端轉換模塊1的電源端和所述第二單雙端轉換模塊20的電源端共接。
[0069]在具體應用中，所述差分放大器C的負電源端、所述第一單雙端轉換模塊10的接地端和所述第二單雙端轉換模塊20的接地端均接地。
[0070]在一優選實施例中，所述寬電壓電源的電壓范圍為5?24V，所述穩壓模塊輸出的恒定電壓為3.5V。
[0071]通過設置所述穩壓模塊，使所述緩沖電路可外接寬電壓電源，保證其輸出電壓恒定，使得所述緩沖電路不受輸入電壓大小、負載大小和環境溫度高低的影響，是電路更加穩定。
[0072]實施例三
[0073]圖3是本發明實施例三提供的第一單雙端轉換模塊的基本結構框圖。
[0074]如圖3所示，本實施例是在圖1或圖2所示的緩沖電路的基礎之上的進一步細化。
[0075]在本實施例中，所述第一單雙轉換模塊10和所述第二單雙轉換模塊20結構相同，均包括第一邏輯單元11、第二邏輯單元21、第一電子開關單元12和第二電子開關單元22，下面以第一單雙端轉換模塊10為例來做具體說明:
[0076]所述第一邏輯單元11的第一輸入端、第三輸入端和所述第二邏輯單元21的第三輸入端共接構成所述第一單雙端轉換模塊10的使能端EN_D;
[0077]所述第一邏輯單元11的第二輸入端和所述第二邏輯單元21的第一輸入端共接構成所述第一單雙端轉換模塊10的信號輸入端DATA;
[0078]所述第一邏輯單元11的第一輸出端接所述第一電子開關單元12的第一控制端，所述第一邏輯單元11的第二輸出端接所述第一電子開關單元12的第二控制端；
[0079]所述第一電子開關單元11的輸出端構成所述第一單雙端轉換模塊10的第一信號輸出端OUTA;
[0080]所述第二邏輯單元21的第二輸入端接所述第一邏輯單元11;
[0081]所述第二邏輯單元21的第一輸出端接所述第二電子開關單元22的第一控制端，所述第二邏輯單元21的第二輸出端接所述第二電子開關單元22的第二控制端；
[0082]所述第二電子開關單元22的輸出端構成所述第二信號輸出端0UTB。
[0083]實施例四
[0084]圖4是本發明實施例提供的第一單雙端轉換模塊的電路原理圖。
[0085]如圖4所示，本實施例是在圖3所示的緩沖電路的基礎之上的進一步細化。
[0086]在本實施例中，所述第一邏輯單元11包括第一非門、第一或門和第一與門；
[0087]所述第一非門的輸入端構成所述第一邏輯單元11的第一輸入端；
[0088]所述第一或門的第一輸入端與所述第一非門的輸出端和所述第二邏輯單元21的第二輸入端共接，所述第一或門的第二輸入端與所述第一與門的第一輸入端共接構成所述第一邏輯單元11的第二輸入端，所述第一或門的輸出端構成所述第一邏輯單元11的第一輸出立而;
[0089]所述第一與門的第二輸入端構成所述第一邏輯單元11的第三輸入端，所述第一與門的輸出端構成所述第一邏輯單元11的第二輸出端。
[0090]在本實施例中，優選所述第一電子開關單元12包括第一P型MOS開關管和第一N型MOS開關管；
[0091]所述第一P型MOS開關管的柵極構成所述第一電子開關單元12的第一輸入端，所述第一 P型MOS開關管的源極外接電源VDD;
[0092]所述第一N型MOS開關管的柵極構成所述第一電子開關單元12的第二輸入端，所述第一 N型MOS開關管的源極接地，所述第一 N型MOS開關管的漏極與所述第一 P型MOS開關管的漏極共接構成所述第一電子開關單元12的輸出端。
[0093]在本實施例中，所述第二邏輯單元21包括第二非門、第二或門和第二與門；
[0094]所述第二非門的輸入端構成所述第二邏輯單元21的第一輸入端；
[0095]所述第二或門的第一輸入端構成所述第二邏輯單元21的第二輸入端，所述第二或門的第二輸入端、所述第二與門的第一輸入端和所述第二非門的輸出端共接，所述第二或門的輸出端構成所述第二邏輯單元21的第一輸出端；
[0096]所述第二與門的第二輸入端構成所述第二邏輯單元21的第三輸入端，所述第二與門的輸出端構成所述第二邏輯單元21的第二輸出端。
[0097]在本實施例中，優選所述第二電子開關單元22包括第二P型MOS開關管和第二N型MOS開關管；
[0098]所述第二P型MOS開關管的柵極構成所述第二電子開關單元22的第一輸入端，所述第二 P型MOS開關管源極外接電源VDD;
[0099]所述第二N型MOS開關管的柵極構成所述第二電子開關單元22的第二輸入端，所述第二 N型MOS開關管源極接地，所述第二 N型MOS開關管漏極與所述第二 P型MOS開關管的漏極共接構成所述第二電子開關單元22的輸出端。
[0100]在一優選實施例中，所述緩沖電路應用于RS-484總線控制系統，所述第一端口和所述第二端口為所述RS-484總線控制系統的發送端，所述第三端口和所述第四端口為所述RS-484總線控制系統的接收端。
[0101]本發明實施例還提供一種緩沖芯片，所述緩沖芯片包括高度集成的如前所述的緩沖電路。
[0102]本發明中的第一、第二等描述，僅是為了對具有相同結構的部件進行區分，不具有實質性含義。
[0103]以上所述僅為本發明的較佳實施例而已，并不用以限制本發明，凡在本發明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護范圍之內。
【主權項】
1.一種緩沖電路，包括用于連接外部電路的第一端口、第二端口、第三端口和第四端口，其特征在于，所述電路還包括使能端口、差分放大器、非門、第一單雙端轉換模塊及第二單雙端轉換模塊； 所述差分放大器的同相輸入端與所述第二單雙端轉換模塊的第一信號輸出端共接構成所述第一端口，所述差分放大器的反相輸入端與所述第二單雙端轉換模塊的第二信號輸出端共接構成所述第二端口，所述差分放大器的輸出端接所述第一單雙端轉換模塊的信號輸入端； 所述第一單雙端轉換模塊的第一信號輸出端構成所述第三端口，所述第一單雙端轉換模塊的第二信號輸出端與所述第二單雙端轉換模塊的信號輸入端共接構成所述第四端口，所述第一單雙端轉換模塊的使能端和所述第二單雙端轉換模塊的使能端共接構成所述使能端口 ；所述非門連接在所述使能端口與所述第一單雙端轉換模塊的使能端之間，或者，連接在所述使能端口與所述第二單雙端轉換模塊的使能端之間； 所述使能端口外接控制芯片，通過輸入使能信號來控制所述第一端口、所述第二端口、所述第四端口的信號輸入和信號輸出以及所述第三端口的信號輸出。2.如權利要I所述的緩沖電路，其特征在于，所述電路還包括外接寬電壓電源并輸出恒定電壓的穩壓模塊，所述穩壓模塊的輸出端與所述差分放大器的正電源端、所述第一單雙端轉換模塊的電源端和所述第二單雙端轉換模塊的電源端共接。3.如權利要2所述的緩沖電路，其特征在于，所述寬電壓電源的電壓范圍為5?24V，所述穩壓模塊輸出的恒定電壓為3.5V。4.如權利要I所述的緩沖電路，其特征在于，所述第一單雙轉換模塊和所述第二單雙轉換模塊結構相同，均包括第一邏輯單元、第二邏輯單元、第一電子開關單元和第二電子開關單元； 所述第一邏輯單元的第一輸入端、第三輸入端和所述第二邏輯單元的第三輸入端共接構成所述使能端； 所述第一邏輯單元的第二輸入端和所述第二邏輯單元的第一輸入端共接構成所述信號輸入端； 所述第一邏輯單元的第一輸出端接所述第一電子開關單元的第一控制端，所述第一邏輯單元的第二輸出端接所述第一電子開關單元的第二控制端； 所述第一電子開關單元的輸出端構成所述第一信號輸出端； 所述第二邏輯單元的第二輸入端接所述第一邏輯單元； 所述第二邏輯單元的第一輸出端接所述第二電子開關單元的第一控制端，所述第二邏輯單元的第二輸出端接所述第二電子開關單元的第二控制端； 所述第二電子開關單元的輸出端構成所述第二信號輸出端。5.如權利要4所述的緩沖電路，其特征在于，所述第一邏輯單元包括第一非門、第一或門和第一與門； 所述第一非門的輸入端構成所述第一邏輯單元的第一輸入端； 所述第一或門的第一輸入端與所述第一非門的輸出端和所述第二邏輯單元的第二輸入端共接，所述第一或門的第二輸入端與所述第一與門的第一輸入端共接構成所述第一邏輯單元的第二輸入端，所述第一或門的輸出端構成所述第一邏輯單元的第一輸出端； 所述第一與門的第二輸入端構成所述第一邏輯單元的第三輸入端，所述第一與門的輸出端構成所述第一邏輯單元的第二輸出端。6.如權利要5所述的緩沖電路，其特征在于，所述第一電子開關單元包括第一P型MOS開關管和第一 N型MOS開關管； 所述第一 P型MOS開關管的柵極構成所述第一電子開關單元的第一輸入端，所述第一 P型MOS開關管的源極外接電源； 所述第一 N型MOS開關管的柵極構成所述第一電子開關單元的第二輸入端，所述第一 N型MOS開關管的源極接地，所述第一 N型MOS開關管的漏極與所述第一 P型MOS開關管的漏極共接構成所述第一電子開關單元的輸出端。7.如權利要4所述的緩沖電路，其特征在于，所述第二邏輯單元包括第二非門、第二或門和第二與門； 所述第二非門的輸入端構成所述第二邏輯單元的第一輸入端； 所述第二或門的第一輸入端構成所述第二邏輯單元的第二輸入端，所述第二或門的第二輸入端、所述第二與門的第一輸入端和所述第二非門的輸出端共接，所述第二或門的輸出端構成所述第二邏輯單元的第一輸出端； 所述第二與門的第二輸入端構成所述第二邏輯單元的第三輸入端，所述第二與門的輸出端構成所述第二邏輯單元的第二輸出端。8.如權利要7所述的緩沖電路，其特征在于，所述第二電子開關單元包括第二P型MOS開關管和第二 N型MOS開關管； 所述第二 P型MOS開關管的柵極構成所述第二電子開關單元的第一輸入端，所述第二 P型MOS開關管源極外接電源； 所述第二 N型MOS開關管的柵極構成所述第二電子開關單元的第二輸入端，所述第二 N型MOS開關管源極接地，所述第二 N型MOS開關管漏極與所述第二 P型MOS開關管的漏極共接構成所述第二電子開關單元的輸出端。9.如權利要I?8任一項所述的緩沖電路，其特征在于，所述緩沖電路應用在基于RS-485標準或RS422標準的總線控制系統中，所述第一端口和所述第二端口與所述總線控制系統的發送端連接，對應的，所述第三端口和所述第四端口與所述總線控制系統的接收端連接。10.—種緩沖芯片，其特征在于，所述緩沖芯片包括高度集成的如權利要求1?9任一項所述的緩沖電路。
【文檔編號】H03K19/0175GK105846809SQ201610173466
【公開日】2016年8月10日
【申請日】2016年3月24日
【發明人】李照華, 陳克勇, 符傳匯
【申請人】深圳市明微電子股份有限公司