一種自適應頻率編碼方法和裝置的制造方法
【專利摘要】本發明屬于信號處理技術領域，提供了一種自適應頻率編碼方法和裝置。該方法包括：通過時鐘信號對頻率信號進行邊沿檢測，以獲得所述頻率信號的周期；統計在所述頻率信號的N個周期內所述時鐘信號的個數M，其中M、N為大于零的整數；若所述時鐘信號的個數M不等于S*N，則對所述頻率信號進行處理，統計處理后的所述頻率信號的一個周期內所述時鐘信號的個數，將該個數作為編碼值；或者對所述時鐘信號進行處理，統計所述頻率信號的一個周期內處理后的所述時鐘信號的個數，將該個數作為編碼值，其中，S為大于1的整數。通過本發明能夠使編碼值保持在合理的范圍內，從而提高編碼精度，降低資源和時間的消耗。
【專利說明】
-種自適應頻率編碼方法和裝置
技術領域
[0001] 本發明屬于信號處理技術領域，尤其設及一種自適應頻率編碼方法和裝置。
【背景技術】
[0002] 目前，頻率編碼技術通常義用現場可編程口陣列（Field Programmable Gate Array，FPGA)來實現，在FPGA中將頻率信號的一個周期內的時鐘信號個數作為編碼值。然 而，在現有技術中，頻率信號的頻率較高時，編碼值可能很小，會降低FPGA的編碼精度;頻率 信號的頻率較低時，編碼值可能很大，在進行數據傳輸和處理時會增加資源和時間的耗費。
[0003] 故，有必要提出一種新的技術方案，W解決上述技術問題。
【發明內容】
[0004] 鑒于此，本發明實施例提供一種自適應頻率編碼方法和裝置，旨在使編碼值保持 在合理的范圍內，從而提高編碼精度，降低資源和時間的消耗。
[0005] 本發明實施例的第一方面，提供一種自適應頻率編碼方法，所述方法包括：
[0006] 通過時鐘信號對頻率信號進行邊沿檢測，W獲得所述頻率信號的周期；
[0007] 統計在所述頻率信號的N個周期內所述時鐘信號的個數M，其中M、N為大于零的整 數；
[000引若所述時鐘信號的個數M不等于S*N，則對所述頻率信號進行處理，統計處理后的 所述頻率信號的一個周期內所述時鐘信號的個數，將該個數作為編碼值;或者對所述時鐘 信號進行處理，統計所述頻率信號的一個周期內處理后的所述時鐘信號的個數，將該個數 作為編碼值，其中，S為大于1的整數。
[0009] 本發明實施例的第二方面，提供一種自適應頻率編碼裝置，所述裝置包括：
[0010] 檢測模塊、統計模塊W及處理模塊.
[0011] 所述檢測模塊，用于通過時鐘信號對頻率信號進行邊沿檢測，W獲得所述頻率信 號的周期；
[0012] 所述統計模塊，用于統計在所述頻率信號的N個周期內所述時鐘信號的個數M，其 中M、N為大于零的整數；
[0013] 所述處理模塊，用于若所述時鐘信號的個數M不等于S*N，則對所述頻率信號進行 處理，統計處理后的所述頻率信號的一個周期內所述時鐘信號的個數，將該個數作為編碼 值;或者對所述時鐘信號進行處理，統計所述頻率信號的一個周期內處理后的所述時鐘信 號的個數，將該個數作為編碼值，其中，S為大于1的整數。
[0014] 本發明實施例與現有技術相比存在的有益效果是:本發明實施例通過統計在頻率 信號的N個周期內時鐘信號的個數M，若時鐘信號的個數M不等于S*N，則對頻率信號進行處 理，統計處理后的頻率信號的一個周期內時鐘信號的個數，將該個數作為編碼值;或者對時 鐘信號進行處理，統計頻率信號的一個周期內處理后的時鐘信號的個數，將該個數作為編 碼值，使編碼值保持在合理的范圍內，從而提高了編碼精度，降低了資源和時間的消耗。
【附圖說明】
[0015] 為了更清楚地說明本發明實施例中的技術方案，下面將對實施例或現有技術描述 中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些 實施例，對于本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可W根據運些 附圖獲得其他的附圖。
[0016] 圖1是本發明實施例一提供的自適應頻率編碼方法的實現流程圖；
[0017] 圖2是本發明實施例二提供的自適應頻率編碼裝置的組成示意圖。
【具體實施方式】
[0018] 為了使本發明的目的、技術方案及優點更加清楚明白，W下結合附圖及實施例，對 本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用W解釋本發明，并 不用于限定本發明。
[0019] 實施例一:
[0020] 圖1示出了本發明實施例一提供的自適應頻率編碼方法的實現流程，所述實現流 程詳述如下：
[0021] 在步驟SlOl中，通過時鐘信號對頻率信號進行邊沿檢測，W獲得所述頻率信號的 周期；
[0022] 在本發明實施例中，所述頻率信號為周期性的方波信號，所述邊沿檢測包括但不 限于上升沿檢測和下降沿檢測。
[0023] 在本發明實施例中，將所述頻率信號輸入FPGA中，采用FPGA時鐘管理模塊輸出的 所述時鐘信號對所述頻率信號進行上升沿檢測或下降沿檢測，W獲得所述頻率信號的周 期，所述頻率信號的周期為兩個相鄰上升沿或兩個相鄰下降沿之間所經歷的時間。
[0024] 在步驟S102中，統計在所述頻率信號的N個周期內所述時鐘信號的個數M，其中M、N 為大于零的整數；
[0025] 在步驟S103中，若所述時鐘信號的個數M不等于S*N，則對所述頻率信號進行處理， 統計處理后的所述頻率信號的一個周期內所述時鐘信號的個數，將該個數作為編碼值;或 者對所述時鐘信號進行處理，統計所述頻率信號的一個周期內處理后的所述時鐘信號的個 數，將該個數作為編碼值，其中，S為大于1的整數。
[0026] 在本發明實施例中，根據奈奎斯特采樣定理，當所述時鐘信號的頻率為所述頻率 信號的頻率的2倍W上時才能完整的保留所述頻率信號中的信息，即在所述頻率信號的N個 周期內至少包括2*N個所述時鐘信號時才能使編碼值保持在合理的范圍內。
[0027] 較佳的，S的取值范圍為5~10。
[0028] 進一步的，若所述時鐘信號的個數M等于S*N，則統計在所述頻率信號的一個周期 內所述時鐘信號的個數，并將所述時鐘信號的個數作為編碼值。
[0029] 進一步，所述若所述時鐘信號的個數M不等于S*N，則對所述頻率信號或所述時鐘 信號進行處理包括：
[0030] 若所述時鐘信號的個數M小于S*N，則對所述頻率信號進行處理；
[0031] 在本發明實施例中，若所述時鐘信號的個數M小于S*N，則所述頻率信號的頻率過 高，對所述頻率信號進行分頻處理，統計分頻后的所述頻率信號的一個周期內所述時鐘信 號的個數，將該個數作為編碼值，使編碼值保持在合理的范圍內。
[0032] 若所述時鐘信號的個數M大于S*N，則對所述時鐘信號進行處理。
[0033] 在本發明實施例中，若所述時鐘信號的個數M大于S*N，則所述頻率信號的頻率過 低，對所述時鐘信號進行分頻處理，統計所述頻率信號的一個周期內分頻后的所述時鐘信 號的個數，將該個數作為編碼值，使編碼值保持在合理的范圍內。
[0034] 進一步的，所述對所述頻率信號巧巧々h理包括：
[0035] 將所述頻率信號輸入分頻系數為
的分頻器，進行分頻處理。
[0036] 進一步，所述對所述時鐘信號進行處理包括：
[0037] 將所述時鐘信號輸入分頻系數式
的分頻器，進行分頻處理。
[0038] 本發明實施例通過統計在頻率信號的N個周期內時鐘信號的個數M，若時鐘信號的 個數M小于S*N，則對頻率信號進行分頻處理，統計處理后的頻率信號的一個周期內時鐘信 號的個數，將該個數作為編碼值;若時鐘信號的個數M大于S*N，則對時鐘信號進行分頻處 理，統計頻率信號的一個周期內處理后的時鐘信號的個數，將該個數作為編碼值，使編碼值 保持在合理的范圍內，從而提高了編碼精度，降低了資源和時間的消耗。
[0039] 實施例二:
[0040] 圖2示出了本發明實施例二提供的自適應頻率編碼裝置的組成示意圖，為了便于 說明，僅示出了與本發明實施例相關的部分，詳述如下：
[0041 ]檢測模塊21，用于通過時鐘信號對頻率信號進行邊沿檢測，W獲得所述頻率信號 的周期；
[0042] 在本發明實施例中，所述頻率信號為周期性的方波信號，所述邊沿檢測包括但不 限于上升沿檢測和下降沿檢測。
[0043] 在本發明實施例中，將所述頻率信號輸入FPGA中，采用FPGA時鐘管理模塊輸出的 所述時鐘信號對所述頻率信號進行上升沿檢測或下降沿檢測，W獲得所述頻率信號的周 期，所述頻率信號的周期為兩個相鄰上升沿或兩個相鄰下降沿之間所經歷的時間。
[0044] 統計模塊22,用于統計在所述頻率信號的N個周期內所述時鐘信號的個數M，其中 M、N為大于零的整數；
[0045] 處理模塊23,用于若所述時鐘信號的個數M不等于S*N，則對所述頻率信號進行處 理，統計處理后的所述頻率信號的一個周期內所述時鐘信號的個數，將該個數作為編碼值； 或者對所述時鐘信號進行處理，統計所述頻率信號的一個周期內處理后的所述時鐘信號的 個數，將該個數作為編碼值，其中，S為大于1的整數。
[0046] 在本發明實施例中，根據奈奎斯特采樣定理，當所述時鐘信號的頻率為所述頻率 信號的頻率的2倍W上時才能完整的保留所述頻率信號中的信息，即在所述頻率信號的N個 周期內至少包括2*N個所述時鐘信號時才能使編碼值保持在合理的范圍內。
[0047] 較佳的，S的取值范圍為5~10。
[004引進一步，所述處理模塊23還用于：
[0049]若所述時鐘信號的個數M等于S*N，則統計在所述頻率信號的一個周期內所述時鐘 信號的個數，并將所述時鐘信號的個數作為編碼值。
[(K)加]進一步，所述處理模塊23包括：
[0051] 第一處理單元231，用于若所述時鐘信號的個數M小于S*N，則對所述頻率信號進行 處理；
[0052] 在本發明實施例中，若所述時鐘信號的個數M小于S*N，則所述頻率信號的頻率過 高，對所述頻率信號進行分頻處理，統計分頻后的所述頻率信號的一個周期內所述時鐘信 號的個數，將該個數作為編碼值，使編碼值保持在合理的范圍內。
[0053] 第二處理單元232,用于若所述時鐘信號的個數M大于S*N，則對所述時鐘信號進行 處理。
[0054] 在本發明實施例中，若所述時鐘信號的個數M大于S*N，則所述頻率信號的頻率過 低，對所述時鐘信號進行分頻處理，統計所述頻率信號的一個周期內分頻后的所述時鐘信 號的個數，將該個數作為編碼值，使編碼值保持在合理的范圍內。
[0化日]進一步，所述第一處理單元231具化田于：
[0化6]將所述頻率信號輸入分頻系數為 的分頻器，進行分頻處理。
[0057]進一步的，所述第二處理單元232具體用于：
[0化引將所述時鐘信號輸入分頻系數為
的分頻器，進行分頻處理。
[0059] 本發明實施例提供的自適應頻率編碼裝置可W使用在前述對應的方法實施例一 中，詳情參見上述實施例一的描述，在此不再寶述。
[0060] 所述領域的技術人員可W清楚地了解到，為描述的方便和簡潔，僅W上述各功能 模塊或單元的劃分進行舉例說明，實際應用中，可W根據需要而將上述功能分配由不同的 功能模塊或單元完成，即所述裝置的內部結構劃分成不同的功能模塊或單元，上述功能模 塊或單元既可W采用硬件的形式實現，也可W采用軟件的形式實現。另外，各功能模塊或單 元的具體名稱也只是為了便于相互區別，并不用于限制本申請的保護范圍。
[0061] 綜上所述，本發明實施例通過統計在頻率信號的N個周期內時鐘信號的個數M，若 時鐘信號的個數M小于S*N，則對頻率信號進行分頻處理，統計處理后的頻率信號的一個周 期內時鐘信號的個數，將該個數作為編碼值;若時鐘信號的個數M大于S*N，則對時鐘信號進 行分頻處理，統計頻率信號的一個周期內處理后的時鐘信號的個數，將該個數作為編碼值， 使編碼值保持在合理的范圍內，從而提高了編碼精度，降低了資源和時間的消耗。
[0062] 本領域普通技術人員還可W理解，實現上述實施例方法中的全部或部分步驟是可 W通過程序來指令相關的硬件來完成，所述的程序可W在存儲于一計算機可讀取存儲介質 中，所述的存儲介質，包括R0M/RAM、磁盤、光盤等。
[0063] W上所述僅為本發明的較佳實施例而已，并不用W限制本發明，凡在本發明的精 神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護范圍之內。
【主權項】
1. 一種自適應頻率編碼方法，其特征在于，所述方法包括： 通過時鐘信號對頻率信號進行邊沿檢測，以獲得所述頻率信號的周期； 統計在所述頻率信號的N個周期內所述時鐘信號的個數M，其中M、N為大于零的整數； 若所述時鐘信號的個數Μ不等于S*N，則對所述頻率信號進行處理，統計處理后的所述 頻率信號的一個周期內所述時鐘信號的個數，將該個數作為編碼值;或者對所述時鐘信號 進行處理，統計所述頻率信號的一個周期內處理后的所述時鐘信號的個數，將該個數作為 編碼值，其中，S為大于1的整數。2. 根據權利要求1所述的方法，其特征在于，所述方法還包括： 若所述時鐘信號的個數Μ等于S*N，則統計在所述頻率信號的一個周期內所述時鐘信號 的個數，并將所述時鐘信號的個數作為編碼值。3. 根據權利要求1所述的方法，其特征在于，所述若所述時鐘信號的個數Μ不等于S*N， 則對所述頻率信號或所述時鐘信號進行處理包括： 若所述時鐘信號的個數Μ小于S*N，則對所述頻率信號進行處理； 若所述時鐘信號的個數Μ大于S*N，則對所述時鐘信號進行處理。4. 根據權利要求3所述的方法，其特征在于，所述對所述頻率信號進行處理包括：5. 根據權利要求3所述的方法，其特征在于，所述對所述時鐘信號進行處理包括：6. -種自適應頻率編碼裝置，其特征在于，所述裝置包括： 檢測模塊、統計模塊以及處理模塊； 所述檢測模塊，用于通過時鐘信號對頻率信號進行邊沿檢測，以獲得所述頻率信號的 周期； 所述統計模塊，用于統計在所述頻率信號的N個周期內所述時鐘信號的個數M，其中M、N 為大于零的整數； 所述處理模塊，用于若所述時鐘信號的個數Μ不等于S*N，則對所述頻率信號進行處理， 統計處理后的所述頻率信號的一個周期內所述時鐘信號的個數，將該個數作為編碼值;或 者對所述時鐘信號進行處理，統計所述頻率信號的一個周期內處理后的所述時鐘信號的個 數，將該個數作為編碼值，其中，S為大于1的整數。7. 根據權利要求6所述的裝置，其特征在于，所述處理模塊還用于： 若所述時鐘信號的個數Μ等于S*N，則統計在所述頻率信號的一個周期內所述時鐘信號 的個數，并將所述時鐘信號的個數作為編碼值。8. 根據權利要求6所述的裝置，其特征在于，所述處理模塊包括： 第一處理單元，用于若所述時鐘信號的個數Μ小于S*N，則對所述頻率信號進行處理； 第二處理單元，用于若所述時鐘信號的個數Μ大于S*N，則對所述時鐘信號進行處理。9. 根據權利要求8所述的裝置，其特征在于，所述第一處理單元具體用于：10.根據權利要求8所述的裝置，其特征在于，所述第二處理單元具體用于：
【文檔編號】H03M5/10GK105827248SQ201610142837
【公開日】2016年8月3日
【申請日】2016年3月14日
【發明人】董揚輝
【申請人】深圳怡化電腦股份有限公司, 深圳市怡化時代科技有限公司, 深圳市怡化金融智能研究院