一種用于智能繼電保護測試儀的時鐘電路的制作方法
【專利摘要】本發明公開了一種用于智能繼電保護測試儀的時鐘電路，包括晶振電路和與晶振電路輸出端連接的鎖相環電路；所述的晶振電路包括第一電感L1、晶振X、第一電阻R1和第一電容C1；晶振X的電源輸入端通過第一電感L1連接到工作電源，晶振X的NC端懸空、晶振X的接地端接地，晶振X的輸出端通過第一電阻R1與鎖相環連接；晶振X的輸出端與第一電阻R1之間還設置有接地電容。本發明提供了一種用于智能繼電保護測試儀的時鐘電路，采用有源晶振，不需要CPU內部振蕩器，信號質量好，連接方式簡單，且時鐘電路中包括了鎖相環電路，信號穩定。
【專利說明】
一種用于智能繼電保護測試儀的時鐘電路
技術領域
[0001]本發明涉及一種用于智能繼電保護測試儀的時鐘電路。
【背景技術】
[0002]由于傳統變電站的信息反饋量小，故障信息難以匯總分析，接線復雜繁瑣，且對于現場測試運行人員有安全風險等問題，以及這些年來信息、通訊和網絡技術的飛速發展，人們已經開始嘗試研發相應的產品與之匹配，因此智能繼電保護測試儀的產生。
[0003]而時鐘電路對于智能繼電保護測試儀的正常工作有著至關重要的影響，但目前智能繼電保護測試儀中，大多采用無源晶振來產生時鐘，需要CPU內部振蕩器，并且信號不穩定。
【發明內容】
[0004]本發明的目的在于克服現有技術的不足，提供一種用于智能繼電保護測試儀的時鐘電路，采用有源晶振，不需要CHJ內部振蕩器，信號質量好，連接方式簡單，且時鐘電路中包括了鎖相環電路，信號穩定。
[0005]本發明的目的是通過以下技術方案來實現的:一種用于智能繼電保護測試儀的時鐘電路，包括晶振電路和與晶振電路輸出端連接的鎖相環電路;所述的晶振電路包括第一電感L1、晶振X、第一電阻Rl和第一電容Cl;晶振X的電源輸入端通過第一電感LI連接到工作電源，晶振X的NC端懸空、晶振X的接地端接地，晶振X的輸出端通過第一電阻Rl與鎖相環連接;晶振X的輸出端與第一電阻Rl之間還設置有接地電容。
[0006]所述的鎖相環電路包括鑒頻鑒相器、電荷栗、環路濾波器和壓控振蕩器;鑒頻鑒相器的第一輸入端與晶振電路連接;鑒頻鑒相器的輸出端依次通過電荷栗、環路濾波器和壓控振蕩器進行信號輸出；所述的壓控振蕩器的輸出端還與鑒頻鑒相器的反饋信號輸入端連接。
[0007]所述的環路濾波器包括運放Al、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第二電容C2、第三電容C3和第四電容C4;運放Al的反向輸入端與環路濾波器的信號輸入端連接;運放Al的正向輸入端通過第四電阻R4連接到工作電源，第五電阻R5的一端連接到第四電阻R4和運放Al的正向輸入端之間，第五電阻R5的另一端接地;第二電阻R2的一端與運放Al的反向輸入端連接;第二電阻R2的另一端通過第三電容C3連接到運放Al的輸出端；第二電阻R2和第三電容C3組成的電路與第二電容C2并聯;且第二電容C2的兩端分別與運放Al反向輸入端和輸出端連接;運放Al的輸出端通過第三電阻R3連接到環路濾波器的信號輸出端;第三電阻R3與環路濾波器的信號輸出端之間還設置有接地電容C4。
[0008]所述的鑒頻鑒相器采用超高速鑒頻鑒相器AD9901。
[0009]本發明的有益效果是:采用有源晶振，不需要CPU內部振蕩器，信號質量好，連接方式簡單，且時鐘電路中包括了鎖相環電路，信號穩定。
【附圖說明】
[00?0]圖1為晶振電路的原理圖；
圖2為鎖相環電路的原理框圖；
圖3為環路濾波器的示意圖。
【具體實施方式】
[0011]下面結合附圖進一步詳細描述本發明的技術方案，但本發明的保護范圍不局限于以下所述。
[0012]如圖1所示，一種用于智能繼電保護測試儀的時鐘電路，包括晶振電路和與晶振電路輸出端連接的鎖相環電路;所述的晶振電路包括第一電感L1、晶振X、第一電阻Rl和第一電容Cl;晶振X的電源輸入端VCC通過第一電感LI連接到3.3V的工作電源，晶振X的NC端懸空、晶振X的接地端GND接地，晶振X的輸出端OUT通過第一電阻Rl與鎖相環連接；晶振X的輸出端與第一電阻Rl之間還設置有接地電容。
[0013]如圖2所示，所述的鎖相環電路包括鑒頻鑒相器、電荷栗、環路濾波器和壓控振蕩器;鑒頻鑒相器的第一輸入端與晶振電路連接;鑒頻鑒相器的輸出端依次通過電荷栗、環路濾波器和壓控振蕩器進行信號輸出；所述的壓控振蕩器的輸出端還與鑒頻鑒相器的反饋信號輸入端連接。
[0014]如圖3所示，所述的環路濾波器包括運放Al、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第二電容C2、第三電容C3和第四電容C4;運放Al的反向輸入端與環路濾波器的信號輸入端連接;運放Al的正向輸入端通過第四電阻R4連接到工作電源，第五電阻R5的一端連接到第四電阻R4和運放Al的正向輸入端之間，第五電阻R5的另一端接地;第二電阻R2的一端與運放Al的反向輸入端連接;第二電阻R2的另一端通過第三電容C3連接到運放Al的輸出端;第二電阻R2和第三電容C3組成的電路與第二電容C2并聯;且第二電容C2的兩端分別與運放Al反向輸入端和輸出端連接;運放Al的輸出端通過第三電阻R3連接到環路濾波器的信號輸出端;第三電阻R3與環路濾波器的信號輸出端之間還設置有接地電容C4。
[0015]所述的鑒頻鑒相器采用超高速鑒頻鑒相器AD9901。
[0016]進一步地，第四電阻R4和第五電阻R5阻值相等，環路濾波器和電荷栗的工作電源電壓相同，這就能夠使運算放大器能夠將電荷栗的輸出強制與電荷栗電源電壓的一般附近，從而電荷栗的電流失配減小。
[0017]在工作過程中，采用有源晶振，不需要CPU內部振蕩器，信號質量好，連接方式簡單，通過第一電感LI和第一電容Cl進行電源濾波，輸出端采用第一電阻Rl過濾信號。
[0018]考慮到時鐘的穩定性，在時鐘電路中加入了鎖相環電路，來提高時鐘信號的穩定性。
[0019]在鎖相環采用電荷栗型鎖相環，鎖相環中鑒頻鑒相器采用超高速鑒頻鑒相器AD9901，AD9901的一個主要特性是能夠以標準中頻頻率比較相位/頻率輸入，而無需預分頻器，節約了鎖相環電路的成本，將低了其復雜度;在環路濾波器中，將第二電容C2、第三電容C3和第二電阻R2組成的濾波網絡設置于運放Al的反饋回路上，實現低通濾波功能；同時，由第三電阻R3和第四電容組成的濾波網絡進一步進行濾波。
【主權項】
1.一種用于智能繼電保護測試儀的時鐘電路，其特征在于:包括晶振電路和與晶振電路輸出端連接的鎖相環電路;所述的晶振電路包括第一電感L1、晶振X、第一電阻Rl和第一電容Cl;晶振X的電源輸入端通過第一電感LI連接到工作電源，晶振X的NC端懸空、晶振X的接地端接地，晶振X的輸出端通過第一電阻Rl與鎖相環連接；晶振X的輸出端與第一電阻Rl之間還設置有接地電容。2.根據權利要求1所述的一種用于智能繼電保護測試儀的時鐘電路，其特征在于:所述的鎖相環電路包括鑒頻鑒相器、電荷栗、環路濾波器和壓控振蕩器;鑒頻鑒相器的第一輸入端與晶振電路連接;鑒頻鑒相器的輸出端依次通過電荷栗、環路濾波器和壓控振蕩器進行信號輸出;所述的壓控振蕩器的輸出端還與鑒頻鑒相器的反饋信號輸入端連接。3.根據權利要求2所述的一種用于智能繼電保護測試儀的時鐘電路，其特征在于:所述的環路濾波器包括運放Al、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第二電容C2、第三電容C3和第四電容C4;運放Al的反向輸入端與環路濾波器的信號輸入端連接;運放Al的正向輸入端通過第四電阻R4連接到工作電源，第五電阻R5的一端連接到第四電阻R4和運放Al的正向輸入端之間，第五電阻R5的另一端接地;第二電阻R2的一端與運放Al的反向輸入端連接;第二電阻R2的另一端通過第三電容C3連接到運放Al的輸出端;第二電阻R2和第三電容C3組成的電路與第二電容C2并聯;且第二電容C2的兩端分別與運放Al反向輸入端和輸出端連接;運放Al的輸出端通過第三電阻R3連接到環路濾波器的信號輸出端;第三電阻R3與環路濾波器的信號輸出端之間還設置有接地電容C4。4.根據權利要求1所述的一種用于智能繼電保護測試儀的時鐘電路，其特征在于:所述的鑒頻鑒相器采用超高速鑒頻鑒相器AD9901。
【文檔編號】H03L7/099GK105827239SQ201610161215
【公開日】2016年8月3日
【申請日】2016年3月21日
【發明人】王周蓉
【申請人】成都天進儀器有限公司