基于數字電位器的憶阻器仿真器電路的制作方法
【技術領域】
[0001] 本發明屬于新型電路器件領域，涉及一種基于數字電位器的憶阻器仿真器電路。
【背景技術】
[0002] 憶阻器是一種具有記憶性的非線性電阻，也稱為記憶電阻，它是繼電阻、電容和電 感之后的第四種電路元件。憶阻器最早由Chua在1971年提出，但直到2008年才由美國惠普 實驗室發現了一種實際憶阻器的存在，即Ti02憶阻器。憶阻器具有記憶性、突觸特性和納米 尺度，在非易失性存儲器、神經網絡等領域有極大的應用潛力。但由于納米技術的實現困難 和高成本，憶阻器目前還未作為一個實際的元件走向市場，設計一種憶阻器仿真器并用其 替代實際憶阻器進行實驗和應用研究具有重要意義；即使憶阻器商用化以后，也是以大規 模集成電路的形式存在，難有單獨分離的納米級憶阻器可以利用，因此利用憶阻器仿真器 代替實際的Ti02憶阻器進行應用電路設計將具有長遠的意義與價值。
[0003]目前雖已報導了一些惠普Ti02憶阻器仿真器電路，但大多只符合憶阻器的滯回特 性，卻沒有記憶性。少數具有記憶性的仿真器，其記憶時間較短，難以精確模擬實際憶阻器 的非遺失性記憶特性。因此，設計與實現既滿足滯回特性、又滿足非遺失記憶特性的憶阻器 仿真器，對研究實際惠普Ti02憶阻器的特性及其應用具有重要意義。
【發明內容】
[0004]本發明針對現有技術的不足，提供了一種基于數字電位器的憶阻器仿真器電路， 利用一個新的硬件電路實現了具有記憶功能的Ti02憶阻器的端口伏安特性。
[0005]本發明解決技術問題所采取的技術方案如下：實現憶阻器特性的仿真器，本發明 包括采用電阻、電流采樣電路，電流補償電路，MCU微控制器和數字電位器組成。采樣電阻與 數字電位器串聯，其兩端分別連接輸入端(P1、P2);電流采樣電路與采樣電阻兩端相連，獲 取流經采樣電阻的電流值;電流補償電路兩端分別與電流采樣電路、MCU微控制器的AD接口 相連;MCU微控制器的10管腳與數字電位器相連，用于控制數字電位器的電阻變化。
[0006] 優選的，采樣電阻R1-端與輸入端P2相連，另一端與數字電位器芯片(X9C102)的 弓丨腳5相連。
[0007] 優選的，電路采樣電路由芯片(AD620)與電阻R2組成。其芯片輸入引腳2、3分別與 采樣電阻R1相連，輸出引腳6與電流補償電路電阻R3相連。其1、8引腳通過電阻R2相連，第4 弓丨腳接電源-VCC，第7引腳接電源VCC，第5引腳接地。
[0008] 優選的，電流補償電路由芯片（TL082)、電阻1?3、1?4、1?5、1?6、1?7組成。其輸出引腳1， 通過電阻R4與引腳2相連，通過電阻5與引腳6相連，通過電阻R4、R7與電源VCC相連。引腳2通 過電阻R3與芯片(AD620)引腳6相連。引腳3與引腳5接地。引腳4接電源-VCC，引腳8接電源 VCC。引腳6通過電阻R6與引腳7、MCU微控制器(STC12C2052AD)引腳19相連，通過電阻R5與引 腳1相連。引腳7與MCU微控制器(STC12C2052AD)引腳19相連。
[0009] 優選的，MCU微控制器采用STC12C2052AD芯片，與電阻R8、電容(：1工2、02，晶振〇8〇 組成最小控制系統。其引腳1通過電阻R8接地，通過電容Cl與電源+5V相連。引腳4通過晶振Osc與引腳5相連。引腳4,5分別通過電容C2、C3接地。引腳7與數字電位器芯片(X9C102)的引 腳2相連，引腳8與數字電位器芯片(X9C102)的引腳1相連。引腳20與電源+5V相連。引腳2、3、 6、9、10、11、12、13、14、15、16、17、18、19 懸空。
[0010]優選的，數字電位器采用芯片X9C102。其引腳3懸空，引腳4與引腳7接地。引腳5與 電阻R1相連，引腳6與輸入端P1相連。引腳8與電源+5V相連。
[0011] 本發明利用模擬電路實現Ti02憶阻器伏安特性，本發明利用集成運算電路實現憶 阻器特性中的相應運算，其中，集成運算放大器主要用以實現電壓跟隨、電壓反相放大和電 流的積分運算，模擬乘法器用以實現電流積分與電流的乘積。本發明設計了一種能夠實現 Ti02憶阻器伏安特性的仿真器，其結構簡單，在目前及將來無法獲得納米級單個孤立憶阻 器器件的情況下，可代替實際Ti02憶阻器實現與憶阻器相關的電路設計、實驗及應用，對憶 阻器的特性和應用研究具有重要的意義。
[0012] 本發明設計的憶阻器仿真器，采用數字電位器，微控制器和高品質的儀表差分放 大器，使得憶阻器仿真器兩輸入端的電流相等，具有非遺失的記憶功能，更加符合實際憶阻 器的特性。該模擬電路結構簡單，調試方便，穩定性好，能夠很好地模擬憶阻器端口特性。
【附圖說明】
[0013]圖1本發明的憶阻器仿真器電路結構圖。
[0014] 圖2本發明的電路原理圖。
【具體實施方式】
[0015]下面結合附圖對本發明更進一步的詳細說明。
[0016] HP實驗室Ti02憶阻器的基本特性方程為：
[0018]由此推導出以記憶電阻M(t)表示的伏安關系，假設流經憶阻器的電流為i(t)，其 端口電壓為U(t)，則憶阻器的端口電壓與電流關系式為
[0020] 其中：1^為憶阻器的最小阻值，即W(t)=D時的憶阻器阻值;為憶阻器的最大飽 和阻值，即W(t) = 0時的憶阻器阻值。
[0021] 在Ti02構建的憶阻器模型中定義
[0023]其中:μν稱為半導體摻雜離子迀移率，可得
[0025]將(4)式帶人(2)式可得
[0029] 可得記憶電阻的阻值表達式
[0031]本憶阻器仿真器的實現，就是設計一種模擬電路以實現式(7)所描述的運算。
[0032]如圖1所示，憶阻器仿真器電路由采樣電阻，電流采用電路，電流補償電路，數字電 位器，MCU微控制器組成。
[0033]如圖2所說，P1與P2作為兩個輸入端，采樣電阻R1與數字電位器(X9C102)相串聯， 因此憶阻器模型中有：
[0034]R〇ff=R__+R游_纖蠘3遭》R游_纖蠘3遭 (8)
[0035] 由于采樣電阻與數字電位器串聯，通過電流采樣電路獲得流經采樣電阻的電流， 即為i(n)。其中η為采樣計數，為采樣時間間隔。
[0036]由于輸入端口電流的流向可由Ρ1到Ρ2,也可以由Ρ2到Ρ1，因此AD620采樣的結果可 為正也可為負，但STC12C2052AD單片機的AD只能識別大于0V的電壓值，因此AD620采樣后的 值需要進過一個電流補償電路將采樣的電流值整體提高到〇值以上。STC12C2052AD通過內 部集成的AD轉換器獲取輸入端口電流值的大小，并根據該值判斷當前電流的流向，如果判 斷出ΑΒ端口電流流向為Ρ1到Ρ2時，可增大數字電位器的阻值;如果判斷出輸入端口電流流 向為Ρ2到Ρ1時，則減小數字電位器的阻值。每次調整電阻器的步進則根據當前采樣值跳變 的大小進行等比調節。通過程序控制數字電位器實現運算
[0038]以此模擬憶阻器的阻值變化。
[0039]本領域的普通技術人員應當認識到，以上實施例僅是用來驗證本發明，而并非作 為對本發明的限定，只要是在本發明的范圍內，對以上實施例的變化、變形都將落在本發明 的保護范圍內。
【主權項】
1. 基于數字電位器的憶阻器仿真器電路，其特征在于:包括采用電阻、電流采樣電路， 電流補償電路，MCU微控制器和數字電位器;采樣電阻與數字電位器串聯，其兩端分別連接 輸入端(P1、P2);電流采樣電路與采樣電阻兩端相連，獲取流經采樣電阻的電流值；電流補 償電路兩端分別與電流采樣電路、MCU微控制器的AD接口相連;MCU微控制器的10管腳與數 字電位器相連，用于控制數字電位器的電阻變化。2. 根據權利要求1所述的基于數字電位器的憶阻器仿真器電路，其特征在于:采樣電阻 R1-端與輸入端P2相連，另一端與數字電位器芯片(X9C102)的引腳5相連。3. 根據權利要求2所述的基于數字電位器的憶阻器仿真器電路，，其特征在于：電流采 樣電路由芯片(AD620)與電阻R2組成;芯片輸入引腳2、3分別與采樣電阻R1相連，輸出引腳6 與電流補償電路中的電阻R3相連;其引腳1、8通過電阻R2相連，引腳4接電源-VCC，引腳7接 電源VCC，引腳5接地。4. 根據權利要求3所述的基于數字電位器的憶阻器仿真器電路，其特征在于：電流補償 電路由芯片(TL082)、電阻1?3、1?4、1?5、1?6、1?7組成;其輸出引腳1，通過電阻1?4與引腳2相連，通 過電阻R5與引腳6相連，通過電阻R4、R7與電源VCC相連；引腳3與引腳5接地；引腳4接電源-VCC，引腳8接電源VCC;引腳6通過電阻R6與引腳7、MCU微控制器(STC12C2052AD)引腳19相 連，通過電阻R5與引腳1相連；引腳7與MCU微控制器(STC12C2052AD)引腳19相連。5. 根據權利要求4所述的基于數字電位器的憶阻器仿真器電路，其特征在于:MCU微控 制器采用STC12C2052AD芯片，與電阻R8、電容(：1、02、02，晶振〇8〇組成最小控制系統;其引腳 1通過電阻R8接地，通過電容C1與電源+5V相連；引腳4通過晶振Osc與引腳5相連；引腳4,5分 別通過電容C2、C3接地；引腳7與數字電位器芯片(X9C102)的引腳2相連，引腳8與數字電位 器芯片(X9C102)的引腳1相連；引腳20與電源+5V相連；引腳2、3、6、9、10、11、12、13、14、15、 16、17、18、19懸空。6. 根據權利要求5所述的基于數字電位器的憶阻器仿真器電路，其特征在于:數字電位 器采用芯片X9C102;其引腳3懸空，引腳4與引腳7接地；引腳5與電阻R1相連，引腳6與輸入端 P1相連；引腳8與電源+5V相連。
【專利摘要】本發明公開了一種基于數字電位器的憶阻器仿真器電路。本發明根據HP實驗室TiO2憶阻器的數學模型，對數學模型進行離散分析，獲得了憶阻器數學模型的離散模型，根據所得出的離散數學模型，利用控制電路和數字電位器實現惠普實驗室憶阻器模型。本發明提供的憶阻器仿真器包括數字電位器、高品質的儀表差分放大器、單片機。在無法獲得納米尺度單個孤立憶阻器器件的情況下，本發明提供的憶阻器仿真器可代替實際TiO2憶阻器進行憶阻器相關電路的設計與實驗，也可用于其他需要憶阻器的領域。
【IPC分類】G11C13/00, H03K19/00
【公開號】CN105450210
【申請號】CN201510967269
【發明人】王光義, 袁方, 王晉, 彭存建, 張祥
【申請人】杭州電子科技大學
【公開日】2016年3月30日
【申請日】2015年12月18日