一種基于時鐘調相的串并轉換電路的制作方法
【技術領域】
[0001]本發明屬于一種信號串并轉換電路，具體是一種基于時鐘調相的高速數字信號串并轉換電路。
【背景技術】
[0002]目前的調相電路主要分為模擬調相電路與數字調相電路，模擬調相電路由于利用模擬器件產生調相，具有調相時間尺度大、調相時間固定以及調相精度差等缺點，從而限制了它的應用。數字調相電路具有調相精度高、時間可編程等優點，但是目前只能用專用芯片來實現，然而專用可編程調相芯片一般價格比較昂貴，且有較多的引腳，給電路設計帶來極大的不便。比如，專利申請號201310685028.9的發明基于FPGA的高速串并轉換電路，通過對輸入數字信號進行調相，在同一時鐘上升沿到來時對不同的數字信號進行采樣，從而實現對輸入信號的串并轉換；專利申請號201210481603.9 一種基于FPGA的納秒級數字可編程延時電路的發明，只能使用查找表實現延時。
【發明內容】
[0003]本發明的目的是提供一種時鐘調相電路，提出一種在低速時鐘下對高速數字信號進行串并轉換的方法，通過FPGA設計電路使時鐘信號進行多次調相后，對數字信號進行采樣，將高速數字信號的串行輸入轉為并行輸出。
[0004]為實現高速數字信號的串并轉換，本發明的實現方案是:一種基于時鐘調相的串并轉換電路，實現高速數字信號的串行輸入轉換為并行輸出，整個系統由同步復位電路、多級時鐘調相電路和多級采樣電路三部分組成，所述數字信號串并轉換過程包括以下電路:
所述的電路一為同步復位電路，對輸入輸出信號進行同步，使多級采樣電路能夠采集到穩定的輸入信號，并對系統進行復位；其輸出連接至時鐘調相電路及多級采樣電路的復位輸入。
[0005]所述的電路二為多級時鐘調相電路，其對輸入低頻率時鐘信號進行調相，并輸出Μ級經過不同調相的時鐘信號；時鐘調相電路由多級基本時鐘調相電路級聯組成，基本時鐘調相電路由鎖相環電路和多級基本時鐘相位延時電路級聯組成；
所述的電路三為多級采樣電路，多級時鐘調相電路中的調相時鐘一一對應輸入多級采樣電路中的寄存器，在各個調相時鐘的上升沿，多級采樣電路分別對輸入的數字信號進行采樣存儲，并可靠輸出，從而實現對輸入數字信號的串并轉換。
[0006]所述的同步復位電路，對輸入輸出信號進行同步，使數據采集時不丟失，提高穩定性，并可以對整個系統進行復位。
[0007]所述的時鐘調相電路由Μ個基本時鐘調相電路級聯而成。每個基本時鐘調相電路由鎖相環電路和若干個基本時鐘相位延時電路級聯而成。鎖相環電路對時鐘相位進行粗調，基本時鐘相位延時電路對時鐘相位進行細調。前一級基本時鐘相位延時電路的輸出為后一級基本時鐘相位延時電路的輸入，最后一級的基本時鐘相位延時電路的輸出即為該時鐘調相電路的輸出。
[0008]所述的多級時鐘調相電路，由若干個基本時鐘調相電路級聯而成，前一級基本時鐘調相電路的輸出端對應后一級基本時鐘調相電路的輸入端。
[0009]所述的多級采樣電路，多級采樣電路中寄存器的時鐘與多級時鐘調相電路中的調相時鐘一一對應，在時鐘上升沿，分別對輸入的數字信號進行采樣，從而實現數字信號的串并轉換。
[0010]所述的時鐘調相電路，時鐘調相電路中的鎖相環對時鐘相位進行粗調，基本時鐘相位延時電路由FPGA內部的查找表實現，可實現納秒級的精確延時，從而實現對時鐘的相位調整。
[0011]本發明與常規串并轉換電路相比，其顯著優點為:(1)本發明通過對輸入時鐘進行調相，在各級時鐘上升沿來臨時，對輸入信號進行采樣實現串并轉換。(2)本發明根據需要選擇對輸入時鐘進行粗調或者精調，鎖相環對輸入時鐘進行粗調，使用查找表實現精調。大大節約了查找表資源的使用。(2)本發明提供的電路僅使用FPGA即可實現以低速時鐘對高速數字信號進行串并轉換，經過調相的時鐘相當于將原時鐘信號的頻率提高了 M，因此可以轉換遠高于自身頻率的高速信號。(4)本發明提出的串并轉換電路與其它同類方式相比，成本大大降低，且具有設計易實現及靈活度高等優點。
【附圖說明】
[0012]圖1為本發明基于時鐘調相的串并轉換電路的結構示意圖。
[0013]圖2為本發明數字信號串并轉換結構示意圖。
[0014]圖3為本發明時鐘調相電路示意圖。
[0015]圖4為本發明多級采樣電路示意圖。
[0016]圖5為本發明查找表延時模塊不意圖。
[0017]圖6為本發明數字信號串并轉換的時序示意圖。
【具體實施方式】
[0018]下面結合附圖對本發明做進一步的詳細說明。
[0019]本發明提供了一種基于時鐘調相的串并轉換電路，其實現結構由同步復位電路、多級時鐘調相電路和多級采樣電路三部分組成，如圖1所示。通過FPGA設計電路使時鐘信號進行多次調相后，對數字信號進行采樣，將高速數字信號的串行轉為并行。下面對各部分結構進行詳細介紹:
數字信號串并轉換結構如圖2所示，多級時鐘調相電路輸出的調相時鐘一一對應輸入多級采樣電路中的寄存器，同時將數字信號輸入Μ級寄存器，在Μ級調相時鐘的上升沿輸出并行信號。
[0020]時鐘調相電路如圖3所示，由鎖相環電路以及若干個基本時鐘相位延時電路級聯而成。時鐘首先進入鎖相環電路，鎖相環電路的輸出輸入到第一級相位延時電路，前一級相位延時電路的輸出作為后一級相位延時電路的輸入。時鐘調相電路中的鎖相環電路對時鐘相位進行粗調，基本時鐘相位延時電路對時鐘相位進行細調。
[0021]時鐘調相電路中的鎖相環電路及基本時鐘相位延時電路的個數可以根據需求而靈活設置。即鎖相環電路可以選擇為使用或不使用，基本時鐘相位延時電路的個數可以根據系統要求選擇1~N個，N由實際電路資源及系統要求決定。
[0022]多級時鐘調相電路由若干個時鐘調相電路級聯而成，每一級調相電路的輸出時鐘為Clkl，Clk2，……，Clkm，并作為下一級調相電路的輸入時鐘。輸出的各級時鐘信號分別作為多級采樣電路中各級寄存器的輸入時鐘。
[0023]多級采樣電路如圖4所示，各級寄存器的輸入時鐘為多級調相電路中對應的輸出時鐘，數據輸入端為需要采樣的高速數字信號，輸出信號即為所需的并行信號。
[0024]查找表延時模塊如圖5所示，每個查找表對輸入信號的固定延時為lOOps。例如:輸入的時鐘為100MHz，，即每個時鐘周期為10ns。若將時鐘經過10個查找表級聯的基本時鐘調相延時單元，則可對輸入時鐘延時Ins。通過查找表對輸入信號的精確延時完成對時鐘相位的調整。
[0025]數字信號串并轉換的時序示意圖如圖6所示，低速時鐘通過延時形成多個調相時鐘，分別在上升沿時采集不同時刻的高速數字信號，將高速信號由串行轉換成并行，并輸出。
[0026]綜上所述，本發明通過FPGA對時鐘信號進行調相，實現電路的可編程納秒級精確調相，可以滿足數字電路的各種調相需求，且結構簡單，成本低廉，并通過調相后的時鐘信號對數字信號進行采樣，實現信號的串并轉換。
【主權項】
1.一種基于時鐘調相的串并轉換電路，其特征在于:實現高速數字信號的串行輸入轉換為并行輸出，包含同步復位電路、多級時鐘調相電路和多級采樣電路三部分: 電路一，同步復位電路，對輸入輸出信號進行同步，使多級采樣電路能夠采集到穩定的輸入信號，并對系統進行復位； 電路二，多級時鐘調相電路，對輸入低頻率時鐘信號進行調相，并輸出Μ級經過調相的時鐘信號；時鐘調相電路由多級基本時鐘調相電路組成，基本時鐘調相電路由鎖相環電路和多級基本時鐘相位延時電路組成； 電路三，多級采樣電路，多級時鐘調相電路中的調相時鐘一一對應輸入多級采樣電路中的寄存器，在時鐘上升沿時，分別對輸入的數字信號進行采樣存儲，并可靠輸出，從而實現對輸入數字信號的串并轉換。2.根據權利要求1所述的基于時鐘調相的串并轉換電路，其特征在于:電路二中所述的時鐘調相電路由Μ個基本時鐘調相電路級聯而成；每個基本時鐘調相電路由鎖相環和若干個基本時鐘相位延時電路級聯而成；鎖相環對時鐘相位進行粗調，基本時鐘相位延時電路對時鐘相位進行細調；前一級基本時鐘相位延時電路的輸出作為后一級基本時鐘相位延時電路的輸入，最后一級的基本時鐘相位延時電路的輸出即為該時鐘調相電路的輸出。3.根據權利要求1所述的基于時鐘調相的串并轉換電路，其特征在于:電路三所述的多級采樣電路，多級采樣電路中寄存器中的時鐘與多級時鐘調相電路中的調相時鐘--對應，在時鐘上升沿，分別對輸入的數字信號進行采樣，從而實現數字信號的串并轉換。4.根據權利要求2所述的基于時鐘調相的串并轉換電路，其特征在于:所述時鐘調相電路中的鎖相環對時鐘相位進行粗調，基本時鐘相位延時電路由FPGA內部的查找表實現，可實現納秒級的精確延時，從而實現對時鐘的精細化相位調整。5.根據權利要求2所述的基于時鐘調相的串并轉換電路，其特征在于:所述基本時鐘相位調相電路由FPGA內部的查找表實現對時鐘相位的精確調整；信號從查找表的輸入到輸出的延時為lOOps，即通過一個或多個查找表，經過延時，即可完成對時鐘相位的精確調整。6.根據權利要求2所描述的基于時鐘調相的串并轉換電路，其特征在于:每個基本時鐘調相電路中的鎖相環電路及基本時鐘相位延時電路的個數可以設置，即鎖相環電路可以選擇為使用或不使用，基本時鐘相位延時電路的個數可以根據系統要求選擇1~N個，N由實際電路資源決定。
【專利摘要】本發明公開了一種基于時鐘調相的串并轉換電路。該電路由同步復位電路、時鐘調相電路及采樣電路三部分組成。輸入時鐘經時鐘調相電路輸出M級經過調相的時鐘，M級調相時鐘輸入采樣電路，在各級時鐘上升沿，采樣電路將串行的輸入數據轉換為并行數據，并可靠輸出。本發明可通過FPGA編程及布局布線時鐘約束技術實現時鐘相位的精確控制，從而完成以低頻時鐘對高速數字信號的采集功能。本系統具有精度高、速度快、穩定性好、電路設計簡單、通用性強等特點。
【IPC分類】H03M9/00
【公開號】CN105245235
【申請號】CN201510727717
【發明人】李洪濤, 朱璨, 朱曉華, 顧陳, 席峰, 侍宇峰, 李康, 陳勝垚, 王海青, 袁澤世
【申請人】南京理工大學
【公開日】2016年1月13日
【申請日】2015年10月30日