硅基低漏電流懸臂梁柵金屬氧化物場效應晶體管或非門的制作方法
【技術領域】
[0001] 本發明提出了硅基低漏電流懸臂梁柵金屬氧化物半導體場效應晶體管（MOSFET) 或非門，屬于微電子機械系統（MEMS)的技術領域。
【背景技術】
[0002] 伴隨著微電子技術的深入發展，如今晶體管的尺寸已經發展至納米級別，相應的 集成電路單位面積的集成度仍然在不斷地提升，芯片的功能也日趨復雜，呈現出了數模混 合的狀態，同時芯片的處理速度越來越高。隨之而來的就是集成電路的功耗問題，而過高的 功耗會使得芯片過熱，晶體管的工作特性會受到溫度的影響而發生改變，所以過熱的芯片 溫度不僅會使芯片壽命降低，而且會影響芯片的穩定性。由于電池技術的發展遭遇了前所 未有的技術瓶頸，所以找到一種低功耗的解決方案就顯得十分重要。
[0003] 或非門電路作為數字電路的重要組成部分，它能夠實現兩個輸入端所輸入的數字 信號的或非邏輯功能，由于或非門電路在中央處理器等數字式電路中有巨大的應用，所以 對或非門電路的功耗和溫度的控制就顯得十分重要，由常規MOS管組成的或非門，隨著集 成度的提升，功耗變得越來越嚴重，功耗過大帶來的芯片過熱問題會嚴重影響集成電路的 性能，MEMS技術的發展使得制造具有可動柵的晶體管成為可能，具有可動柵的晶體管可以 有效降低柵極電壓帶來的柵極漏電流，進而降低或非門電路的功耗。
【發明內容】
[0004] 技術問題：本發明的目的是提供一種硅基低漏電流懸臂梁柵MOSFET或非門，將傳 統或非門中采用的兩個常規MOS管換為兩個具有懸臂梁柵的MOS管，可以有效地減小柵極 漏電流從而降低電路的功耗。
[0005] 技術方案：本發明的硅基低漏電流懸臂梁柵金屬氧化物場效應晶體管或非門由兩 個懸臂梁柵NMOS管即第一NMOS管和第二NMOS管以及一個負載電阻組成，兩個NMOS管的 源極連接在一起共同接地，漏極也連接在一起隨后通過負載電阻與電源電壓相連接，兩路 輸入信號A、B分別在兩個NMOS管的柵極上輸入，輸出信號在兩個NMOS管的漏極和負載電 阻之間輸出；引線用Al制作，NMOS管的柵極懸浮在二氧化硅層的上方形成懸臂梁柵，懸臂 梁柵的一端固定在錨區上，另一端懸浮在二氧化硅層的上，錨區用多晶硅制作在二氧化硅 層上，N+有源區是NMOS管的源極和漏極，源極和漏極通過通孔與引線連接，下拉電極在懸 臂梁柵下的部分被二氧化硅層覆蓋，整個或非門電路制作在P型硅襯底上。
[0006] 所述的NMOS管的懸臂梁柵的下拉電壓設計的與NMOS管的閾值電壓相等，只有當 NMOS管的懸臂梁柵上所加的電壓大于NMOS管的閾值電壓時，其懸臂梁柵6才能下拉并接觸 二氧化硅層從而使懸臂梁柵NMOS管反型導通，當所加電壓小于NMOS管的閾值電壓時懸臂 梁柵就不能下拉，當該或非門在輸入信號的作用下處于工作態時，兩個NMOS管就在導通或 者截止狀態之間變化，當NMOS管處于關斷態時其懸臂梁柵就處于懸浮態，使或非門具有較 小的直流漏電流。
[0007] 該或非門負載電阻的阻值設置為當其中任意一個NMOS管導通時，相比于導通的 NMOS管，該電阻的阻值足夠大可使得輸出為低電平，當兩個NMOS管都不能導通時，相比于 截止的NMOS管，該電阻的阻值足夠小可使得輸出為高電平。
[0008] 有益效果：本發明的硅基低漏電流懸臂梁柵MOSFET或非門由于具有可動的懸臂 梁柵，該NMOS管處于關斷狀態時，其懸臂梁柵及就處于懸浮狀態，減小了柵極直流漏電流， 使本發明中的或非門的功耗得到了有效地降低。
【附圖說明】
[0009] 圖1是硅基低漏電流懸臂梁柵MOSFET或非門的俯視圖，
[0010] 圖2是硅基低漏電流懸臂梁柵MOSFET或非門的A-A'向的剖面圖，
[0011] 圖3是硅基低漏電流懸臂梁柵MOSFET或非門的B-B'向的剖面圖，
[0012] 圖4是硅基低漏電流懸臂梁柵MOSFET或非門的原理圖。
[0013] 圖中包括：第一NMOS管1、第二NMOS管2、負載電阻3、引線4、二氧化硅層5、懸臂 梁柵6、錨區7、N+有源區8、通孔9、下拉電極10、P型硅襯底11。
【具體實施方式】
[0014] 本發明的硅基低漏電流懸臂梁柵MOSFET或非門主要是由兩個懸臂梁柵NMOS管即 第一NMOS管1和第二NMOS管2以及一個阻值合適的負載電阻3組成，兩個NMOS管的源極 連接在一起共同接地，兩個NMOS管的漏極也連接在一起隨后與負載電阻3相連接，該負載 電阻3的阻值與NMOS管導通或者截止狀態下的阻值決定電源電壓的分壓比，進而決定輸出 為高電平還是低電平，負載電阻3與電源電壓相連接。兩路輸入信號分別在兩個NMOS管 的柵極上輸入，輸出信號在兩個NMOS管的漏極和負載電阻3之間輸出；引線4用Al制作， NMOS管的柵極懸浮在二氧化硅層5的上方形成懸臂梁柵6,懸臂梁柵6的兩個錨區7用多 晶硅制作在二氧化硅層5上，N+有源區8是NMOS管的源極和漏極，源極和漏極通過通孔9 與引線4連接，下拉電極10在懸臂梁柵6下的部分被二氧化硅層5覆蓋，整個電路制作在 P型硅襯底11上。
[0015] 處于工作狀態時，該或非門的兩個NMOS管的下拉電極10都是接地的，將高電平或 者低電平通過錨區7分別加在兩個NMOS管的懸臂梁柵極6上，高電平即數字信號"1"的 電壓足夠大，能夠使加載了高電平的NMOS管的懸臂梁柵6下拉并且導通，而低電平不能使 NMOS管的懸臂梁柵6下拉，所以當兩個NMOS管的柵極都加載低電平時，兩個NMOS管都不能 導通，則輸出為高電平；當其中任意一個NMOS管或者兩個NMOS管都加載高電平時，則輸出 為低電平，實現對輸入信號進行或非的功能，對應的公式為Y=^并且該或非門中的NMOS 管隨著輸入信號的變化其狀態也在導通與關斷之間變化，當NMOS管處于關斷態時其懸臂 梁柵6就處于懸浮狀態，這就意味著此刻該或非門中的MOSFET上不存在柵極漏電流，降低 了電路的功耗。或非門的真值表：
[0017] 硅基低漏電流懸臂梁柵MOSFET或非門的制備方法包括以下幾個步驟：
[0018] 1)準備P型Si襯底11 ;
[0019] 2)底氧生長，通過熱氧化在平整的硅表面生長一層均勻的氧化層，作為緩沖層；
[0020] 3)沉積氮化硅，然后光刻和刻蝕氮化硅層，保留有源區的氮化硅，場區的氮化硅去 除；
[0021] 4)場氧化，對硅片進行高溫熱氧化，在場區生長了所需的厚氧化層5 ;
[0022] 5)去除氮化硅和底氧層，采用干法刻蝕技術將硅片表面的的氮化硅和底氧全部去 除；
[0023] 6)在硅片上涂覆一層光刻膠，光刻和刻蝕光刻膠，去除需要制作懸臂梁電極板位 置的光刻膠。然后淀積一層A1，去除光刻膠以及光刻膠上的A1，形成下拉電極10 ;
[0024] 7)進行柵氧化，形成高質量的氧化層；
[0025] 8)離子注入，調整NMOS的閾值電壓；
[0026] 9)利用CVD技術沉積多晶硅，光刻柵圖形和多晶硅引線圖形，通過干法刻蝕技術 亥Ij蝕多晶娃，保留輸入引線4和懸臂梁柵的錨區7位置的多晶硅。
[0027] 10)通過旋涂方式形成PMGI犧牲層，然后光刻犧牲層，僅保留懸臂梁柵6下方的犧 牲層；
[0028] 11)蒸發生長Al;
[0029] 12)涂覆光刻膠，保留懸臂梁柵6上方的光刻膠；
[0030] 13)反刻Al，形成懸臂梁柵6 ;
[0031] 14)涂覆光刻膠，光刻并刻蝕出磷的注入孔，注入磷，形成NMOS管的有源區8 ;
[0032] 15)制作通孔9和引線4 ;
[0033] 16)釋放PMGI犧牲層，形成懸浮的懸臂梁柵6 ;
[0034] 本發明與現有技術的區別：
[0035] 在本發明中的或非門所用的懸臂梁柵MOSFET的柵極并不是直接緊貼在二氧化硅 層上方，而是依靠錨區的支撐懸浮在二氧化硅層上方。NMOS管的懸臂梁柵的下拉電壓設計 得與NMOS管的閾值電壓相等，只有當NMOS管的懸臂梁柵上所加的電壓大于NMOS管的閾值 電壓時，其懸臂梁柵才能下拉并接觸二氧化硅層從而使懸臂梁柵NMOS管反型導通，當所加 電壓小于NMOS管的閾值電壓時懸臂梁柵就不能下拉，當該或非門在輸入信號的作用下處 于工作態時，兩個NMOS管就在導通或者截止狀態之間變化，當NMOS管處于關斷態時其懸臂 梁柵就處于懸浮態，正因為如此，就使本發明中的或非門具有較小的直流漏電流。
[0036] 滿足以上條件的結構即可視為本發明的硅基低漏電流懸臂梁柵MOSFET或非門。
【主權項】
1. 一種硅基低漏電流懸臂梁柵金屬氧化物場效應晶體管或非門，其特征在于該或非門 由兩個懸臂梁柵NMOS管即第一 NMOS管（1)和第二NMOS管（2)以及一個負載電阻（3)組成， 兩個NMOS管的源極連接在一起共同接地，漏極也連接在一起隨后通過負載電阻（3)與電源 電壓相連接，兩路輸入信號A、B分別在兩個NMOS管的柵極上輸入，輸出信號在兩個NMOS管 的漏極和負載電阻（3)之間輸出；引線（4)用Al制作，NMOS管的柵極懸浮在二氧化硅層（5) 的上方形成懸臂梁柵（6)，懸臂梁柵（6)的一端固定在錨區（7)上，另一端懸浮在二氧化硅 層（5)的上，錨區（7)用多晶硅制作在二氧化硅層（5)上，N+有源區（8)是NMOS管的源極 和漏極，源極和漏極通過通孔（9)與引線（4)連接，下拉電極（10)在懸臂梁柵（6)下的部分 被二氧化硅層（5 )覆蓋，整個或非門電路制作在P型硅襯底（11)上。2. 根據權利要求1所述的硅基低漏電流懸臂梁柵金屬氧化物場效應晶體管或非門，其 特征在于所述的NMOS管的懸臂梁柵（6)的下拉電壓設計的與NMOS管的閾值電壓相等，只 有當NMOS管的懸臂梁柵（6)上所加的電壓大于NMOS管的閾值電壓時，其懸臂梁柵（6)才 能下拉并接觸二氧化硅層5從而使懸臂梁柵NMOS管反型導通，當所加電壓小于NMOS管的 閾值電壓時懸臂梁柵（6)就不能下拉，當該或非門在輸入信號的作用下處于工作態時，兩個 NMOS管就在導通或者截止狀態之間變化，當NMOS管處于關斷態時其懸臂梁柵（6)就處于懸 浮態，使或非門具有較小的直流漏電流。3. 根據權利要求1所述的硅基低漏電流懸臂梁柵金屬氧化物場效應晶體管或非門，其 特征在于該或非門負載電阻（3)的阻值設置為當其中任意一個NMOS管導通時，相比于導通 的NMOS管，該負載電阻（3)的阻值足夠大可使得輸出為低電平，當兩個NMOS管都不能導通 時，相比于截止的NMOS管，該電阻的阻值足夠小可使得輸出為高電平。
【專利摘要】本發明的硅基低漏電流懸臂梁柵金屬氧化物場效應晶體管或非門由兩個懸臂梁柵NMOS管即第一NMOS管(1)和第二NMOS管(2)以及一個負載電阻(3)組成，兩個NMOS管的源極連接在一起共同接地，漏極也連接在一起隨后通過負載電阻(3)與電源電壓相連接，兩路輸入信號A、B分別在兩個NMOS管的柵極上輸入，輸出信號在兩個NMOS管的漏極和負載電阻(3)之間輸出；引線(4)用Al制作，NMOS管的柵極懸浮在二氧化硅層(5)的上方形成懸臂梁柵(6)，懸臂梁柵(6)的一端固定在錨區(7)上，另一端懸浮在二氧化硅層(5)的上，當所加電壓小于NMOS管的閾值電壓時懸臂梁柵就不能下拉，使本發明中的或非門具有較小的直流漏電流。
【IPC分類】H03D7/16
【公開號】CN105024649
【申請號】CN201510379527
【發明人】廖小平, 陳子龍
【申請人】東南大學
【公開日】2015年11月4日
【申請日】2015年7月1日