時鐘電路的制作方法
【技術領域】
[0001]本申請涉及時鐘電路技術領域，尤其涉及一種接口簡單、硬件成本低廉的時鐘電路。
【背景技術】
[0002]時鐘電路可以簡單定義如下:1.就是產生象時鐘一樣準確的振蕩電路。2.任何工作都按時間順序，用于產生這個時間的電路就是時鐘電路。
[0003]現在流行的時鐘電路很多，如DS1302、DS1307、PCF8485等。這些電路被廣泛地采用。但是目前的時鐘電路還是存在接口復雜、硬件成本高的問題。
[0004]因此，亟需一種接口簡單、硬件成本低廉的時鐘電路。
【發明內容】
[0005]本申請的目的是提供一種接口簡單、硬件成本低廉的時鐘電路。
[0006]為了實現上述目的，本申請提供的技術方案為:提供一種時鐘電路，包括:DS133833芯片，DS133833芯片的Xl及X2引腳兩端連接有晶振CY1，電源通過電阻R39與X2引腳連接，電源與VCC引腳連接，電源通過二極管D18與VBAT引腳連接，VBAT引腳還連接有電池。
[0007]電池BATTl正負極之間還并聯有電容C40，電容C40的電容值為0.1 μ F。
[0008]所述電池BATTl還通過電阻R84給晶振CYl作備用電源。
[0009]晶振CYl兩端均還連接有電容C33及電容C34，且電容C33及電容C34的負極接地。
[0010]晶振CYl的頻率為32.768kHz，電阻R39的阻值為10M，二極管D18是型號為SS14的二極管。
[0011]電阻R84的阻值為10M。
[0012]與現有技術相比，本申請是一種接口簡單、硬件成本低廉的時鐘電路。
[0013]通過以下的描述并結合附圖，本申請將變得更加清晰，這些附圖用于解釋本申請的實施例。
【附圖說明】
[0014]圖1為本申請時鐘電路的電路原理圖。
【具體實施方式】
[0015]現在參考附圖描述本申請的實施例，附圖中類似的元件標號代表類似的元件。如上所述，如圖1所示，本申請提供的技術方案為:提供一種時鐘電路，包括:DS133833芯片，DS133833芯片的Xl及X2引腳兩端連接有晶振CY1，電源通過電阻R39與X2引腳連接，電源與VCC引腳連接，電源通過二極管D18與VBAT引腳連接，VBAT引腳還連接有電池。
[0016]電池BATTl正負極之間還并聯有電容C40，電容C40的電容值為0.1 yF。電池BATTl與電容C40的負極接地。
[0017]所述電池BATTl還通過電阻R84給晶振CYl作備用電源。
[0018]晶振CYl兩端均還連接有電容C33及電容C34，且電容C33及電容C34的負極接地。
[0019]晶振CYl的頻率為32.768kHz，電阻R39的阻值為10M，二極管D18是型號為SS14的二極管。
[0020]電阻R84的阻值為10M。
[0021]與現有技術相比，本申請是一種接口簡單、硬件成本低廉的時鐘電路。
【主權項】
1.一種時鐘電路，其特征在于，包括:DS133833芯片，DS133833芯片的Xl及X2引腳兩端連接有晶振CY1，電源通過電阻R39與X2引腳連接，電源與VCC引腳連接，電源通過二極管D18與VBAT引腳連接，VBAT引腳還連接有電池。
2.如權利要求1所述的時鐘電路，其特征在于:電池BATTl正負極之間還并聯有電容C40，電容C40的電容值為0.1 yF。
3.如權利要求1所述的時鐘電路，其特征在于:所述電池BATTl還通過電阻R84給晶振CYl作備用電源。
4.如權利要求1所述的時鐘電路，其特征在于:晶振CYl兩端均還連接有電容C33及電容C34，且電容C33及電容C34的負極接地。
5.如權利要求1所述的時鐘電路，其特征在于:晶振CYl的頻率為32.768kHz，電阻R39的阻值為10M，二極管D18是型號為SS14的二極管。
6.如權利要求3所述的時鐘電路，其特征在于:電阻R84的阻值為10M。
【專利摘要】本申請公開了一種時鐘電路，其包括：DS133833 芯片，DS133833 芯片的X1 及X2 引腳兩端連接有晶振CY1，電源通過電阻R39 與X2 引腳連接，電源與VCC 引腳連接，電源通過二極管D18與VBAT 引腳連接，VBAT 引腳還連接有電池。本申請是一種接口簡單、硬件成本低廉的時鐘電路。
【IPC分類】H03K3-02
【公開號】CN104734670
【申請號】CN201510135694
【發明人】劉清清
【申請人】劉清清
【公開日】2015年6月24日
【申請日】2015年3月26日