一種產生交流irig-b碼裝置及方法
【技術領域】
[0001] 本發明涉及一種產生交流IRIG-B碼裝置及方法，屬于電力技術領域。
【背景技術】
[0002] 隨著電力系統自動化技術的發展，系統對時間統一的要求越來越迫切，對時間同 步精度也越來越高。現有技術多使用模擬電路搭建，不僅精度低、穩定性差、而且調試起來 非常復雜。
【發明內容】
[0003] 本發明針對上述現有技術存在的問題作出了改進，既本發明提出一種交流IRIG-B 碼輸出波形平滑、電路結構簡單、調試方便、穩定性高、可靠性強的交流IRIG-B碼裝置及方 法。
[0004] 本發明的技術方案如下：
[0005] 一種產生交流IRIG-B碼裝置，所述裝置包括MAX10型FPGA、參考源輸入電路、ROM 電路、模數轉換電路、隔離電路，所述參考源輸入電路的時間報文數據傳輸至MAX10型FPGA 的PPS和UART端口，所述ROM電路與MAX10型FPGA的WP、SCL、SDA的端口連接，用于MAX10 型FPGA從ROM電路中取出相應峰峰值的數字量傳遞至模數轉換電路，所述MAX10型FPGA 獲得時間信息和秒脈沖的信號后，將信號導入模數轉換電路，通過模數轉換電路中的模數 轉換器獲得交流IRIG-B碼編碼小信號，所述模數轉換電路連接隔離電路，交流IRIG-B碼編 碼小信號通過隔離電路中的隔離變壓器后輸出調制后的交流IRIG-B碼。
[0006] 上述裝置還包括顯示電路，所述顯示電路包括IXD屏以及LED指示燈，所述IXD屏 與MAX10型FPGA的KEY端口連接，所述LED指示燈與MAX10型FPGA的LED端口連接。
[0007] 上述參考源輸入電路包括北斗接收機，以及與北斗接收機連接的光電隔離電路， 光電隔離電路將報文數據傳輸至MAX10型FPGA的PPS和UART端口。
[0008] 上述ROM電路包括波形數據庫。
[0009] 上述隔離變壓器的匝數比為1 :5。
[0010] 上述模數轉換器為DAC813。
[0011] 一種產生交流IRIG-B碼的方法，利用上述的裝置，步驟如下：
[0012] (1)、北斗接收機接收衛星信號，作為時間同步裝置的時間源，
[0013] (2)、衛星信號通過光電隔離電路，報文進入MAX10單片機，內部時鐘以0CX0作為 源，依據內部時鐘，為交流IRIG-B碼裝置提供頻率源生成1K的載波頻率；
[0014] (3)、根據MATLAB仿真出的正弦波采樣值數據庫，模數轉換器根據ROM電路中的波 形數據庫的數字量的取值范圍生成交流IRIG-B碼編碼小信號；
[0015] (4)、交流IRIG-B碼編碼小信號進入隔離電路，首先進入調理電路，將交流IRIG-B 碼小信號轉換為峰峰值為2. 4V的交流IRIG-B碼，峰峰值為2. 4V的交流IRIG-B碼信號進 入匝數比為1 :5的隔離變壓器；通過隔離變壓器后輸出調制比為3:1、峰峰值為12V的交流 IRIG-B碼。
[0016] 上述步驟⑵中，MAX10型FPGA的內部時鐘以OCXO作為源，通過PLL倍頻至 100MHz時鐘，再對100MHz時鐘進行分頻，生成UART通訊所需的頻率為153600的時鐘，通過 UART解析衛星模塊信息；
[0017] 所述UART解析衛星模塊信息解析的方法是：
[0018] (7a)、輸入語言：_aa，bbb，ccc，…，ddd，hh〈CRXLF> ;其中為幀命令起始 位；"aa"為地址域；"bbb，ccc，…，ddd"為數據；"hh"為校驗和，"_"與"hh"之間所有字 符代碼的校驗和；"〈CRXLF〉"為幀結束標志，回車和換行；
[0019] (7b)、每條語言都通過單獨的一個模塊來解碼，單個模塊數據格式解碼的步驟如 下：
[0020] a、系統初始或復位后處于起始狀態，判斷是否是幀起始位"綱"，若是執行b，否則 等待；
[0021] b、判斷是否識別符為Ha，若是執行c，否則返回a;
[0022] c、狀態"receive"為根據計數器的值將相應信息存儲到對應的寄存器中，并判斷 幀結束標識符，若是則返回a，否則狀態不變。
[0023] 上述步驟（3)中的對正弦波的信號處理方法如下：
[0024] 對正弦信號峰峰值進行100次等間隔抽樣，查找表獲得：
[0025] Ck=Acsin(2Jrmod(k，100)/N)+A。，
[0026] 式中々=100為采樣率4 = 0，1，2，一，32\^1;(；對應第1^次抽樣獲得的值； A。為輸出信號電壓為0時的數字量取值，取0x800 ;A。為考慮調制比和模數轉換器滿幅度碼 值的系數；
【主權項】
1. 一種產生交流IRIG-B碼裝置，其特征在于：所述裝置包括MAX10型FPGA、參考源輸 入電路、ROM電路、模數轉換電路、隔離電路，所述參考源輸入電路的時間報文數據傳輸至 MAH0型FPGA的PPS和UART端口，所述ROM電路與MAH0型FPGA的WP、SCL、SDA的端口 連接，用于MAX10型FPGA從ROM電路中取出相應峰峰值的數字量傳遞至模數轉換電路，所 述MAX10型FPGA獲得時間信息和秒脈沖的信號后，將信號導入模數轉換電路，通過模數轉 換電路中的模數轉換器獲得交流IRIG-B碼編碼小信號，所述模數轉換電路連接隔離電路， 交流IRIG-B碼編碼小信號通過隔離電路中的隔離變壓器后輸出調制后的交流IRIG-B碼。
2. 根據權利要求1所述的交流IRIG-B碼裝置，其特征在于：所述裝置還包括顯示電 路，所述顯示電路包括IXD屏以及LED指示燈，所述IXD屏與MAX10型FPGA的KEY端口連 接，所述LED指示燈與MAX10型FPGA的LED端口連接。
3. 根據權利要求1所述的交流IRIG-B碼裝置，其特征在于：所述參考源輸入電路包 括北斗接收機，以及與北斗接收機連接的光電隔離電路，光電隔離電路將報文數據傳輸至 MAX10 型FPGA的PPS和UART端口。
4. 根據權利要求1所述的交流IRIG-B碼裝置，其特征在于：所述ROM電路包括波形數 據庫。
5. 根據權利要求1所述的交流IRIG-B碼裝置，其特征在于：所述隔離變壓器的匝數比 為 1 :5〇
6. 根據權利要求1所述的交流IRIG-B碼裝置，其特征在于：所述模數轉換器為 DAC813。
7. -種產生交流IRIG-B碼的方法，其特征在于利用權利要求1-6所述的裝置，步驟如 下： (1) 、北斗接收機接收衛星信號，作為時間同步裝置的時間源， (2)、衛星信號通過光電隔離電路，報文進入MAX10單片機，內部時鐘以0CX0作為源， 依據內部時鐘，為交流IRIG-B碼裝置提供頻率源生成1K的載波頻率； (3) 、根據MATLAB仿真出的正弦波采樣值數據庫，模數轉換器根據ROM電路中的波形數 據庫的數字量的取值范圍生成交流IRIG-B碼編碼小信號； (4) 、交流IRIG-B碼編碼小信號進入隔離電路，首先進入調理電路，將交流IRIG-B碼小 信號轉換為峰峰值為2. 4V的交流IRIG-B碼，峰峰值為2. 4V的交流IRIG-B碼信號進入匝數 比為1 :5的隔離變壓器；通過隔離變壓器后輸出調制比為3:1、峰峰值為12V的交流IRIG-B 碼。
8. 根據權利要求7所述的一種產生交流IRIG-B碼的方法，其特征在于：所述步驟（2) 中，MAX10型FPGA的內部時鐘以0CX0作為源，通過PLL倍頻至100MHz時鐘，再對100MHz時 鐘進行分頻，生成UART通訊所需的頻率為153600的時鐘，通過UART解析衛星模塊信息； 所述UART解析衛星模塊信息解析的方法是： (8a)、輸入語言：_aa，bbb，ccc，…，ddd，hh〈CRXLF> ;其中，"_"為幀命令起始位； "aa"為地址域；"bbb，ccc，…，ddd"為數據；"hh"為校驗和，"_"與"hh"之間所有字符代 碼的校驗和；"〈CRXLF〉"為幀結束標志，回車和換行； (8b)、每條語言都通過單獨的一個模塊來解碼，單個模塊數據格式解碼的步驟如下： a、系統初始或復位后處于起始狀態，判斷是否是幀起始位"變"，若是執行b，否則等 待； b、 判斷是否識別符為Ha，若是執行c，否則返回a; c、 狀態"receive"為根據計數器的值將相應信息存儲到對應的寄存器中，并判斷幀結 束標識符，若是則返回a，否則狀態不變。
9.根據權利要求7所述的一種產生交流IRIG-B碼的方法，其特征在于：所述步驟（3) 中的對正弦波的信號處理方法如下： 對正弦信號峰峰值進行100次等間隔抽樣，查找表獲得： Ck=Acsin(2 3imod(k, 100) /N) +A0, 式中々=100為采樣率也=0，1，2，一，32\^1;(；對應第1^次抽樣獲得的值洫。為 輸出信號電壓為〇時的數字量取值，取0x800 ;A。為考慮調制比和模數轉換器滿幅度碼值的 系數； A。的取值如下所示：
式中：12為高峰峰值；scale為調制比，高低峰峰值在3:1，3. 1:1，3. 2:1，……，6:1調 制比，各種峰峰值下分別采樣N個點，共32XN個點；0.0049為數字量改變1時，輸出電壓 變化值； 由于交流信號頻率為1kHz，周期為T=lms，若在lms內將上述抽樣值等間隔輸出到模 數轉換器，即可獲得1kHz的高峰峰值調制信號； 再從ROM電路中取出相應峰峰值的數字量給模數轉換器，模數轉換器輸出的信號即為 要求的交流IRIG-B碼編碼小信號。
【專利摘要】本發明公開了一種產生交流IRIG-B碼裝置及其方法，裝置包括MAX10型FPGA、參考源輸入電路、ROM電路、模數轉換電路、隔離電路，參考源輸入電路的時間報文數據傳輸至MAX10型FPGA的PPS和UART端口，所述ROM電路與MAX10型FPGA的WP、SCL、SDA的端口連接，用于MAX10型FPGA從ROM電路中取出相應峰峰值的數字量傳遞至模數轉換電路，MAX10型FPGA獲得時間信息和秒脈沖的信號后，將信號導入模數轉換電路，通過模數轉換電路中的模數轉換器獲得交流IRIG-B碼編碼小信號，模數轉換電路連接隔離電路，交流IRIG-B碼編碼小信號通過隔離電路中的隔離變壓器后輸出調制后的交流IRIG-B碼。本發明輸出精度高；應用MAX10型FPGA解決方案，電路結構簡單、調試方便、穩定性高、可靠性強。
【IPC分類】H03L7-18
【公開號】CN104579336
【申請號】CN201510013924
【發明人】吳軍, 陳栩, 李進, 王學虎, 張官勇, 陳軍, 劉佰川, 高富春
【申請人】南京大全自動化科技有限公司
【公開日】2015年4月29日
【申請日】2015年1月12日