一種高響應速度、低溫度系數的復位電路的制作方法
【技術領域】
[0001] 本發明涉及集成電路技術領域，特別是可集成到芯片內部的高響應速度、低溫度 系數的復位電路。
【背景技術】
[0002] 隨著大規模集成電路的高速發展，復位電路可以說是在每個1C芯片電路中都有 的電路模塊，多用于數字系統做異步復位信號，檢測電源電壓是否正常上、下電，保證電路 內部數字邏輯的正確性。
[0003]復位電壓要求在電源各種上、下電情況下都能給出正確的復位信號，所以該電路 所包含的電壓檢測電路就不能采用常規的靠采樣電路對電源電壓采樣，利用模擬比較器將 采樣電壓與BANDGAP輸出的基準電壓做比較的方法實現，這是由于BANDGAP電路本身存在 啟動電壓，在低于啟動電壓的情況下，GANDGAP不能給出正確的基準電壓，會導致比較器輸 出結果在電源電壓上電過程中不正確，不能準確的提供系統復位。
[0004] 參看圖1，現有技術中，集成電路里常用的復位電路包括分壓電路和電壓檢測電 路。分壓電路由限流電阻(或者是有源電阻、電流源）和柵極與漏極相連的NM0S晶體管組 成，由于復位電阻要符合低功耗的要求，限流電阻R1必須很大，所以流過Ml晶體管的電流 Idsi很小，并通過飽和區晶體管電流公式：
【主權項】
1. 一種高響應速度、低溫度系數的復位電路，其特征在于，它包括依次相連接的電壓采 樣電路（101 )、電壓檢測電路（102)和輸出電路（103);所述電壓采樣電路（101)包括第一電 阻（Rl)，第一電阻（Rl)的一端接電源VDD，第一電阻（Rl)的另一端接第一 NMOS晶體管（Ml) 的漏極和柵極，第一 NMOS晶體管（Ml)的源極接第二NMOS晶體管（M2)的漏極，第二NMOS晶 體管（M2)的柵極接第一 NMOS晶體管（Ml)的漏極，第一 NMOS晶體管（Ml)的柵極和第二 NMOS晶體管（M2)的柵極連接到第一 NMOS晶體管（Ml)的漏極，第二NMOS晶體管（M2)的源 極接地VSS ;所述電壓檢測電路（102)包括第一 CMOS反相器和第一電容（Cl)，第一 CMOS反 相器的輸入端接到電壓采樣電路（101)中第一 NMOS晶體管（Ml)的源極和第二NMOS晶體 管（M2)的漏極，第一 CMOS反相器包括第一 PMOS晶體管（MO)和第三NMOS晶體管（M3);第 一電容（Cl)的一端接第一 CMOS反相器的輸入端，第一電容（Cl)的另一端接地VSS ;所述 輸出電路（103)包括依次相連接的第一施密特觸發器（SI)、第二CMOS反相器和第三CMOS 反相器，第一施密特觸發器（SI)的輸入端接電壓檢測電路（102)的輸出端，第三CMOS反相 器的輸出端輸出一個有效的復位信號（P0RN)，第二CMOS反相器包括第四PMOS晶體管（M4) 和第五NMOS晶體管（M5)，第三CMOS反相器包括第七PMOS晶體管（M7)和第六NMOS晶體管 (M6 );輸出電路（103 )的輸出連接到延時電路的輸入端，延時電路根據電路系統的復位要求 調節輸出復位信號時間的長短和對復位信號整形。
2. 根據權利要求1所述的高響應速度、低溫度系數的復位電路，其特征在于，所述第一 NMOS晶體管（Ml)為原生NMOS晶體管，第一 NMOS晶體管（Ml)采用的低開啟電壓值在0? 0. 3V，第二NMOS晶體管（M2)采用的標準開啟電壓值在0. 3V?0. 7V。
3. 根據權利要求1或2所述的高響應速度、低溫度系數的復位電路，其特征在于，所述 第一電阻（Rl)采用電流源、無源電阻或者有源器件PMOS晶體管。
4. 根據權利要求3所述的高響應速度、低溫度系數的復位電路，其特征在于，所述電壓 檢測電路（102)中的第一電容（Cl)采用原生電容。
【專利摘要】一種高響應速度、低溫度系數的復位電路，涉及集成電路技術領域。本發明包括依次相連接的電壓采樣電路、電壓檢測電路和輸出電路。所述電壓采樣電路包括第一電阻、第一NMOS晶體管和第二NMOS晶體管的漏極。所述電壓檢測電路包括第一CMOS反相器和第一電容，第一CMOS反相器包括第一PMOS晶體管和第三NMOS晶體管。所述輸出電路包括依次相連接的第一施密特觸發器、第二CMOS反相器和第三CMOS反相器。輸出電路的輸出連接到延時電路的輸入端，延時電路根據電路系統的復位要求調節輸出復位信號時間的長短和對復位信號整形。本發明是一種具備高響應速度、接近零溫度系數的復位電路，能充分保證復位電路工作的可靠性。
【IPC分類】H03K17-28, H03K17-22
【公開號】CN104579263
【申請號】CN201310477759
【發明人】霍俊杰, 邰曉鵬, 孫志亮, 李俠, 侯艷, 岳超, 黃鈞, 陳震
【申請人】北京同方微電子有限公司
【公開日】2015年4月29日
【申請日】2013年10月14日