專利名稱：低功率計數器的制作方法
技術領域：
本發明一般涉及計數器和計數器模塊，特別涉及低功率計數器和計數器模塊。
現有技術計數器用于許多不同的電子裝置中，例如計算機、計算器、個人備忘記事本、移動電話，等等。
計數器是一種時序機，它設計為響應輸入線路上的脈沖循環通過預定的狀態序列。該狀態通常表示連續數。根據所用的數字代碼、模數(modulus)和定時模式存在許多不同的計數器。
計數器可以是同步或異步的(或者絞波時鐘計數器(ripple clockcounter))。
常規的4-位或模-16二進制計數器包括四個JK觸發器。計數器對計數使能(enable)線或時鐘輸入上的脈沖進行計數。輸出為一個4-位二進制數。同步計數器的特征在于每個觸發器的計數使能線連接到相同的時鐘源。
在異步計數器中，相同的觸發器連接到其右側相鄰數位或者較高有效位的計數使能輸入端，使得它可以改變相鄰觸發器的狀態。因此，進位信號從左到右絞波式傳遞通過計數器。因此，異步計數器也稱為絞波計數器。
上述現有計數器設計的一個問題是當它們用于移動電話這樣低功耗的應用或裝置中時，在計數器中的觸發器的功耗占據了當前裝置總功耗中相當大的一部分。
美國專利US-A 5,585,745號中公開了一種用于減小個人計算機的功耗的方法和裝置。一種功率控制器通過停用由時鐘控制信號所指示的不需要的功能模塊，從而降低功率。控制信號是從多個功能模塊所接收的，一個特定的功能模塊被根據來自該功能模塊或其它功能模塊的請求而被停用，并且該特定功能模塊根據來自另一個功能模塊的請求而被激活。每個功能模塊在停用時比激活時消耗更少的功率。最好，通過把全速率時鐘應用到功能模塊而使該模塊激活，并且通過不把該時鐘應用到該模塊而使該模塊停用。這是通過從被時鐘控制線提供的信號所調制的正常輸出時間得出的“調制時鐘”而實現的。
但是，美國專利US-A 5,585,745僅僅描述了一般的功能模塊而沒有描述特定類型的模塊級或模塊尺寸。
發明概要本發明的一個目的是提供一種低功率計數器和計數器模塊以減小功耗問題。
這是通過根據本發明的低功率計數器而實現的，該計數器具有包括觸發器的低功率計數模塊，該觸發器在停用時消耗最少的功率，并且僅僅當各個數據輸出連接的數值必須改變時才激活該觸發器。
本發明的另一個目的是提供使用根據本發明的低功率二進制計數器模塊的一種低功率n-位二進制編碼計數器(n-1…0)，其中數位i被改變，并且在對應于數位i的當前模塊中的觸發器僅僅當數位i-1至0都等于“1”時才被激活。
本發明的另一個目的是提供使用根據本發明的低功率格雷碼計數器的一種低功率n-位格雷碼計數器。表示兩個n-位格雷碼字(n-1...0)的兩個連續狀態被稱為s0和s1。為了確定在表示字S1的狀態之后的狀態內的字S2，該計數器執行如下操作。數位i(i<>n-1)從s1變為s2，并且僅僅當在s1和s2中的數位i相等、在s1中的數位i-1等于“1”并且在s1中的數位i-2等于“0”時，在對應于數位i的模塊中的觸發器才被激活。數位n-1從s1變為s2，并且當在s1和s0中的數位n-1相等以及在s1中的數位n-3至0等于“0”時，在對應于數位n的模塊中的觸發器被激活。
根據本發明的低功率計數器的一個優點是降低了功耗。
附圖簡述下面將參照附圖具體描述本發明優選實施例的細節、優點和特點，其中
圖1為根據本發明的低功率4-位二進制計數器的方框圖，圖2示出用于圖1中的計數器的兩個一般構成模塊，圖4為根據本發明的低功率4-位格雷碼計數器的方框圖，圖5示出用于圖4中的計數器的兩個構成模塊，圖7為現有的4-位二進制計數器的方框圖，
圖8A為現有的4-位格雷碼計數器的方框圖，以及圖8B具體示出圖8A中的計數器的進位(inc)模塊。
本發明具體描述根據本發明的計數器的第一實施例在圖1中示出。這是一個同步低功率4-位二進制計數器，包括四個D型觸發器101、102、103和104。
在下文中的描述中提供許多具體細節，例如在計數器中的位數，以給出本發明的更加徹底的描述。對于本領域內的專業人員來說，顯然不需要這些具體細節也可以實現本發明。一些眾所周知的特點沒有描述，以免對本發明造成混淆。
觸發器101表示最低有效位(LSB)并且觸發器104表示最高有效位(MSB)。在計數器中的每一個觸發器具有時鐘輸入端(未在圖中示出)、使能輸入端en(如由“0”數值所激活)、數據輸入端d以及數據輸出端q。
為了激活觸發器101，其使能輸入端en被設置為0。其數據輸出端q表示最低有效位并且連接到反相器105的輸入端，該反相器的輸出端連接到觸發器101的數據輸入端d和觸發器102的使能輸入端en。觸發器102的數據輸出端q表示下一個較高有效位，并且連接到反相器106的輸入端，該反相器的輸出端連接到觸發器102的數據輸入端d。觸發器101和102的數據輸出端連接到“與”門107的各個輸入端，該“與”門的輸出端連接到反相器108的輸入端，而該反相器的輸出器連接到下一個觸發器103的使能端en。
觸發器103的數據輸出端q表示下一個較高有效位，并且連接到反相器109的輸入端，該反相器的輸出端連接到觸發器103的輸入端d。觸發器103的數據輸出端q和“與”門107的輸出端連接到“與”門110的各個輸入端，“與”門110的輸出端連接到反相器111的輸入端，而該反相器的輸出端連接到下一個觸發器104的使能端en。觸發器104的數據輸出端q表示根據本發明的4-位二進制計數器的實施例的最高有效位，并且連接到反相器112的輸入端，該反相器的輸出端連接到觸發器104的數據輸入端d。
圖2示出上述低功率4-位二進制計數器的實施例的兩個一般構成模塊或者低功率二進制計數器模塊。右側的第一模塊表示“較低有效位”，并且左側的第二模塊表示“較高有效位”。右側模塊包括一個觸發器201，其具有使能輸入端en、數據輸入端d和數據輸出端q。該觸發器201的數據輸出端q連接到反相器202的輸入端，該反相器的輸出端連接到觸發器201的數據輸入端d。觸發器201的輸出端q連接到二輸入端的“與”門203的一個輸入端。模塊輸入端204連接到二輸入端的“與”門203的另一個輸入端以及另一個反相器205的輸入端，該反相器的輸出端連接到觸發器201的使能輸入端en。但是，對于最低有效位，該模塊輸入端204被設置為“1”。“與”門203的輸出端連接到模塊輸出端206。
表示“較高有效位”的左側的第二模塊包括觸發器207，其具有使能輸入端en、數據輸入端d和數據輸出端q。該觸發器207的數據輸出端q連接到反相器208的輸入端，該反相器的輸出端連接到觸發器207的數據輸入端d。觸發器207的輸出端q連接到二輸入端的“與”門209的一個輸入端。模塊輸入端210連接到二輸入端的“與”門209的另一個輸入端以及另一個反相器211的輸入端，該反相器的輸出端連接到觸發器207的使能輸入端en，該模塊輸入端210由緊接著右側的模塊(即較低有效位)的“與”門的模塊輸出端206提供信號。“與”門209的輸出端連接到模塊輸出端212。當輸出端212具有高數值“1”時，該計數器處于其最后一個狀態，即對于根據圖1中所示的實施例的4-位二進制編碼計數器來說處于狀態S15(1111)。本發明的觸發器是當停用時消耗最小功率的觸發器，即例如其使能輸入端選通時鐘的觸發器。對于根據本發明的二進制計數器來說，一個特定的觸發器僅僅當它改變其輸出端q的數值時才被激活。考慮一個n-位二進制編碼計數器(n-1…0)，數位i被改變，并且在對應于數位i的模塊中的觸發器僅僅當數位i-1至0都等于“1”時才被激活。對于一個遍歷表I中所示的狀態(S0-S15)的4-位計數器來說，例如，如果數位1和0都等于“1”，則數位2被改變，如在狀態S3、S7、S11和S15。
表I
在圖1中示出基于該方法的根據本發明的4-位計數器的一個實施例的優選方框圖。
在圖4中示出做為一個同步低功率4-位格雷碼計數器的本發明第二實施例的方框圖。低功率4-位格雷碼計數器包括8個D型觸發器401、402、403、404、405、406、407和408。在該計數器中的每個觸發器具有一個時鐘輸入端(未在圖中示出)、使能輸入端en(用“0”數值激活)、數據輸入端d和數據輸出端q。
觸發器401的使能輸入端en連接到“異或”門409的一個輸出端和反相器410的輸入端，該反相器的輸出端連接到觸發器402的使能輸入端en。觸發器402的數據輸出端q連接到“異或”門409的輸入端、反相器411的輸入端、觸發器401的數據輸入端d以及在圖4左側表示較高有效位的下一個模塊的“與非”門412的輸入端。另外，反相器411的輸出端連接到觸發器402的數據輸入端。觸發器401的數據輸出端q表示最低有效位或數位0，并且還連接到“異或”門409的另一個輸入端。
觸發器403的使能輸入端en連接到“異或”門413的一個輸出端和“與非”門412的一個輸入端，該“與非”門的輸出端連接到觸發器404的使能輸入端en。觸發器404的數據輸出端q連接到“異或”門413的一個輸入端、反相器411的輸入端、觸發器403的數據輸入端d以及在圖4右側表示較高有效位的下一個模塊的“與非”門415的第一輸入端。反相器414的輸出端連接到觸發器404的數據輸入端。觸發器403的數據輸出端q表示數位1，并且還連接到“異或”門413的另一個輸入端。另外，觸發器402的數據輸出端q還連接到另一個反相器416，該反相器的輸出端連接到“與非”門415的第二輸入端。
觸發器405的使能輸入端en連接到“異或”門417的輸出端和“與非”門415的第三輸入端，該“與非”門的輸出端連接到觸發器406的使能輸入端en。觸發器405的輸入端d連接到“異或”門417的第一輸入端、反相器418的輸入端以及觸發器416的數據輸出端q。反相器418的輸出端連接到觸發器406的數據輸入端。觸發器405的數據輸出端q表示數位2，并且還連接到“異或”門417的另一個輸入端。另外，觸發器404的數據輸出端q連接到反相器419的輸入端。該反相器419的輸出端連接到“與非”門420的第一輸入端，該“與非”門的輸出端連接到觸發器408的使能輸入端en。反相器416的輸出端還連接到“與非”門420的第二輸入端。
最后，觸發器407的使能輸入端en連接到“異或”門421的輸出端以及“與非”門420的第三輸入端。觸發器408的數據輸出端q連接到“異或”門421的輸入端、反相器422的輸入端、以及反相器407的數據輸入端d。反相器422的輸入端連接到觸發器408的數據輸入端。觸發器407的數據輸出端q表示最高有效位。
對于該4-位計數器，再次參照表I中的狀態。例如S2＝0011和S3＝0010，然后S4＝0110，由于在S2和S3中的數位2相等(“0”)，在S3中的數位1等于“1”，并且在S3中的數位0等于“0”。根據圖4，在當前狀態中，上側觸發器401、403、405和407對應于S2，并且下側觸發器402、404、406和408對應于S3，并且在下一個狀態中，上側觸發器401、403、405和407對應于S3，并且下側觸發器402、404、406和408對應于S4。
圖5示出上述低功率4-位格雷碼計數器的實施例的兩個一般構成模塊或者低功率格雷碼計數器模塊。右側的第一模塊表示“較低有效位”，并且左側的第二模塊表示“較高有效位”。右側模塊包括兩個觸發器501和502，它們分別具有一個使能輸入端en、一個數據輸入端d和一個數據輸入端q。
觸發器405的使能輸入端en連接到“異或”門503的一個輸出端以及“與非”門504的第一輸入端，該“與非”門的輸出端連接到觸發器502的使能輸入端en。觸發器502的數據輸出端q連接到“異或”門503的第一輸入端、反相器505的輸入端、觸發器501的數據輸入端d以及圖5中左側的表示較高有效位的下一個模塊的第一模塊輸出端506。觸發器501的數據輸出端q連接到“異或”門503的第二輸入端，并且表示當前模塊的位數值。另外，反相器505的輸出端連接到觸發器502的數據輸入端和“與”門507的第一輸入端，該“與”門的輸出端是下一個模塊的第二模塊輸出端508。第一模塊輸入端509連接到“與非”門504的第二輸入端，并且第二模塊輸入端510連接到“與”門507的第二輸入端，并且還連接到第三模塊輸出端511。最后，“與非”門504的第三輸入端連接到第三模塊輸入端512。
左側的表示“較高有效位”的第二模塊包括兩個觸發器513和514，它們分別具有一個使能輸入端en、一個數據輸入端d和一個數據輸出端q。
觸發器513的使能輸入端en連接到“異或”門515的一個輸出端和“與非”門516的第一輸入端，并且該“與非”門的輸出端連接到觸發器514的使能輸入端en。觸發器514的數據輸出端q連接到“異或”門515的第一輸入端、反相器517的輸入端、觸發器513的數據輸入端d、以及用于左側的表示較高有效位的下一個模塊的第一模塊輸出端518。觸發器513的輸出端q連接到“異或”門515的第二輸入端，并且表示當前模塊的位數值。另外，反相器517的輸出端連接到觸發器502的數據輸入端以及“與”門519的第一輸入端，該“與”門的輸出端是用于下一個模塊的第二模塊輸出端520。第一模塊輸入端521連接到“與非”門516的第二輸入端，并且第二模塊輸入端522連接到“與”門519的第二輸入端，該“與”門還連接到第三模塊輸出端523。最后，“與非”門516的第三輸入端連接到第三模塊輸入端524。
在一個計數器中，“較低有效位”的第一、第二和第三模塊輸出端506、508和511分別連接到“較高有效位”的第三模塊輸入端521、522和524。
但是，在最高有效位模塊的第一模塊輸入端521和相鄰的較低有效位的第一模塊輸出端506之間沒有連接。當輸出端520具有高數值“1”時，該計數器處于其最后一個狀態，即對于根據圖4中所示的實施例的4-位格雷碼計數器來說處于狀態S15(1000)。
另外，最低有效位的第一、第二和第三模塊輸入端509、510、512都被設置為“1”。
如上文所述，用于該計數器模塊中的觸發器是消耗最小功率的觸發器。根據本發明的低功率格雷碼計數器工作如下。考慮表示在表I中的兩個n-位格雷碼字(n-1…0)的兩個連續狀態S0和S1。為了確定在狀態S1之后的狀態S2中的字，計數器執行如下步驟。
數位i(i<>n-1)從S1變為S2，并且僅僅當在S1和S0中的數位i相等、在S1中的數位i-1等于“1”、并且在S1中的數位i-2至0等于“0”時，在對應于數位i的模塊中的觸發器被激活。如果在S1和S0中的數位n-1相等以及在s1中的數位n-3至0等于“0”，則數位n-1從S1變為S2，并且在對應于數位n-1的模塊中的觸發器被激活。
盡管本發明僅僅通過具體實施例進行描述，但是顯然本發明提供完全滿足上述目的和優點的技術性，并且本領域內的專業人員可以作出顯而易見的改變、改進和變化。
通過對所述實施例作小的改動就可以采用其它觸發器，例如JK或T型觸發器，或者存儲裝置。
在上述實施例中的計數器在每個時鐘周期計數+1。但是，在本發明的范圍內也可以用外部信號來擴展觸發器的使能條件，使得計數器可以被啟動和停用。
該計數器計數模2i，其中i是位數。通過擴展使能條件，該計數器可以設計為計數模x，其中0≤x≤2i。
根據本發明的計數器的尺寸隨著位數線性增加。
表II示出不同的10-位計數器之間的比較。根據本發明的計數器被分別稱為低功率二進制計數器和低功率格雷碼計數器。這些計數器與兩個現有的計數器相比較，在表II中為RCA二進制計數器和GB格雷碼計數器。包括一個絞波式進位加法器的RCA二進制計數器在圖7中示出，并且GB格雷碼計數器在圖8A中示出。GB格雷碼計數器的一個進位(inc)模塊在圖8B中具體示出。GB格雷碼計數器把格雷碼字轉換為二進制字，對其加1，并轉換回格雷碼字。
表II
從表II中可以看出通過利用根據本發明的計數器可以把功耗降低50％以上。
權利要求
1.一種用于響應輸入線路(en)上的脈沖循環通過預定狀態序列的低功率計數器，其中包括對應于該計數器的位數并相互串聯的多個計數器模塊，其特征在于低功率計數器模塊包括存儲裝置(101-104；201、207；401-408；501、502、513、514)，當它們被停用時消耗最小的功率，并且僅僅當該存儲裝置的各個數據輸出端(q)的數值要改變時才被激活。
2.根據權利要求1所述的低功率計數器，其特征在于，一種低功率二進制計數器模塊包括作為存儲裝置的觸發器(201、207)，其中觸發器(201、207)的數據輸出端(q)連接到反相器(202、208)的輸入端，該反相器的輸出端連接到觸發器(201、207)的數據輸入端(d)，觸發器(201、207)的數據輸出端(q)連接到“與”門(203、209)的一個輸入端，該“與”門的輸出端連接到一個模塊輸出端(206、212)，一個模塊輸入端(204、210)連接到“與”門(203、209)的另一個輸入端以及另一個反相器(205、211)的輸入端，該反相器的輸出端連接到觸發器(201、207)的使能輸入端(en)。
3.根據權利要求1所述的低功率計數器，其特征在于一種低功率格雷碼計數器模塊，其中第一觸發器(501、513)的使能輸入端(en)連接到“異或”門(503、515)的輸出端和“與非”門(504、516)的第一輸入端，該“與非”門的輸出端連接到第二觸發器(502、514)的使能輸入端(en)，第二觸發器(502、514)的數據輸出端(q)連接到“異或”門(503、515)的第一輸入端、反相器(505、517)的輸入端、第一觸發器(501、513)的數據輸入端(d)以及第一模塊輸出端(506、518)，第一觸發器(501、513)的數據輸出端(q)連接到“異或”門(503、515)的第二輸入端，并且表示當前模塊的位數值，反相器(505、517)的輸出端連接到第二觸發器(502、514)的數據輸入端(d)、“與”門(507、519)的第一輸入端，該“與”門的輸出端是第二模塊輸出端(508、520)，第一模塊輸出端(509、521)連接到“與非”門(504、516)的第二輸入端，并且第二模塊輸入端(510，522)連接到“與”門(507、519)的第二輸入端，并且還連接到第三模塊輸出端(511、523)，并且“與非”門(504、516)的第三輸入端連接到第三模塊輸入端(512、524)。
全文摘要
一種用于響應輸入線路(en)上的脈沖循環通過預定狀態序列的低功率計數器,其中包括對應于該計數器的位數并相互串聯的多個計數器模塊。低功率計數器模塊包括存儲裝置(101－104;201、207;401－408;501、502、513、514),當它們被停用時消耗最小的功率,并且僅僅當該存儲裝置的各個數據輸出端(q)的數值要改變時才被激活。
文檔編號H03K23/58GK1333947SQ9980639
公開日2002年1月30日 申請日期1999年5月12日 優先權日1998年5月18日
發明者M·漢松 申請人:艾利森電話股份有限公司