專利名稱：鎖相環電路的制作方法
技術領域：
本發明與鎖相環(PLL)電路有關。
PLL頻率綜合器當前普遍用與移動通信和其他應用，稱為PLL電路，示于圖4。計數器42對基準信號源41的輸出信號進行分頻，產生一個為基準信號源41的分頻信號的輸出信號。另一個計數器44對壓控振蕩器(VCO)電路43的輸出信號進行分頻，產生一個為壓控振蕩器(VCO)電路43的分頻信號的輸出信號。相位比較器電路45將這兩個輸出信號進行比較，產生兩個輸出信號，分別從它的輸出端UP和DP輸出。這兩個輸出信號的脈沖寬度相應與計數器44的輸出信號FV相對計數器42的輸出信號FR的相位滯后或尋前量。電荷泵46根據出現在輸出端UP和DN上的輸出信號對電容性器件(未示出)進行充放電。電荷泵46輸出的充電電流由低通濾波器47加以平滑。濾波器47的輸出電壓信號加到壓控振蕩器電路43作為控制電壓。在啟動或信道切換時產生的輸出信號FR和FV的相移反饋給壓控振蕩器電路43作為控制電壓。這樣，輸出信號FR和FV的頻率超于一致。也就是說，PLL電路達到了鎖相。
在圖4所示的電路中，計數器42和44並不同時開始計數。因此，相位比較器電路45所檢測到的相位差與輸出信號FR和FV之間的實際相位差不符。例如，假設在初始狀態輸出信號FR和FV的周期分別為fR和fV1，如圖5的波形所示，而相位比較器電路45得出的相位差為α2。如果假設輸出信號FV以后周期為fV2，那么在下次相位比較時間相位比較器電路45得出的相位差α2為α2＝(fR-α1)-fV2但是，輸出信號FR和FV之間的實際相位差α3為
α3＝fR-fV2這樣，相位比較器電路45得出的相位差α2就與實際相位差α3不一致。因此，不能提供控制電壓的適當反饋控制，從而延長了鎖相時間。
本發明的目的是提供一種克服了上述缺點的鎖相環電路。
本發明中，有一個相位比較器電路對來自第一計數器的第一輸出信號和來自第二計數器的第二輸出信號在相位上進行比較。第一計數器對基準信號源的輸出進行分頻，而第二計數器對壓控振蕩器(VCO)電路的輸出進行分頻。如果第二輸出信號在相位上滯后于第一輸出信號，相位比較器電路就產生一個脈沖寬度與相位滯后量相應的第一誤差信號。如果第二輸出信號在相位上超前于第一輸出信號，相位比較器電路就產生一個脈沖寬度與相位超前量相應的第二誤差信號。無論是第一還是第二誤差信號都經電荷泵電路和低通濾波器電路送至VCO電路作為控制電壓。在相位滯后的這段時間內，使第一計數器復位，而在相位超前的這段時間內，是第二計數器復位。這使第一和第二計數器計數操作的開始點同步，因此相位比較器電路所檢測到的相位就與第一和第二輸出信號之間的實際相位差相符，從而可以縮短鎖相時間。
因此，本發明所提供的鎖相環電路包括一個產生具有基準頻率的輸出信號的基準信號源；一個通過對基準信號源的輸出信號的基準頻率進行分頻產生一個第一輸出信號的第一計數器；一個產生具有與一個控制電壓相應的頻率的輸出信號的壓控振蕩器電路；一個通過對所述壓控振蕩器電路的輸出信號進行分頻產生一個第二輸出信號的第二計數器；一個通過在相位上對所述第一和第二計數器的第一和第二輸出信號進行比較產生一個第一誤差信號或一個第二誤差信號的相位比較器電路；一個由所述相位比較器電路的所述第一或第二誤差信號驅動的電荷泵電路；一個將所述電荷泵電路的輸出變換成所述控制電壓送至所述壓控振蕩器電路的低通濾波器；以及一個控制電路。在第二輸出信號在相位上滯后于第一輸出信號時，相位比較器電路產生脈沖寬度與相位滯后量相應的所述第一誤差信號。在第二輸出信號超前第一輸出信號時，相位比較器電路產生脈沖寬度與相位超前量相應的所述第二誤差信號。在相位滯后時，控制電路使第一計數器復位。在相位超前時，控制電路使第二計數器復位。
最好，控制電路對第一或第二誤差信號作出響應，根據相位滯后或超前相應使第一或第二計數器復位。
在以下結合附圖所作的說明中可清楚地看到本發明的其他目的和特點。在這些附圖中
圖1為按本發明的一個實施例構成的鎖相環(PLL)電路的方框圖；圖2為圖1所示電路的主要部分的電路圖；圖3為例示圖1所示電路的工作情況的定時圖；圖4為現有技術的PLL電路的方框圖；以及圖5為例示圖4所示電路的工作情況的定時圖。
下面，將結合圖1說明按照本發明的一個實施例構成的鎖相環(PLL)電路。基準信號源1產生一個具有基準頻率的信號。第一計數器用適當分頻比對基準信號源1輸出的基準頻率信號進行分頻，產生一個第一輸出信號FR。壓控震蕩器(VCO)電路3產生一個頻率信號，由第二計數器4用適當分頻比分頻，產生一個第二輸出信號FV。第一和第二計數器2和4都是可編程計數器，它們的分頻比由切換信道的控制部(未示出)控制。相位比較電路5將第一和第二輸出信號FR，FV在相位上進行比較。如果第二輸出信號FV在相位上滯后于第一輸出信號FR，相位比較器電路5就產生一個脈沖寬度與相位滯后量相應的第一誤差信號UP。如果第二輸出信號FV在相位上超前第一輸出信號FR，相位比較器電路5就產生一個脈沖寬度與相位超前量相應的第二誤差信號DN。電荷泵6由第一誤差信號UP或第二誤差信號DN驅動。低通濾波器電路7將電荷泵電路6的輸出變換成一個控制電壓，送至VCO電路3。控制電路8在上述相位滯后時使第一計數器2復位而在相位超前時使第二計數器4復位。
對于控制電路8來說只要控制第一計數器2和第二計數器4。具體來說，使用的是圖2所示的電路。觸發器81接收第一誤差信號UP和第二誤差信號DN，相應使它的輸出端Q和Q置位和復位。這些輸出分別由倒相器82和83倒相，各自加到NAND門84和85的相應一個輸出端。第二輸出信號FV和第一輸出信號分別加到NAND門84和85的相應另一個輸入端。NAND門84和85的輸出分別由倒相器86和87倒相后分別送至第一計數器2和第二計數器4的復位端REN和NEN。
下面結合圖3這個定時圖對如上構成的電路的工作情況作進一步的說明。首先假設第二輸出信號FV滯后于第一輸出信號FR。第一輸出信號FR在時刻t0有一個上升邊。第二輸出信號FV在時刻t1有一個上升邊。在控制電路8中，加到觸發器81上的第一和第二誤差信號UP和DN分別處于低電平(L)狀態，因此NAND門84和85通常是受屏蔽的。在這個受屏蔽的條件下，出現在輸出端Q和Q可以認為是處于足夠高(H)的狀態，加到倒相器82和83的輸入端。
如果第一輸出信號FR在時刻t2有一個下降邊，從相位比較器電路5的輸出端UP得到的第一誤差信號呈現為一個上升邊。因此，信號Q在控制電路8內呈現為一個下降邊。這個信號Q通過倒相器82加到NAND門84的一個輸入端。由于加到另一個輸入端的信號FV處于高電平(H)狀態，因此NAND門84的輸出處于低電平(L)狀態。NAND門84的輸出通過倒相器86加到第一計數器2的復位端REN。也就是說，信號REN由于信號Q的下降邊而上升，因此使第一計數器2復位。雖然第一計數器處于復位狀態，第一輸出信號FR保持在L狀態，所以在后級中的相位比較器電路5不受影響。
如果第二輸出信號FV在時刻t3下降，第一誤差信號UP就下降。這使信號Q上升和信號REN下降，從而撤消了第一計數器2的復位狀態，第一計數器2重新開始計數。同時，第二計數器4開始對信號FV的下個脈沖周期計數。結果，第一和第二計數器2，4的計數操作的開始點得到了同步。在現有技術中，在第二計數器4開始對下個脈沖的周期進行計數時，第一計數器2已經對下個脈沖的周期計數。與這種現有技術不同，相位比較器電路5檢測到的相位差可以與第一輸出信號FR和第二輸出信號FV之間的實際相位差相符。因此，這個相位差作為一個控制電壓適當地反饋給FCO電路3。這樣，就可以縮短鎖向時間。
下面假設第二輸出信號FV超前第一輸出信號FR。如果第二輸出信號FV在時刻t4出現一個上升邊，而如果第一輸出信號FR在時刻t5出現一個上升邊，那么在控制電路8中加到觸發器81的兩個輸入都處在L狀態。在輸出端Q和Q的信號作為H狀態信號分別加到倒相器82和83。
如果第二輸出信號FV在時刻t6下降，相位比較器電路5的輸出端DN上的第二誤差信號DN就上升。因此，在控制電路8中信號Q下降。這個信號Q通過倒相器83加到NAND門85的一個輸入端。由于加到另一個輸入端的第一輸出信號FR處于高電平(H)狀態，NAND門85的輸出變為低電平(L)狀態。NAND門85的輸出通過倒相器87加到第二計數器4的復位端NEN。也就是說，由于信號Q的下降邊的作用信號NEN上升，因此使第二計數器4復位。
如果第一輸出信號FR在下一個時刻t7下降，第二誤差信號DN就下降。信號Q上升，而信號NEN下降，從而撤消了第二計數器4的復位狀態，第二計數器4重新開始計數。同時，第一計數器2開始對信號FR的下個脈沖的周期計數。這樣，如果第二輸出信號FV超前第一輸出信號FR，那么對于第一和第二輸出信號FR，FV的下個脈沖的相位比較來說，第一和第二計數器2，4的計數操作的開始點就得到了同步。
因此，如上所述，在本實施例中，控制電路8在第二輸出信號FV的相位滯后于第一輸出信號FR時使第一計數器2復位，而在相位超前時使第二計數器4復位。因此，第一和第二計數器2，4的計數操作的開始點得到了同步，從而相位比較器電路5檢測到的相位差就能與第一輸出信號FR和第二輸出信號FV之間的實際相位差相符。于是，這個相位差作為一個控制電壓適當地反饋給VCO電路3。結果，縮短了鎖相時間。
在按照本發明設計的鎖相環電路中，相位比較器電路在相位上對第一計數器的輸出信號和第二計數器的第二輸出信號進行比較。第一計數器對基準信號源的輸出進行分頻。第二計數器對壓控振蕩器(VCO)電路的輸出進行分頻。如果第二輸出信號的相位滯后于第一輸出信號的相位，相位比較器電路就產生一個脈沖寬度與相位滯后量相應的第一誤差信號。如果第二輸出信號的相位超前第一輸出信號的相位，相位比較器電路就輸出一個脈沖寬度與相位超前量相應的第二誤差信號。第一或第二誤差信號作為一個控制電壓通過電荷泵電路和低通濾波器電路反饋給VCO電路。這種PLL電路包括一個根據相位滯后還是超前相應使第一計數器或第二計數器復位的控制電路。因此，第一和第二計數器進行計數的開始點能得到同步，從而相位比較器電路檢測到的相位差就能與第一和第二輸出信號之間的實際相位差相符。結果，第一和第二誤差信號，或相位差，作為控制電壓適當地反饋給VCO電路，縮短了鎖相時間。
權利要求
1.一種鎖相環電路，包括一個產生基準頻率信號的基準信號源；一個通過對所述基準信號源輸出的所述基準頻率信號進行分頻產生一個第一輸出信號的第一計數器；一個產生一個頻率與一個控制電壓相應VCO輸出信號的壓控振蕩器(VCO)電路；一個通過對所述VCO輸出信號進行分頻產生一個第二輸出信號的第二計數器；一個在相位上對分別來自所述第一和第二計數器的所述第一和第二輸出信號進行比較的相位比較器電路，所述相位比較器電路在所述第二輸出信號的相位滯后于所述第一輸出信號的相位時產生一個脈沖寬度與相位滯后量相應的第一誤差信號，而在所述第二輸出信號的相位超前所述第一輸出信號的相位時產生一個脈沖寬度與相位超前量相應的第二誤差信號；一個由所述相位比較器電路產生的所述第一和第二誤差信號驅動的電荷泵電路；一個將所述電荷泵電路的輸出變換成所述控制電壓加到所述VCO電路上的低通濾波器；以及一個根據所述相位是滯后還是超前分別使所述第一計數器或第二計數器復位的控制電路。
2.如在權利要求1中所提出的鎖相環電路，其中所述控制電路響應所述第一誤差信號或第二誤差信號根據所述相位是滯后還是超前分別使所述第一計數器或第二計數器復位。
全文摘要
本發明揭示了一種鎖相時間短的鎖相環(PLL)電路。第一計數器通過對基準信號源的輸出進行分頻產生一個第一輸出信號FR。第二計數器通過對壓控振蕩器(VCO)電路的輸出進行分頻產生一個第二輸出信號FV。在第二輸出信號FV的相位滯后于第一輸出信號FR的相位時,控制電路使第一計數器復位。在第二輸出信號的相位超前第一輸出信號的相位時,控制電路使第二計數器復位。這樣,第一和第二計數器執行的計數操作的開始點就得到了同步。
文檔編號H03L7/089GK1258963SQ99126510
公開日2000年7月5日 申請日期1999年12月22日 優先權日1998年12月25日
發明者菊川弘久 申請人:日本精密電路株式會社