專利名稱：數字鎖相環電路和時鐘發生方法
技術領域：
本發明涉及一種數字鎖相環電路和時鐘發生方法，特別是，涉及一種數字鎖相環電路，其可提供對于例如外部引入的噪聲或電源噪聲的抗擾性，并且其還能夠以恒定相位輸出穩定時鐘。
在與計算機連接的顯示設備中，顯示是由外部垂直和水平同步信號同步進行的。特別是需要高精度的時鐘用以根據水平同步信號控制水平掃描線，并且除非提供無抖動時鐘，否則，顯示將會失真或起伏。
圖9中示出了過去采用的電路，該電路包括晶體振蕩器電路61，頻率檢測電路60，相位比較器電路62，濾波器63,VCO(壓控振蕩器)64，和1/M分頻器電路69。
頻率檢測電路60用按已知頻率振蕩的晶體振蕩器電路61的時鐘對水平同步信號102的周期進行計數，并且可設置1/M分頻器電路69的分頻系數。
1/M分頻器電路69的輸出205的相位可通過相位比較器電路62與水平同步信號102的相位進行比較，其結果可通過濾波器63進行平整，并用于控制VCO64。
該電路可稱作鎖相環電路，因為由濾波器63平整的電壓建立了VCO64的振蕩頻率，所以如果外部噪聲或電源噪聲允許被加入，在VCO64的振蕩頻率中將出現變化，由此引起系統時鐘204的抖動。
另外，關于相對于所輸入的水平同步信號102的頻率而要求的系統時鐘204的頻率，1/M分頻器電路69的分頻系數M為幾千，使得只對于幾千時鐘的某一時鐘進行相位比較，結果難以提供相位比較結果的反饋，由此在其因外部噪聲而出現變化時，需要時間將頻率設定回原始頻率，這使其本身表現為噪聲引起的抖動。
在日本未審專利公開(KOKAI)H2-14618中公開了用以減小上述抖動的公知技術。
因此，本發明的目的就是提供一種新型的鎖相環電路和時鐘發生方法，其可對上述問題加以改善，特別是，可以提供對于外部噪聲和電源噪聲的抗擾性，并且還能夠以恒定相位輸出穩定的時鐘。
為了實現上述目的，本發明采用下列基本結構。
具體地，按照本發明第一方面的數字鎖相環電路，其具有第一鎖相環電路，包括基準振蕩器，壓控振蕩器和1/N分頻器，分頻器的分頻系數是不變的，所述1/N分頻器對所述壓控振蕩器的振蕩輸出進行分頻，比較所述1/N分頻器輸出信號和所述基準振蕩器輸出信號的相位，控制所述壓控振蕩器的振蕩頻率，并且取出所述壓控振蕩器的振蕩輸出；信號發生電路，其產生許多輸出信號，其頻率與所述第一數字鎖相環電路的所述壓控振蕩器的頻率相同，而相位不同；第二數字鎖相環電路，其包括信號選擇電路，其能夠通過所述信號發生電路選擇信號，可變頻分頻器電路，其可將所述信號選擇電路輸出分頻，相位比較器電路，其可比較基準信號和所述可變頻分頻器電路的輸出信號的相位，增/減計數器，其可檢測所述相位比較器電路的相位差，數字濾波器，其提供在所述增/減計數器和所述數字選擇電路之間，該第二鎖相環電路可根據所述增/減計數器的輸出從所述信號發生電路選擇信號，與所述基準信號的相位同步的時鐘，所述基準信號通過所述第二鎖相環電路而獲得，并且所述時鐘在兩個所述基準信號之間的時間內通過所述第一數字鎖相環電路而進行N次相位比較。
按照本發明的數字鎖相環電路的第二方面，所述第一數字鎖相環電路的所述壓控振蕩器是通過奇數個反相器電路環行級聯而構成的，并且所述第一數字鎖相環電路形成為使所述時鐘的可允許抖動時間、所述基準振蕩器的振蕩周期、1/N分頻器電路的分頻系數、和所述壓控振蕩器(VCO)的反相器電路的級數之間滿足下列關系。
可允許時鐘抖動時間＞(基準振蕩器周期)/{(1/N分頻器的分頻系數)×(在VCO中的反相器電路的級數)×2}按照本發明的數字鎖相環電路的第三方面，所述信號發生電路這樣構成，使得可通過所述反相器電路之間的連接線取出具有不同相位的若干信號，并且可通過所述連接線取出相差180度相位的所述信號。
按照本發明的數字鎖相環電路的第四方面，所述信號選擇電路可配備有開關裝置，用于從許多具有不同相位的信號中選擇出一個信號，所述信號是從所述信號發生電路輸出的。
按照本發明的數字鎖相環電路的第五方面，在所述第二數字鎖相環電路中的所述基準信號是水平同步信號。
按照本發明在數字鎖相環電路中產生時鐘的方法的第一方面在于，通過配備有固定頻率分頻器的第一數字鎖相環電路產生具有不同相位的許多信號，從所述許多信號中選擇指定信號，所述被選中信號可通過第二數字鎖相環電路的可變頻分頻器進行分頻，所述分頻信號的相位可通過第二數字鎖相環電路的相位比較器電路與基準信號的相位進行比較，并且根據所述比較結果，通過所述許多信號選擇出信號，以便消除所述所分頻信號和所述基準信號之間的所述相位差，由此獲得與所述基準信號的相位同步的時鐘。
該鎖相環電路由第一鎖相環電路和第二鎖相環電路構成，第一鎖相環電路的壓控振蕩器會產生輸出信號，其具有相同頻率而每個相位不同，第二鎖相環電路可選擇第一鎖相環電路的多個輸出信號中的一個，以便消除輸入到第二鎖相環電路相位比較器的第一鎖相環電路的基準信號與輸出信號之間的相位差。
也就是說，本發明具有晶體振蕩器電路作為基準時鐘，其振蕩時鐘101由第一數字鎖相環電路51倍增，并且所得輸出基準時鐘103通過第二數字鎖相環電路52的信號開關電路8進行切換，以便獲得系統時鐘104，其具有的相位與水平同步信號102的相位相匹配。
第一數字鎖相環電路51是由相位比較器電路2，濾波器3，壓控振蕩器(VCO)4，和1/N分頻器電路5所構成。特別是，通過使用奇數個反相器電路級而構成VCO4，可產生許多基準時鐘103，其具有不同的相位，并且是晶體振蕩器電路1的振蕩時鐘101的N倍。
第二數字鎖相環電路52是由相位比較器6，增/減計數器11，數字濾波器7，信號開關電路8，和1/M分頻器電路9所構成。由第一鎖相環電路51所輸出的基準時鐘103通過信號開關電路8而選擇，以獲得系統時鐘104，其相位與水平同步信號的相位相匹配。
頻率檢測電路10使用在已知頻率下振蕩的晶體振蕩器電路1的時鐘對水平同步信號102的周期計數，其用于設置1/M分頻器電路9的分頻系數。
圖1是本發明的方框圖；圖2是壓控振蕩器(VCO)具體結構的電路圖；圖3是由壓控振蕩器所輸出的信號時序圖圖4是表示計數器操作的的時序圖；圖5是表示數字濾波器實例的方框圖6是表示信號開關電路主要部分的方框圖；圖7是表示壓控振蕩器另一具體結構的電路圖；圖8是表示信號開關電路另一具體實例的方框圖；和圖9是表示現有技術的方框圖。
下面參照相關附圖來描述按照本發明的數字鎖相環電路的實施例。
圖1是表示按照本發明的數字鎖相環電路特定實例的方框圖。該圖示出了一種數字鎖相環電路，其具有第一鎖相環電路51，該電路通過1/N分頻器5將壓控振蕩器4的振蕩輸出進行分頻，將該分頻信號和基準振蕩器109的輸出信號101的相位進行比較，控制壓控振蕩器4的振蕩頻率，并取出該壓控振蕩器4的振蕩輸出，信號發生電路8A，其可產生具有相同頻率不同相位的許多輸出信號，和第二數字鎖相環電路52，其具有能夠從信號發生電路8A中選擇輸出信號的信號選擇電路8，1/M分頻器電路9，其可將信號開關電路8的輸出信號104進行分頻，相位比較器電路6，其可將用作基準的信號(水平同步信號)102與1/M分頻器電路9的輸出信號108的相位進行比較，增/減計數器11，其可檢測相位比較器電路6的相位差，和數字濾波器7，其配備在增/減計數器11與信號選擇電路8之間，該第二數字鎖相環電路52根據增/減計數器11的輸出由上述信號發生電路8來切換一個信號，系統時鐘104，其與由該第二數字鎖相環電路52所獲得的上述基準信號的相位同步，以及系統時鐘104，其可在所獲得的基準信號之間的時間內通過第一數字鎖相環電路51進行N次相位比較。
第一數字鎖相環電路51的壓控振蕩器4具有奇數個級聯的反相器電路環形結構，并且信號發生電路8A可這樣構成，以便于通過上述反相器電路之間的連接線J來取出信號103-A至103-F，這些信號具有不同的相位。
在VCO4構成的特定實例中，如圖2所示，可通過上述連接線J來取出相位相差180度的信號103-A和103-B(103-C和103-D)。
下面進一步描述本發明。
在第一數字鎖相環電路51上，晶體振蕩器電路1的振蕩時鐘101的周期和相位和1/N分頻器電路5的相位比較信號109通過相位比較電路2進行比較。相位比較電路2和濾波器3操作，以便在相位比較信號109的周期比振蕩時鐘101的短時降低壓控振蕩器(VCO)4的振蕩頻率。另一方面，如果相位比較信號109的周期長于振蕩時鐘101，相位比較器電路2和濾波器3工作以便升高VCO4的振蕩頻率。
然后，將VCO4輸出的基準時鐘103輸出給信號選擇電路8，也輸出給1/N分頻器電路5并返回相位比較器電路2，該結構形成第一數字鎖相環電路51。
在第二數字鎖相環電路52中，相位比較器電路6可比較水平同步信號102和1/M分頻器電路9的輸出108的相位。增/減計數器11可將相位比較器電路6的比較結果計數，通過數字濾波器7進行濾波，使信號選擇電路8得到控制，并且通過從第一數字鎖相環電路51的許多基準時鐘信號103中選擇具有匹配相位的信號，可輸出無抖動的系統時鐘104，該系統時鐘104可通過1/M分頻器電路9進行分頻，并返回相位比較器電路6，由此形成第二數字鎖相環電路52。
參見圖2，其示出了本發明第一實施例中VCO4的電路，在反相器電路4A三級級聯以通過所形成的振蕩環路來進行相位調整的情況下，總共六個信號，即信號103-A至103-F輸出給信號選擇電路8，這些信號從反相器4A按相位相差108度的信號組取出作為輸出。
在這種情況下，通過提供反相器8B而產生相對于基準時鐘103-A具有180度相位差的基準時鐘103-B。
圖3是表示VCO4操作的時序圖。六個彼此間具有60度相位差的基準時鐘，順序為103-A,103-F,103-C,103-B,103-E,103-D和103-A。
圖4是表示相位比較器電路6和計數器11操作的時序圖。相位比較器6比較水平同步信號102輸入和分頻輸出信號108發生改變的邊緣。在分頻輸出信號108晚于水平同步信號102的情況下，響應于其間的相位差而輸出遞減計數輸出，使得計數器11的計數值降低(圖4(a))，而如果分頻輸出信號108早于水平同步信號102，響應于其間的相位差而輸出遞增計數信號，由此會使計數器11的計數值增加(圖4(b))。
圖5是表示數字濾波器具體實例的方框圖。用于該實施例中的數字濾波器為無限脈沖響應數字濾波器，其是由加法器21，乘法器24至28，和延遲電路22和23構成的。延遲電路22和23的每個均可提供水平同步信號一個周期的延遲，并且乘法器24至28的每個均可用于設置濾波器系數，以便獲得所需的濾波器特性。
圖6表示信號選擇電路，該信號選擇電路8由加法器31(其將計數器11的數值與加法器31具有的補償數據相加)，“與”門電路32(其根據加法器31中的數據控制開關(開關裝置)33)，和開關33構成。數字濾波器7的輸出值設置于加法器31中，且對于每個周期的水平同步信號進行一次加或減，從而選擇基準時鐘103。
因此，對于每次輸入的水平輸入信號102，信號發生電路8A的信號103均可根據計數器11的數值(正或負)由信號選擇電路8進行選擇，而該信號可以饋送給1/M分頻器電路9，使得可以進行控制以便迅速地消除相位比較器電路6上的相位差，結果使系統時鐘104一直與水平同步信號102同步地輸出。
由此，在按照本發明的數字鎖相環電路中，在第二數字鎖相環電路52中與水平同步信號102同步地進行相位比較，時鐘103的相位比較是由兩個水平同步信號之間的第一數字鎖相環電路來進行的，并且進行相位控制，其結果使相位控制的頻率增加，且時鐘精確度得到改善。
有必要構成這樣的電路，以便在系統時鐘104的允許抖動時間、晶體振蕩器電路1的振蕩周期、1/N分頻器電路5的分頻系數和反相器電路級數之間獲得下列關系。
系統時鐘104允許抖動時間＞(晶體振蕩器周期)/{(1/N分頻器5的分頻系數)×(在VCO4中的反相器電路級數)×2}例如，如果系統時鐘104的允許抖動時間為1.0ns，晶體振蕩器1的頻率為21MHz,1/N分頻器電路5的分頻系數為8,VCO4中反相器級數為3,VCO4的振蕩頻率將為164MHz，六個基準時鐘信號103之間的相位差為0.99ns，則獲得1.0ns或更短抖動時間的系統時鐘。
圖8是本發明的另一實例，其中有五級反相器電路，并且其中10個基準時鐘彼此間具有36度的相位差，順序為103-A,103-H,103-C,103-J,103-E,103-B,103-G,103-D,103-I,103-F，加法器31可對每一個十進位數字進行加和減。
因此，反相器電路的數量為3或以上的奇數就足夠了。
通過采用如上所述的構成，在本發明中通過在第一數字鎖相環電路51的1/N分頻器電路5中將分頻系數設置為約8(除以8)，會使頻率增加，其中在該頻率下通過相對于基準時鐘的相位比較進行控制，由此能夠產生高精度的基準時鐘和高質量圖象的顯示。
權利要求
1．一種數字鎖相環電路，其包括第一鎖相環電路，其包括基準振蕩器，壓控振蕩器和1/N分頻器，其分頻器的分頻系數是不變的，所述1/N分頻器對所述壓控振蕩器的振蕩輸出進行分頻，將所述1/N分頻器的輸出信號與所述基準振蕩器的輸出信號的相位進行比較，控制所述壓控振蕩器的振蕩頻率，并取出所述壓控振蕩器的振蕩輸出；信號發生電路，其可產生許多輸出信號，該輸出信號的頻率與所述第一數字鎖相環電路的所述壓控振蕩器的頻率相同而相位不同；第二數字鎖相環電路，其包括信號選擇電路，該信號選擇電路能夠從所述信號發生電路中選擇信號，可變分頻器電路，其可分割所述信號選擇電路的輸出頻率，相位比較器電路，其可比較基準信號與所述可變頻分頻器電路輸出信號的相位，增/減計數器，其可檢測所述相位比較器電路的相位差，數字濾波器，其可配備在所述增/減計數器和所述信號選擇電路之間，該第二鎖相環電路可根據所述增/減計數器的輸出從所述信號發生電路中選擇信號，其中在所述鎖相環電路中，與所述基準信號的相位同步的時鐘通過所述第二鎖相環電路而獲得，并且時鐘在兩個所述基準信號之間的時間內由所述第一數字鎖相環電路進行N次相位比較。
2．按照權利要求1的數字鎖相環電路，其中所述第一數字鎖相環電路的所述壓控振蕩器是由奇數個反相器環形級聯而構成，并且所述第一數字鎖相環電路這樣形成，以便在所述時鐘的允許抖動時間、其所述基準振蕩器的振蕩周期、1/N分頻器電路的分頻系數、和其所述壓控振蕩器(VCO)的反相器電路級數之間獲得下列關系允許系統時鐘抖動時間＞(基準振蕩器周期)/{(1/N分頻器的分頻系數)×(在VCO中的反相器電路級數)×2}
3．按照權利要求2的數字鎖相環電路，其中所述信號發生電路這樣構成，使得可以通過所述反相器電路之間的連接線取出具有不同相位的若干信號，并且通過所述連接線可以取出相差180度相位的所述信號。
4．按照權利要求1的數字鎖相環電路，其中所述信號選擇電路配備有開關裝置，用于從具有不同相位的許多信號中選擇出一個信號，所述信號由所述信號發生電路輸出。
5．按照權利要求1的數字鎖相環電路，其中在所述第二數字鎖相環電路中的所述基準信號為水平同步信號。
6．一種在數字鎖相環電路中的時鐘發生方法，通過配備有固定頻率分頻器的第一數字鎖相環電路可以產生具有不同相位的許多信號，指定信號從所述許多信號中進行選擇，所述被選中的信號可通過第二數字鎖相環電路的可變頻分頻器進行分割，所述被分頻信號的相位可通過第二數字鎖相環電路的相位比較器電路與基準信號的相位進行比較，并且根據所述比較結果，從所述許多信號中選擇一個信號，以便消除所述被分頻信號與所述基準信號之間的所述相位差，由此獲得與所述基準信號相位同步的時鐘。
全文摘要
一種數字鎖相環電路,包括如下電路:第一鎖相環電路;信號發生電路;第二數字鎖相環電路;其具有信號選擇電路能夠從信號發生電路中選擇信號;分頻器電路,其可分割信號選擇電路的輸出信號;相位比較器電路,其可比較用作基準的信號與分頻器電路輸出信號的相位;增/減計數器,其可檢測相位比較器電路的相位差;和數字濾波器,配備在增/減計數器和信號選擇電路之間。該第二鎖相環電路可根據增/減計數器的輸出從信號發生電路中選擇信號。
文檔編號H03L7/099GK1235424SQ9910074
公開日1999年11月17日 申請日期1999年2月12日 優先權日1998年2月12日
發明者江崎貴文 申請人:日本電氣株式會社