專利名稱：鎖相環中相位旋轉用的方法和設備的制作方法
與相關專利申請的交叉引用關系本申請涉及被轉讓給本申請受讓人的共同未決的下列申請，這些中請在此被引用為參考文獻提交日1997年4月18日、申請號844504的帶有占空比控制設備的高速差分CMOS正弦波接收器；提交日1996年10月31日、申請號742220的使用差分SAW振蕩器的CMOS微處理器的時鐘生成設備和方法；提交日1998年1月7日、申請號09/004136的耦合式鎖相環的方法和設備；本發明涉及鎖相環，具體地說涉及作時鐘生成用途、比如微電子電路時鐘用途的鎖相環中的選擇性相位旋轉。
鎖相環(“PLL’s”)用于生成時鐘信號，比如包括微處理器在內的微電子電路所使用的時鐘。但是，常規的PLL’s易于受噪聲的干擾。另外，電源，特別是微處理器用的電源可能具有較大的噪聲，導致PLL的輸出信號中出現難于接受的抖動。在微處理器采用多相時鐘的情況下這種抖動所帶來的問題尤其嚴重。
在上述專利申請參考文獻中披露了用于產生與常規PLL’s相比不易受噪聲干擾的時鐘信號的方法和設備，在所述方法和設備中生成彼此具有預定相位關系的一組信號。時鐘來自于一個從所述信號組中信號之一切換(即，“旋轉”)到另一信號所產生的信號，結果時鐘源信號被相位旋轉了。在這個意義上，至少需要一種使鎖相環的信號有選擇地作相位旋轉的方法和設備。
本發明滿足了上述要求，下文對此作概要說明。第一種形式是，本發明包括提供時鐘信號的方法。從一組信號中提供第一信號，用作時鐘信號。一個第二信號相對于第一信號作相位旋轉，響應1)時鐘信號和基準時鐘信號的相位差，以及2)第一和第二信號為靜止時的時段的發生，從所述信號組中選擇第二信號替代第一信號。
在另一方面，第二信號的替代還響應在第一信號被提供用于時鐘信號之后第二信號的至少一個周期的發生而進行。
在另一方面，一個相對于第二信號作相位旋轉的第三信號，響應1)時鐘信號和基準時鐘信號的相位差，以及2)第二和第三信號為靜止時的時段的發生，從所述信號組中選擇第三信號替代第二信號。
在另一方面，第三信號的替代還響應在第二信號被用于替代第一信號之后第三信號的至少一個周期的發生而進行。
另一種形式是，本發明包括提供時鐘信號的設備。所述設備包括從一組信號中提供第一信號，用作時鐘信號的裝置，以及響應1)時鐘信號和基準時鐘信號的相位差，以及2)第一和第二信號為靜止時的時段的發生，從所述信號組中選擇一個作相位旋轉的第二信號替代第一信號的裝置。
另外，在另一方面，所述替代裝置還響應在第一信號被提供用于時鐘信號之后第二信號的至少一個周期的發生而進行。
在另一方面，所述設備包括一個相對于第二信號作相位旋轉的第三信號，響應1)時鐘信號和基準時鐘信號的相位差，以及2)第二和第三信號為靜止時的時段的發生，從所述信號組中選擇第三信號替代第二信號的裝置。
在另一方面，所述替代以第三信號的裝置還響應在第二信號被用于替代第一信號之后第三信號的至少一個周期的發生而進行。
本發明的優點在于以一個相移信號替代另一個的處理方式減少了時鐘信號相對于基準時鐘的相位誤差，同時根據上述靜止時段的發生調節替代過程有助于減少因一信號替代另一信號而引起的對時鐘信號的擾動。另外，響應被用作時鐘的信號的緊接前元提供時鐘之后所述信號的至少一個周期的發生而替換所述信號，有助于避免一信號到另一信號的錯誤替換。
圖1是根據本發明的一實施例利用相位旋轉的時鐘系統的高級框圖。
圖2是圖1旋轉器14的框圖。
圖3是圖2移相器144的各邏輯元件。
圖4是圖2相位選擇器148的各邏輯元件。
圖5是實施例操作的各方面的時序圖。
圖6是圖2重新定時器154的各邏輯元件。
圖7是圖1的濾波器22的各邏輯元件。
現在參看圖1，該圖表示了本發明的優選實施例。時鐘系統10接收外部生成的基準時鐘信號21，生成頻率相對較高的第一時鐘信號，并且將第一時鐘信號鎖相到基準時鐘上，所述第一時鐘信號由旋轉器14輸出。
在圖1實例中的基準時鐘是200MHz信號。第一時鐘由信號輸出器12，優選為聲表面波(“SAW”)振蕩器，以較高的800.4MHz頻率生成的信號而產生。在本實施例中旋轉器14從其內部的四個源信號中選出一個400.2MHz信號，作為第一信號輸出，所述四個信號分別比SAW振蕩器12的800.4MHz信號滯后0、90、180和270度。第一時鐘信號被分配給負載，由方框16所示。
第一時鐘信號還經分頻器18進行分頻(分頻后的第一時鐘信號被稱為“反饋時鐘”信號)，并且被輸入相位檢測器20，以及數字濾波器22。在該實施例中，分頻器18的分頻系數為2。
相位檢測器20對基準時鐘和第一時鐘比較，并且生成指示該相位差別的一或多個信號。這樣的相位檢測器20是公知的，因此此處不再加以說明。例如，參見Wyatt等的美國專利5,546,052“無相位誤差的相位檢測器”。
相位差指示經數字濾波器22反饋回旋轉器14。
根據上文，應當理解的是，鑒于SAW振蕩器12的頻率為800.4MHz并經旋轉器14和分頻器18分頻，反饋時鐘的頻率為200.1MHz。這樣，反饋時鐘和第一時鐘即反饋時鐘之源一致地獲得超前于基準時鐘的相位差。因此，旋轉器14必須經常通過相繼地將用于第一時鐘的選定源由源信號之一改為另一個來調節第一時鐘信號，使源信號之一滯后，以便將反饋時鐘(因而是第一時鐘)鎖相到基準時鐘。
現在參見圖2，說明圖1旋轉器14的各邏輯元件。
差分振蕩器12信號由旋轉器14在差分接收器/占空比調節器142中接收，所示差分接收器/占空比調節器142向差分接收器負載級的適當端子施加偏壓，以就輸入失衡作出補償。這樣的差分接收器/占空比調節器142的細節描述于上述引用的相關申請中，因此此處不作說明。
然后，經裝置142作用后的振蕩器12信號饋入移相器144，該移相器144生成一組信號A、B、C和D，這些信號頻率是振蕩器12信號頻率的一半，其中信號B滯后信號A 90度，信號C滯后信號B 90度，信號D滯后信號C 90度。(上述引用先前提交的相關申請中，移相器144被稱為“旋轉器”，但是它實際上是旋轉器14內的一個元件)。
這四個正交信號A、B、C和D被饋入相位選擇器148和多路復用器146。(在上述引用先前提交的相關申請中，換相器144被稱為“換擋邏輯”)。選相器148相繼地選擇四個信號A、B、C和D之一，作為時鐘信號的信號源，由旋轉器14予以輸出。這一選擇是通過將一個信號置于從選相器148至多路復用器146的輸出線路q0、q1、q2或q3之一上完成的。由于多路復用器公知為用于從輸入到該多路復用器中的一些信號中選出一個信號并且加以輸出，此處不再加以描述。
多路復用器146的任選輸出信號直接作為時鐘信號輸出，或者首先由任選提供的再定時器154重新定時，視是否需要重新調整時序以減少偏斜(skew)而定。
現在參看圖3，說明移相器144的詳細情況。移相器144有五個延遲觸發器164、166、168、170和172。觸發器164的反相輸出反饋回其自身的邏輯輸入端并且饋入觸發器166的邏輯輸入端。觸發器166的輸出饋入觸發器168的輸入端。觸發器168的輸出饋入觸發器"0的輸入端。觸發器170的輸出饋入觸發器172的輸入端。各個觸發器的時鐘輸入端均接收占空比調節后的振蕩器信號。
由于其反相輸出反饋回其輸入端，觸發器164將振蕩器164的頻率除以二。應當理解，另一方面，如果希望第一時鐘與振蕩器12的信號的頻率相同那么觸發器164可以略去。由于觸發器166-172的輸入端至輸出端作串聯連接，故此觸發器166的輸出A超前于觸發器168的輸出端B。同樣地，觸發器168的輸出B超前于觸發器170的輸出端C。應當理解，根據該實施例，其中時鐘源在各正交信號之中旋轉，與常規PLL’s相比時鐘抖動得到了明顯改善。此外，通過在移相器144中引入額外的元件以產生多于本實施例的四個信號的一些信號，以增加一定程度的復雜度為代價，可以使在基準時鐘和反饋時鐘之間的相位差得到進一步的降低。
現在參看圖4，說明選相器148的其它細節。延遲觸發器174、176、178和180在其時鐘輸入端分別接收來自移相器144的信號B、C、D和A。這些觸發器還從各個延遲觸發器194、196、198和200接收輸出信號，作為邏輯輸入。延遲觸發器174-180的輸出被饋給各個與門182、184、186和188。與門還從移相器144接收下列信號作為輸入，并分別將C和D饋入與門182,D和A饋入與門184,A和B饋入與門186,B和C饋入與門188。來自各個與門的輸出輸入或門190。或門190的輸出饋入與門192，該與門192還從單脈沖裝置154接收輸入。
單脈沖裝置由來自濾波器22的一個信號觸發，該信號指示基準時鐘和反饋時鐘之間的相位差已足夠大以致于需要糾正，即，表明反饋時鐘比基準時鐘超前預定量(“閾值”)的相位。
與門192的輸出饋入延遲觸發器194至200的時鐘輸入端。除了反饋回觸發器174-180以外，觸發器194-200的輸出端q0、q1、q2和q3饋入多路復用器146，以便從移相器144中選擇信號A、B、C或D之一。
觸發器194-200的輸出q0-q3由復位線(未標示)初始化，使得最初q0=1,q1、q2、q3=0。這樣，在觸發器194-200按上述連接時，每當觸發器時鐘輸入端的信號通以脈沖，下一輸出順序變高，并且先前的高輸出變低，而其余輸出端保持低電平。也就是說，在初始化后的第一脈沖之后，q1變高并且q0變低，而q2和q3保持低電平。在下一個脈沖之后，q2變高并且q1變低，而q0和q3保持低電平，如此等等。這種按次序在一時刻將一個輸出切換為高電平的過程可以稱為“旋轉”。
觸發器174-180、與門182-188、或門190以及與門192的用途在于控制在選定周期跨度內旋轉的時序，使得輸出q0-q3在選定周期的“最后四分之一”期間旋轉。關于這一點，信號的一個周期被認為是自該信號變高的時候開始，使得信號周期的“最后四分之一”指代信號變低(即，靜止的)時信號下一次升高之前緊挨著的四分之一周期。即，根據本實施例，如果來自移相器144的信號A作為時鐘源，那么在信號A的最后四分之一周期期間發生信號A至信號B的一次旋轉的時序。信號A至信號B的旋轉發生于信號A的最后四分之一周期的原因在于，由于信號B比信號A滯后90度，故此信號A和信號B在信號A信號的最后四分之一期間為低(即，靜止的)。類似地，如果信號B是時鐘源，那么在信號B的最后四分之一周期期間發生信號B至信號C的一次旋轉的時序，如此等等。
用途在于控制在選定周期跨度內旋轉的時序的觸發器174-180、與門182-188、或門190以及與門192，可以通過結合圖4所示信號的特定邏輯組合和圖5所示信號的時序來加以理解，使得輸出q0-q1在選定信號的“最后四分之一”期間旋轉。考慮一下比如是從信號C到信號D的一次旋轉的時序。在圖5的單脈沖信號第三次出現之前，信號C是用于時鐘源的多路復用器146輸出信號。來自數字濾波器22的觸發單脈沖裝置154的信號是響應相位檢測器20所檢測到的相位差而產生的。這樣，圖5中的單脈沖信號的第三次出現表明基準時鐘和現在源自信號C的時鐘之間的相位差已超過了預定的相位差閾值，因此需要通過向信號D的變換來減少相位差。
在理想化的實例中，單脈沖154信號是以均勻間隔插入的。間隔均勻性的起因是正交信號的頻率與基準時鐘之間的差基本上固定，如前所述。
盡管現在需要旋轉，正如單脈沖信號的插入所指示的那樣，但是必須對該旋轉進行調節，以避免所生成的時鐘信號中出現假信號(glitch)。在圖5中當第三次單脈沖信號存在的時候，信號C正趨于下降，但信號D被插入了。這樣，在該時刻的旋轉并不對應于信號C和D均為低的時刻，因此這樣的旋轉易于將擾動引入時鐘信號中。故此，圖4的選相器148采用邏輯電路來根據該單脈沖信號以及時鐘的狀態選擇該旋轉的時序。觸發器174-180，與門182-188，以及或門190提供了響應時鐘狀態確定該旋轉時序的邏輯，現在對此作出說明。緊接要求信號C向信號D旋轉的單脈沖信號之前，選擇信號q2被插入，而信號q0,q1和q3未被插入。(當然這是邏輯性的，這是因為正是q2的插入控制了多路復用器146將信號C選擇為時鐘源的工作。)根據q2的插入以及其后信號D的一次插入，觸發器178插入其輸出，該輸出被輸入到與門186中。該單脈沖信號的插入時間為一個周期的寬度。以信號B、C、D和A作為各自輸入端的觸發器174-180所引入的延遲，加上單脈沖持續一個周期寬度，兩者組合在一起防止了根據旨在僅僅產生單次旋轉的單脈沖信號而發生正交信號的第二次旋轉的可能性。
在插入觸發器178輸出信號時，其它觸發器174、176或180的輸出均不再插入，因為信號q0、q1和q3在該時刻已有至少一個周期未插入。因此，在與門182-188當中，僅與門186可能在信號q2插入的當前持續期間插入輸出信號。與門186的另兩個輸入為信號A和B。鑒于正交信號間的相位關系，信號A和B僅在信號C周期的最后四分之一期間才會同時插入。這樣，僅當在觸發器178控制下發生適當延遲以避免發生錯誤性兩次旋轉時，以及當信號C處于其一個周期的最后四分之一時才滿足與門186，如信號A和B所指示。
一旦與門186得到滿足，并且插入其輸出，或門190相應地插入其輸出。響應于或門190的輸出信號以及單脈沖154信號兩者的插入，譯碼192插入其輸出，后者觸動觸發器200插入其輸出q3，使觸發器198取消其輸出q2的插入。根據q3的被插入，多路復用器146將其用于對時鐘定源的輸出信號從信號C切換至信號D。
關于從信號C到信號D的旋轉的該詳細描述說明了觸發器174-180、與門182-188、或門190以及與門192如何與移相器144協調工作，以控制在選定周期跨度內旋轉的時序。根據上述實例和附圖，應當理解，從信號A至信號B、從信號B至信號C、從信號D至信號A的旋轉時序是如何同樣加以控制的。
現在參看圖6，該圖描述了重新定時器154的其它細節。(術語“重新定時器”用于指代將多路復用器146輸出的時鐘信號內的略微偏斜降低的功能，所示的略微偏斜可能是在通常的選通過程中由旋轉器14內的各種電路元件所引入的。)來自多路復用器146的選定信號是第一時鐘的來源，它被輸入到延遲觸發器72和74的延遲輸入端。來自振蕩器12的一個信號，其頻率是多路復用器146輸出的時鐘信號的頻率的兩倍，被饋入觸發器72時鐘輸入端，而與之相位差180度的另一個振蕩器12信號被饋入觸發器74時鐘輸入端。來自選相器146的q0和q3信號用于從觸發器72或觸發器74選出輸出信號，作時鐘信號用。即，q0和q3輸入到或非門82，該或非門的輸出被饋入多路復用器80，使得當q0或q3被插入時觸發器74的輸出信號被多路復用器80輸出，而當無論q0還是q3都未被插入時觸發器72的輸出信號被多路復用器80輸出。
采取重新定時器154結構的原因可以結合圖5的時序圖加以理解，圖5顯示了各種信號的理想化時序。根據該圖可以看出，從時序圖的底部來看多路復用器146的輸出信號由來自移相器144的信號A和C提供，多路復用器146輸出的脈沖的中點理想地對應于在時序圖的頂部所示的振蕩器12上升信號的下降沿。同樣地，當多路復用器146的輸出信號由來自移相器144的信號B和D提供，多路復用器146輸出的脈沖中點理想地對應于振蕩器12信號的上升沿。因此，由延遲觸發器對多路復用器146輸出信號的重新定時，在多路復用器146輸出信號由信號A和C提供時必須由振蕩器12信號的下降沿定時，在多路復用器146輸出信號由信號B和D提供時必須由振蕩器12信號的上升沿定時。
此外，當信號q0被插入時，信號A由多路復用器146輸出。當信號q2被插入時，信號C由多路復用器146輸出。這樣，當q0和q2均未插入時，信號B或信號D被輸出。因此，信號q0和q2可以如圖所示用在重新定時器154中，以控制多路復用器80對來自觸發器72和74的輸出信號的選擇。
現在說明結構如圖7所示的數字濾波器22的細節。應當理解，該實施例設想圖1的時鐘生成系統10，除振蕩器12外，可以與微處理器一起置于同一個模塊中。至于濾波器22，提供一個寄存器52，以便在所示模塊制成之后由控制電路(未示出)設置其上的比特。如此插入的寄存器52內的比特數確定了濾波器22的調節工作，如下文所述。
移位寄存器54有一個數據輸入端(未示出)，該輸入端不斷地接收數據。當圖1的相位檢測器20檢測到反饋時鐘領先于基準時鐘，相位檢測器20向移位寄存器54發送信號。移位寄存器54被初始化，其全部比特復位。對于相位檢測器20信號插入后反饋時鐘的每個周期，移位寄存器54將不斷插入的輸入數據比特移位。這樣，當反饋時鐘領先于基準時鐘時，隨著時間的流逝，移位寄存器54對數目不斷增加的插入比特累加。
被耦合到移位寄存器54和可調比特寄存器52的N檢測器56，檢測插入在移位寄存器54和可調比特寄存器52內的比特數。當插入在移位寄存器54內的比特數超過可調比特寄存器52內插入的數目，N檢測器56將一個信號耦合到觸發器58中。在一個反饋時鐘周期之后，觸發器58根據來自N檢測器56的信號被插入其輸出信號。觸發器58輸出信號被反饋到移位寄存器54，使其全部比特復位。這樣，N寄存器56輸出信號復位，并且在反饋時鐘的又一個周期中，觸發器58輸出信號復位。
如圖4所示，觸發器58輸出信號還被饋入選相器148的單脈沖裝置。這樣，當對于反饋時鐘的單個周期觸發器58輸出信號被插入時，它觸發選相器148的單脈沖裝置，使旋轉器14的一次旋轉初始化。
本文結合一個優選實施例披露了本發明的方法和裝置。本領域的技術人員可以構設許多其它包含本文的教導在內的變型實施例。因此，本發明不限于此處闡述的具體形式。相反，本發明旨在涵蓋可以合理地納入到下文所聲明的本發明的精神和范疇之內的這類替代方案、修改件以及本文教導的等同物。
權利要求
1．提供時鐘信號的方法，包括下列步驟a)從多個信號中提供用作時鐘信號的第一信號；以及b)從所述多個信號中，用相對于第一信號有相移的第二信號替代第一信號，以減少時鐘信號和基準信號之間的相位差，其中所述替代步驟是響應于第一和第二信號均為靜態的階段的發生而進行的。
2．根據權利要求1所述的方法，其特征在于所述替代步驟還響應于在步驟a)后第二信號的至少一個周期的發生而進行的。
3．根據權利要求1所述的方法，其特征在于包括下列步驟c)響應于第一和第二信號均為靜態的階段的發生，從所述多個信號中，用相對于第二信號有相移的第三信號替代第二信號。
4．根據權利要求3所述的方法，其特征在于所述用第三信號替代的步驟還響應于在第二信號替代第一信號后第一信號的至少一個周期的發生而進行的。
5．提供時鐘信號的裝置，包括從多個信號中提供用作時鐘信號的第一信號的裝置；從所述多個信號中，用相對于第一信號有相移的第二信號替代第一信號，以減少時鐘信號和基準信號之間的相位差的裝置，其中所述替代裝置是響應于第一和第二信號均為靜態的階段的發生而工作的。
6．根據權利要求5所述的裝置，其特征在于所述替代裝置還響應于在提供作為時鐘信號的第一信號后第二信號的至少一個周期的發生而工作的。
7．根據權利要求5所述的裝置，包括響應于第一和第二信號均為靜態的階段的發生，從所述多個信號中，用相對于第二信號有相移的第三信號替代第二信號的裝置。
8.根據權利要求7所述的裝置，其特征在于所述用第三信號替代的步驟還響應于在第二信號替代第一信號后第三信號的至少一個周期的發生而工作的。
全文摘要
在相互有相移的多個信號中,重復地以一個信號替代另一個信號作為時鐘信號,以減少時鐘信號相對于基準信號的相位誤差。替代工作被定時在當旨在降低對時鐘信號的干擾的階段期間發生。采用一個信號的這種替換還響應于在時鐘由所述信號的緊前一個信號提供之后所述信號的至少一個周期的發生而進行,其旨在避免一個信號替代為另一個信號的誤操作。
文檔編號H03L7/081GK1222791SQ9812307
公開日1999年7月14日 申請日期1998年12月7日 優先權日1998年1月7日
發明者D·M·德雷普斯, R·P·馬斯萊, J·S·馬奇 申請人:國際商業機器公司