專利名稱：用于產生數字信號的電路裝置的制作方法
技術領域：
本發明涉及具有用于產生數字信號的設備的電路裝置。
此數字信號處理與模擬信號處理具有如下優點，為了處理信號，例如雙位信號，其含有一個明顯較大的干擾距離。已經減小的干擾能夠不可逆地產生模擬信號。數字信號也會遇到各種各樣的干擾，例如噪聲或重疊的電壓脈沖。這種干擾的程度一般與數字信號處理的技術和范圍有關。在隨后的信號處理級中，干擾被集中，在雙位信號的情況下，也不能再清楚地確定固有的信號。在信號處理的固定點，例如邏輯單元的輸入端，該數字信號設備用于產生數字信號，例如信號放大。此在數字技術中和在接收機或信號發生器中已知的設備用于產生數字信號的電平。為此，一般情況下，只要每一個信號的電壓電平都位于公差范圍內并且能夠設置有一固定信號值，則此電平升高到一致的理論值。與所選擇的標準相關，此公差范圍在此應考慮到能夠用于信號處理的電路，在此從眾多的邏輯標準中示例地選出了兩個。在LVTTL-標準(LVTTL＝低電壓晶體管-晶體管-邏輯)中，二進制的狀態“低”和“高”用于表明電壓電平0.8V和2.0V。
在SSTL-標準中，信號值“高”為該信號相對于參考電壓提高0.4V，而信號值“低”為該信號相對于參考電壓降低0.4V。
在此電壓電平時，然而該信號發生器不只與位于公差范圍中的二進制信號值相匹配。同時還應考慮到從一個信號值向另一個轉換時，例如從“低”向“高”，應達到盡可能快的信號電平轉換。理想的方式是，在二進制值的電壓信號出現之后該邊沿應盡可能的陡。
所有的信號發生器在此都可使用，其用于分析數字的值并且可以彈性地使用。例如，在存儲器中用于地址-控制信號、RAS和CAS、啟動信號和類似信號的更新。
然而在各種邏輯標準中的信號發生器的使用不是沒有可能的。信號發生器也能夠用在半導體芯片中，例如兩個邏輯標準是相對應的。此時的一個信號發生器含有一個標準。因此，費用自然也比較高。同樣，隨著連接數量的逐漸上升，施加在芯片上的內部電壓的相對影響的危險性也大。
在DE3347484C2中公開了應用在邏輯電路和處理數據電路中的用于與輸入信號匹配在邏輯信號電平上的電路裝置，其含有一個具有正向和一個負向輸入端的比較器。該輸入信號通過外部的輸入端輸入。
在JP1-319322中日本專利摘要，部分E卷14(1990)號碼125(E-900)描述了用于電平轉換的具有運算放大器的電路，該放大器通過一個開關裝置有選擇地能與輸入端子或大地相連。通過運算放大器的非反向輸入端輸入一個參考電壓。
本發明的任務在于，提供一個只具有產生數字信號的設備的電路裝置，該裝置可以工作在不同的標準上并且其相對于輸入電壓的電壓波動只具有較小的靈敏度。
本發明通過權利要求1的特征解決。
因為本發明的電路裝置只含有一個產生數字信號的裝置，相對于通過兩種裝置的解決方案費用降低。以此節省了芯片的面積。本發明還提供了另外的優點，通過耦合元件，該內部參考電壓與內部電壓較強地耦合在一起。因此本發明的電路裝置相對于電源電壓的波動具有較小的敏感度。
本發明有利的結構和改進在從屬權利要求中標明。
本發明下面借助附圖對實施例進行詳細描述。相同的元件通過相同的參考符號標明。圖示為
圖1本發明的電路裝置的方塊電路圖；圖2用于提供內部參考電壓的詳細電路圖。
本發明的電路裝置根據圖1含有產生數字信號10的設備，其通過輸入和輸出端子9、11來表明輸入和輸出端。用于產生數字信號10的設備與電壓端子8相連，并通過一個外部參考電壓Vref，ext連到設備10。其另外通過開關4與電壓發生器2的輸出端3相連。該電壓發生器2產生的內部參考電壓Vref，int應盡可能恒定，而與負載或干擾例如工作電壓的波動無關。發生器2和設備10不是本發明的重點，因而在此不詳細敘述。
開關4通過控制觸點5與電平轉換器6相連。通過開關信號該開頭是可以控制的，該電路輸入端1處的信號可以連到電平轉換器6。該電平轉換器6的作用是，在弱開關信號的情況下該開關4都是完全可控的。它的功能和結構下面會詳細解釋。
在設備10的輸入端9處的數字信號通過與參考信號相比較轉化為“低”或“高”。如果輸入端處的數字信號的電壓電平低于參考信號的電壓電平，設備10在其輸出端11產生一“低”信號，例如0V。如果數字信號的電壓電平高于參考信號的電壓電平，設備10在其輸出端11產生一“高”信號，例如2，5V。通過選擇參考信號的電壓電平，可以確定“低”和“高”之間的轉換閾值。以此設備10能在不同的邏輯標準下使用。
根據圖1的本發明的電路裝置可以工作在兩個不同的邏輯狀態下。
在第一種工作類型中，輸入端9處的信號屬于LVTTL標準。內部產生的參考電壓Vref，int作為參考信號。電路輸入端1處的開關信號如此選擇，開關4是閉合的。在電壓端子8無負載的情況下，位于設備10上的內部參考電壓Vref，int也無電壓導通。
相應的在第二種工作類型中，輸入端9處的信號屬于一個與LVTTL標準不同的另一邏輯標準。例如SSTL信號位于輸入端9處。
在此如此控制開關4，在電壓發生器2和設備10之間不存在連接。電壓端子8位于外部參考電壓Vref，ext上，其例如由外部電壓發生器提供，該發生器含有另一個電路單元以提供電壓。以此從外部輸入外部參考電壓Vref，ext并且不是從內部產生，在不同的邏輯標準的情況下能夠非常簡單地應用本發明的電路裝置。對于本發明的電路裝置來說不需要附加的電壓發生器來產生該外部參考電壓Vref，ext。
具有電壓發生器2的部分裝置是在圖2中詳細描述的圖1中的由電路裝置組成的開關4和電平轉換器6。開關4在此由兩個不同導電類型N1和P1的在溝道側平行連接的兩個晶體管構成。通過平行連接的溝道段可以建立電壓發生器2的輸出端子3與設備10的另一個電壓端子7之間的連接。在電壓發生器2的輸出端子3和第一電源電勢Vss之間接有一個輸出耦合電容C1。
開關4可以通過電平轉換器6控制。電平轉換器6含有兩個P溝道型的晶體管P2和P3，其通過源極端子分別連到第二個電源電勢Vcc。其漏極端子分別與另一個的柵極端子相連，以致存在交叉耦合。另外，晶體管P2和P3的漏極端子分別與由P溝道晶體管P4或P5和n溝道晶體管N2或N3所組成的串聯電路相連。P溝道晶體管P4和P5的柵極端子分別與第一電源電勢Vss相連。N溝道晶體管N2的柵極直接地，而n溝道晶體管N3的柵極通過反相器INV連接到電平轉換器6的電路輸入端1。反相器INV使電路輸入端1處的開關信號反相。P溝道晶體管P4的漏極端子和n溝道晶體管N2的漏極端子分別與開關4的一個晶體管N1的柵極相連和通過控制耦合電容C2與第一電源電勢Vss相連。P溝道晶體管P5的漏極和n溝道晶體管N3的漏極端子分別接到開關4的另一晶體管P1。
如果電平轉換器6的電路輸入端1處存在低于確定開關閾值的信號，在開關信號被反相器INV反相之后，n溝道晶體管N3導通。由于交叉耦合，在P溝道晶體管P2的柵極處存在第一電源電壓Vss，而P溝道晶體管P2同樣導通。因為n溝道晶體管N2在其柵極端子處存在開關信號則其阻塞，而開關4的n溝道晶體管N1的柵極取為第二電源電勢Vcc。同時，開頭4的P溝道晶體管P1存在第一電源電勢Vss，這是因為n溝道晶體管N3導通。N溝道晶體管N1以及開關4的P溝道晶體管P1導通。開關4在此情況下是閉合的。
在開關信號高于開關閾值的情況下，n溝道晶體管N2導通而晶體管N3阻塞。在P溝道晶體管P3的柵極端子上存在第一電源電勢Vss而晶體管P3導通。這樣的作用是，開關4的P溝道晶體管P1的柵極達到第二電源電勢Vcc并且阻塞。開關4的n溝道晶體管N1同樣阻塞，因為在其柵極端子上存在第一電源電勢Vss。
在此情況下開關4打開。
通過開關4具有兩個并聯的晶體管N1、P1的實施例能夠達到，在第二個工作模式中，電壓發生器2實際上完全由設備10分開。內部電源電壓的波動以此只在外部的參考電壓Vref，ext上產生較小的影響。
本發明的電路裝置為了達到抵抗干擾的穩定性含有耦合電容C1和C2以及P溝道晶體管P4和P5。通過輸出耦合電容C1，內部參考電壓Vref，int的強化耦合建立在具有第一電源電勢Vss的電壓發生器2的輸出端子3處。因為第一電源電壓Vss表明了參考電勢，表明達到了希望的較大耦合。同樣，開關4的控制端子，具體的是開關4的n溝道晶體管N1的柵極端子通過控制耦合電容C2與第一電源電勢Vss相連。施加在內部參考電壓Vref，int或開關4的控制端子上的晶體管干擾值的影響通過耦合電容的共同作用可以明顯減小。
P溝道晶體管P4和P5根據寄生電容分別構成漏極和柵極之間的和源極和柵極之間的電容分配器。以此實現了，與參考電壓不同的第二電源電勢Vcc只是很小地與內部參考電壓Vref，int耦合。第二電源電勢Vcc施加在內部參考電壓Vref，int上的較短時間的波動只保持較短時間。
耦合電容C1和C2的電容量通過P溝道晶體管P4和P5的電容量存在于大小值裝置上。
權利要求
1，具有用于產生數字信號的設備(10)的電路裝置，具有-一個電壓端子(8)，用于將外部參考電壓(Vref，ext)輸入到該設備(10)，-一個電壓發生器(2)，用于產生一個內部參考電壓(Vref，int)，其能夠通過設備(10)的一個開關(4)傳導，-一個電平轉換器(6)，用于控制開關(4)，以此，用于切換開關(4)的一個開關信號可以升高到由開關(4)的開關閾值所確定的電平，其特征在于，該電平轉換器(6)含有一對交叉耦合的晶體管(P2，P3)，其通過耦合晶體管(P4；P5)分別在溝道側與第一電源電勢(Vss)容性耦合，該耦合晶體管的控制端子分別與第一電源電勢(Vss)相連。
2，如權利要求1的電路裝置，其特征在于，開關(4)含有第一種導電類型(N1)的一個開關晶體管和第二種導電類型(P1)的一個開關晶體管，并且該兩個晶體管(N1，P1)在溝道側并聯連接。
3，如權利要求1或2的電路裝置，其特征在于，在開關(4)的一個控制觸點(5)和第一電源電勢(Vss)之間連接有一個控制耦合電容(C2)。
4，如權利要求1到3之一的電路裝置，其特征在于，在電壓發生器(2)的輸出端和第一電源電勢(Vss)之間連接有一個輸出耦合電容(C1)。
全文摘要
用于數字信號的電平產生的一個設備(10)能夠用于與信號不同的邏輯標準,其含有一個內部電壓發生器(2)以在電壓端子(8)處接入一外部參考電壓。通過開關(4),電壓發生器的內部參考電壓能夠接入到設備(10)。開關(4)能夠由電平轉換器(6)控制。該耦合元件阻止了由電源電壓所引起的干擾。
文檔編號H03K19/0185GK1202762SQ9810959
公開日1998年12月23日 申請日期1998年6月9日 優先權日1997年6月10日
發明者C·斯徹爾特, R·凱瑟, N·維爾斯 申請人:西門子公司