專利名稱：一種高速、高精度模/數(a/d)轉換器的制作方法
技術領域：
本發明涉及一種模擬一數字(A/D)轉換器，特別涉及一種能夠大量減少元件數量、能以較小的電路規模實現更高精度的高速、高精度A/D轉換器。
當今的社會已經進入了高速信息數字化的時代，大量的信號需經高速、高精度數字處理，這就需要大量的高速、高精度A/D轉換器。早期采用全并行轉換方式(Flash閃爍結構)，n位精度的A/D轉換器需要2n個具有n位線性要求的精密電阻，這些電阻經串接并將電阻串兩端接至精密電源，便產生2n-1個基準電源信號，這些基準電源信號后接2n-1個高速比較器，與輸入信號進行比較來確定轉換值。隨著轉換器精度的增加，制作難度和芯片功耗將會大增，因此這種方式通常用于精度為八位或八位以下的A/D轉換器。在中、高精度的高速A/D轉換器中，常采用分步轉換方式。所謂分步轉換方式，即，A/D轉換分幾步進行。每一分步的精度可以較低，因此可采用全并行方式來實現。而下一分步轉換的輸入信號是將前一分步轉換成的數字量用D/A轉換器再轉變回模擬量，并與前一分步的輸入模擬量相減后產生的。這種分步方式較大地減少了元器件數量，但由于增加了D/A轉換器及模擬量減法器，制作難度較大，工作速度不易提高。八十年代中、后期，開發了模擬開關的分步轉換法。這種方法取消了常規分步法中所需的高速D/A轉換器及模擬量減法器，而僅增加了高速模擬開關，因此工作速度得到較大提高，制作難度亦有所下降。
圖1示出現有采用模擬開關分步法的A/D轉換器電路示意圖。現有的這類A/D轉換器包含一個由m×p個等值精密電阻串聯組成的多階位標準電壓發生器102，它的兩端分別接基準電壓Vref1和Vref2，其中的m×p個等值精密電阻以每p個為一組分成m組，由相鄰組的連接點處接出(m-1)個階位的粗分階位標準電壓輸出端，并在組內相鄰電阻的連接點處分別經一模擬開關接出(p-1)個階位的細分標準電壓輸出端，同一組內的模擬開關的控制端連接在一起構成總共(n-1)個模擬開關組的控制端。多階位標準電壓發生器102的(n-1)個粗分階位標準電壓輸出端分別接至一個粗分階位標準電壓判斷器103的相應標準電壓輸入端。輸入的模擬信號Vin經采樣保持電路101輸出采樣電位至粗分階位標準電壓判斷器103，經與(m-1)個粗分階位標準電壓作比較輸出粗分階位判斷信號。此粗分階位判斷信號一方面經一高數位編碼器104輸出數字信號的高數位值，另一方面經模擬開關組選通控制器105向所選通的相應模擬開關組的控制端提供選通控制輸出，使所選通的粗分組內的(p-1)個細分階位標準電壓輸往一個細分階位標準電壓判斷器106，經與來自采樣保持電路101的采樣信號相比較輸出細分階位判斷信號。此細分階位判斷信號經一低數位編碼器107輸出數字信號的低數位值。數字信號的高數位值與數字信號的低數位值經過數位碼合成器108合成后就構成轉換的高精度數字輸出Dout。
雖然現有這種模擬開關分步法A/D轉換器不需要高速D/A轉換器及高速模擬量減法器，工作速度得到較大提高，制作難度有所下降，但這種方式所需精密電阻及模擬開關數量較大。而精密電阻的制作占用較大的芯片面積，同時模擬開關數量多后連線復雜，增加了制作復雜度，從而對制作這種方式的高精度A/D轉換器仍然帶來一定的困難。
為了克服現有技術的上述缺陷，本發明提供了一種能夠大量減少精密電阻和模擬開關數量并降低芯片制作難度的高速與高精度模擬開關分步法的A/D轉換器。
本發明的一項目的是要大量減少模擬開關分步法A/D轉換器所需的精密電阻和模擬開關的數量，減少它們在芯片中占用的面積，從而降低芯片的制作難度，提高產品的合格率并降低成本。
本發明的另一目的是要在模擬開關分步法的A/D轉換器中使用具有低插入效應的單向模擬開關以保證高速度和高精度A/D轉換器的實現。
為了實現本發明的上述目的，本發明的模擬開關分步法A/D轉換器包括一個模擬信號輸入端、一個采樣保持電路、一個多階位粗分標準電壓發生器、一個粗分階位電壓判斷器、一個高數位編碼器、一個模擬開關選通控制器、一個多階位細分標準電壓發生器、一個細分階位電壓判斷器、一個低數位編碼器、一個高、低數位碼合成器以及一個數字信號輸出端。其中的多階位粗分標準電壓發生器有一高基準電壓輸入端和一低基準電壓輸入端，有按等階位差遞變的多個粗分階位標準電壓輸出端與粗分階位電壓判斷器的多個相應的粗分階位標準電壓輸入端連接，鄰近的每兩個標準電壓輸出端設有一對模擬開關受模擬開關選通控制器的選通控制，同時與多階位細分標準電壓發生器的兩個標準電壓輸入端接通或斷開。輸入的模擬信號經模擬信號輸入端輸往采樣保持電路后將采樣電平分別輸往粗分電壓判斷器與細分電壓判斷器。采樣電平在粗分階位電壓判斷器中經與多階位粗分標準電壓進行比較之后作出判斷，然后分別向高數位碼編碼器和模擬開關選通控制器輸出粗分階位電壓判斷信號，模擬開關選通控制器根據粗分階位電壓的判斷信號選通多階位粗分標準電壓發生器的相應的鄰近兩標準電壓輸出端與多階位細分標準電壓發生器的兩個標準電壓輸入端同時分別連接。采樣電平在細分階位電壓判斷器中經與來自多階位細分標準電壓發生器的多階位細分標準電壓進行比較后作出判斷，向低數位編碼器輸出細分階位判斷信號。由高數位編碼器輸出的高數位碼和由低數位編碼器輸出的低數位碼經高低數位碼合成器合成后在數字信號輸出端輸出高精度的數字信號。
本發明將現有技術需用大量元件組成的單一的多階位標準電壓發生器改進成由少量元件分別組成的粗分與細分兩個多階位標準電壓發生器。將由粗分判斷器對細分判斷器進行選通控制所需的模擬開關數從兩組以上的多組減至僅需兩組。這就大量地壓縮了元器件數與模擬開關數，壓縮了芯片占用面積與電路規模。它能用同樣的電路規模實現更高位數的A/D轉換器。甚至能夠實現現有技術情況下無法實現的高精度A/D轉換器。
為了提供對本發明更清楚的了解，下面將結合附圖對本發明的最佳實施例作出詳細說明。
圖1為現有模擬開關分步法A/D轉換器的電路示意圖。
圖2為本發明一項實施例的模擬開關分步法A/D轉換器的電路示意圖。
圖3為本發明一項實施例模擬開關分步法A/D轉換器中所用模擬開關的電路結構示意圖。
圖2示出本發明一項實施例的模擬開關分步法A/D轉換器的電路示意結構。其中的多階位標準電壓發生器202是由多個等值的精密電阻串聯組成，串聯電阻的兩端分別為高低基準電壓的引接端Vref1和Vref2，從每兩個相鄰的精密電阻連接點處引出一個粗分標準電壓輸出端，每一精密電阻的兩端又各經一個模擬開關并列形成成對的粗分階位標準電壓輸出端，多對并列模擬開關的控制端組成受模擬開關選通控制器205控制的多對選通控制端；該實施例的粗分階位電壓判斷器203由多個比較器組成，來自采樣保持電路201的采樣電平接至每一比較器的一個輸入端，每一比較器的另一輸入端分別依序接入由粗分標準電壓發生器202接入的每一粗分標準電壓，多個比較器的輸出端組成粗分階位電壓判斷器203的多個判斷輸出；該實施例的多階位細分標準電壓發生器209也是由多個等值的精密電阻串聯組成，此串聯電阻的兩端分別與多階位粗分標準電壓發生器202的每一成對的粗分階位標準電壓輸出端連接，從此串聯電阻的每兩個相鄰精密電阻的連接點處引出一個細分標準電壓輸出端；該實施例的細分階位電壓判斷器206的結構與前述粗分階位電壓判斷器203的結構類似。
圖3示出了本發明一項實施例模擬開關分步法A/D轉換器中所用能夠降低插入效應的單向隔離模擬開關的電路示意結構。它由第一NPN晶體管T3、第二NPN晶體管T4、第一PNP晶體管T2、第二PNP晶體管T2′、第三PNP晶體管T1共五個晶體管組成。第一PNP晶體管T2和第二PNP晶體管T2′的發射極和集電極分別相連，組成一對并聯PNP晶體管，一對并聯PNP晶體管中的兩個晶體管的基極可分別選作模擬開關的模擬信號輸入端Vi和輸入控制端Vc，第一NPN晶體管T3的基極與所述一對并聯的PNP晶體管的發射極的連接點相連，第一NPN晶體管T3的發射極則作為模擬開關的輸出端Vo，第一NPN晶體管T3的集電極連接參考電壓Vcc，第二NPN晶體管T4的發射極與并聯的PNP晶體管T2和T2′的集電極連接點相連，并接至電源“地”。第二NPN晶體管T4基極連接第一偏置電壓Vb1，第三PNP晶體管T1的集電極和基極分別與第一NPN晶體管T3的基極和集電極相連，第三PNP晶體管T1的集電極和基極分別與第一NPN晶體管T3的基極和集電極相連，第三PNP晶體管T1的發射極連接第二偏置電壓Vb2。
上述本發明一項實施例中所用模擬開關的運行情況是當控制端Vc的控制信號為“0”時(低電平時)，Vi上的輸入信號被封住，無法傳送到輸出端，輸出端輸出低電平。當控制端Vc的控制信號為“1”時(高電平時)，Vi上的輸入信號經第二PNP晶體管T2′跟隨輸出，信號電平提高了一個發射結壓降，再經第一NPN晶體管T3跟隨輸出，信號電平恢復原有值。輸入信號在變化過程中，由于T1、T4管的恒流作用，T2′、T3管中流過的電流始終不變，也即晶體管的發射結壓降不變，使得經本發明模擬開關傳輸后的信號不會產生附加失真。由于開關中對輸入信號的兩級射極跟隨，開關的輸入阻抗很高，開關的接入，不會對信號產生有害的插入影響。這種開關的速度極快，常規制作工藝下的傳播延遲小于lns，借助于它，可以保障本發明的高速與高精度的轉換運行。
為了將上述本發明一項實施例中所用模擬開關設計成能夠與常規雙極型NPN晶體管集成電路工藝相容的電路，在本發明的該項實施例中所有PNP晶體管均采用以N型半導體材料作基區并沿基片水平或縱深方向設置的橫向或垂直的結構。
下表為本發明模擬開關分步法A/D轉換器與現有的模擬開關分步法A/D轉換器在不同精度的情況下所需精密電阻及模擬開關的數量對比
<p>由上表可見，本發明大量地減少了精密電阻及模擬開關的數量，十分有利于實現高精度A/D轉換器，又由于在本發明中所采用的單向隔離模擬開關是一種十分高速的器件，因此，本發明是一種高速、高精度A/D轉換器。
權利要求
1．一種高速、高精度的A/D轉換器，其特征在于，它包括一個模擬信號輸入端、一個采樣保持電路、一個多階位粗分標準電壓發生器、一個粗分階位電壓判斷器、一個高數位編碼器、一個模擬開關選通控制器、一個多階位細分標準電壓發生器、一個細分階位電壓判斷器、一個低數位編碼器、一個高、低數位碼合成器以及一個數字信號輸出端；其中所述的多階位粗分標準電壓發生器有一高基準電壓輸入端和一低基準電壓輸入端，有按等階位差遞變的多個粗分階位標準電壓輸出端與所述粗分階位電壓判斷器的多個相應的粗分階位標準電壓輸入端連接，鄰近的每兩個所述粗分階位標準電壓輸出端設有一對模擬開關受所述模擬開關選通控制器的選通控制，同時與所述多階位細分標準電壓發生器的兩個標準電壓輸入端接通或斷開；輸入的模擬信號經所述模擬信號輸入端輸往所述采樣保持電路后將采樣電平分別輸往所述粗分電壓判斷器與所述細分電壓判斷器，采樣電平在所述粗分階位電壓判斷器中經與多階位粗分標準電壓進行比較之后作出判斷，接著分別向所述高數位碼編碼器和所述模擬開關選通控制器輸出粗分階位電壓判斷信號，所述模擬開關選通控制器根據粗分階位電壓的判斷信號選通所述多階位粗分標準電壓發生器的相應的鄰近兩所述標準電壓輸出端與所述多階位細分標準電壓發生器的兩個所述標準電壓輸入端同時分別連接，采樣電平在所述細分階位電壓判斷器中經與來自所述多階位細分標準電壓發生器的多階位細分標準電壓進行比較后作出判斷，向所述低數位編碼器輸出細分階位判斷信號，由所述高數位編碼器輸出的高數位碼和由所述低數位編碼器輸出的低數位碼經所述高低數位碼合成器合成后在所述數字信號輸出端輸出高精度的數字信號。
2．按照權利要求1所述的A/D轉換器，其特征在于，其中所述的多階位標準電壓發生器由多個等值的精密電阻串聯組成，所述串聯電阻的兩端分別為高、低基準電壓的引接端，從每兩個相鄰的所述精密電阻連接點處引出一個所述的粗分標準電壓輸出端，每一所述精密電阻的兩端又各經一個模擬開關并列形成成對的所述粗分階位標準電壓輸出端，多對并列的所述模擬開關的控制端組成受所述模擬開關選通控制器控制的多對選通控制端。
3．按照權利要求1所述的A/D轉換器，其特征在于，所述的粗分階位電壓判斷器由多個比較器組成，來自所述采樣保持電路的采樣電平接至每一所述比較器的一個輸入端，每一所述比較器的另一輸入端分別依序接入由所述粗分標準電壓發生器接入的每一粗分標準電壓，多個所述比較器的輸出端組成所述粗分階位電壓判斷器的多個判斷輸出。
4．按照權利要求1所述的A/D轉換器，其特征在于，所述的多階位細分標準電壓發生器由多個等值的精密電阻串聯組成，所述串聯電阻的兩端分別與所述多階位粗分標準電壓發生器的每一成對的所述粗分階位標準電壓輸出端連接，從所述串聯電阻的每兩個相鄰所述精密電阻的連接點處引出一個所述細分標準電壓輸出端。
5．按照權利要求1所述的A/D轉換器，其特征在于，所述的細分階位電壓器由多個比較器組成，來自所述采樣保持電路的采樣電平接至每一所述比較器的一個輸入端，每一所述比較器的另一輸入端分別依序接入由所述細分標準電壓發生器接入的每一細分標準電壓，多個所述比較器的輸出端組成所述細分階位電壓判斷器的多個判斷輸出。
6．按照權利要求1所述的A/D轉換器，其特征在于，所述的模擬開關全部分別由第一NPN晶體管、第二NPN晶體管、第一PNP晶體管、第二PNP晶體管、第三PNP晶體管共五個晶體管組成，其中所述第一PNP晶體管和所述第二PNP晶體管的發射極和集電極分別相連，組成一對并聯PNP晶體管，所述一對并聯PNP晶體管中的兩個晶體管基極則分別作為所述模擬開關的模擬信號輸入端和輸入控制端，所述第一NPN晶體管的基極與所述一對并聯的PNP晶體管的發射極連接點相連，所述第一NPN晶體管的發射極則作為所述模擬開關的輸出端，所述第一NPN晶體管的集電極連接參考工作電壓，所述第二NPN晶體管的發射極與所述一對并聯的PNP晶體管的集電極連接點相連，并接至電源“地”，所述第二NPN晶體管的集電極與所述模擬開關的輸出端相連，所述第二NPN晶體管的基極連接第一偏置電壓，所述第三PNP晶體管的集電極和基極分別與所述第一NPN晶體管的基極和集電極相連，所述第三PNP晶體管的發射極連接第二偏置電壓。
7．按照權利要求6所述的A/D轉換器，其特征在于，其中所述第一、第二和第三PNP晶體管是在集成電路芯片中以所述芯片的N型基體材料作基區并沿基片水平或縱深方向設置的橫向或垂直的PNP晶體管。
全文摘要
本發明公開了一種高速、高精度的A/D轉換器,它將輸入的模擬信號經采樣后的采樣電平與一標準電壓發生器所產生的多個粗分階位標準電壓作比較,判斷其所處的階位后得到高位數字碼,并根據此判斷結果選通一對模擬開關將取樣電平所處的階位電壓差加到一個細分標準電壓發生器上,由它產生多階位的細分標準電壓再與取樣電平作比較,判斷并換算出低位數字,由高、低位數字碼合成輸出全部數字碼。本發明減少了元件數量,降低了制作難度。
文檔編號H03M1/14GK1232321SQ9810153
公開日1999年10月20日 申請日期1998年4月13日 優先權日1998年4月13日
發明者石寅, 李世祖, 朱榮華, 王守覺 申請人:中國科學院半導體研究所