專利名稱：信號處理器的制作方法
技術領域：
本發明的一個方面涉及處理1-比特信號的信號處理器。本發明的另一個方面涉及1-比特信號的信號處理器，該處理器包括一第n階Δ-∑調制器，n≥1。本發明的優選實施例涉及處理音頻信號，在此相對于音頻信號處理器描述本發明，但本發明不限于音頻信號處理器。
現在將參看附圖中的
圖1、2和3舉例說明本發明的背景技術，其中圖1是公知Δ-∑調制器的方框圖，圖2是以前建議的作為一第n階濾波器進行設計的Δ-∑調制器，圖3表示噪聲整形特性。
以至少奈硅斯特速率取樣模擬信號而把該摸擬信號變換為數字形式和以m個比特編碼取樣值的幅值已是公知的。于是，如果m＝8，就說取樣值以8比特精度被量化。一般來說，m可以是等于或大于1的任何數。
為了進行僅1比特的量化，已知可以使用稱為“Δ-∑ADC”或“Δ-∑ADC”的模一數變換器(ADC)。在此使用“Δ-∑”這一術語。在例如TexasInstruments于1993年出版的Craig Marven和Gillian Ewers所著的《數字信號處理的簡單方法》(ISBN 0-904.047-00-8)中描述了這種ADC。
參看圖1，在這種ADC的一個例子中，模擬輸入信號和1-比特輸出信號的積分(∑)的差(Δ)輸入給1-比特量化器3。輸出信號包括分別表示實際值-1和+1的邏輯值0和1的比特。積分器2累積1-比特輸出，使其內存儲的值能跟隨模擬信號的值。量化器3在產生每一個比特時把累積值增加(+1)或減少(-1)1-比特。該ADC需要非常高的取樣率來產生輸出比特流，輸出比特流的累積值跟隨模擬信號。
在以下描述和在權利要求書中使用的術語“1-比特”指例如由Δ-∑ADC所產生的被以1個數字比特精度量化的信號。
N.M.Casey和James A.S.Angus在提交給1993年10月7日-10日在美國紐約召開的“美國電子學會(AES)大會”的論文“音頻信號的-比特數字處理”(英國，York Yo1 55D，Heslington，York大學，電子學系，音頻研究小組，信號處理)中提出了作為第n階濾波四部分進行設計的直接處理1-比特信號的Δ-∑調制器(DSM)。圖2表示這種DSM濾波四部分的第3階(n＝3)形式。
參看圖2，該DSM具有供1-比特信號輸入用的一輸入端4和產生被處理的1-比特信號的一輸出端5。1-比特信號的各個位在未示出的時鐘設備定時下在該DSM內被傳送。輸出的1-比特信號是由1-比特量化器Q產生，該1-比特量化器Q例如是具有零閾值電平的比較器。該DSM具有三個級，每一個級包括連接至輸入端4的第-1比特乘法器a1、a2、a3、連接至輸出端5的第二1-比特乘法器C1、C2、C3、一加法器G1、G2、G3以及一積分器F1、F2、F3。
這些1-比特乘法器把接收的1-比特信號乘以R比特的系數A1、A2、A3、C1、C2、C3，產生被加法器G1、G2、G3求和約R比特被乘數，和被傳送給積分器7。中級間的加法器62、63還求和前一級的積分器的輸出。末級包括與輸入端連接的把輸入信號乘以R比特系數A4的另一個1-比特乘法器A4和把被乘數與前一級的積分器F3的輸出相加的加法器64和被傳送給量化器Q。
在該DSM內，用2的補碼算術邏輯表示正和負的P比特數。量化器Q的輸入可以是正的，在輸出端被量化為+1(邏輯1)，也可以是負的，在輸出端被量化為-1(邏輯0)。
如Casey和Angus所注意到的，“一比特處理器將產生包含音頻信號的一比特輸出，噪聲使該音頻信號模糊不清到不可接受的程度，因此勢必要對量化噪聲恰當地進行整形”。使音頻信號模糊不清的噪聲是量化器Q產生的量化噪聲。
可把量化器Q設計為一加法器，該加法器具有接收音頻信號的第一輸入端和接收與該音頻信號基本上不相關的隨機比特流(量化噪聲)的第二輸入端。在這樣設計的基礎上，在輸入端4接收的音頻信號被乘法器a1、a2、a3、a4前饋給輸出端5，從該輸出端5被乘法器C1、C2、C3反饋。于是系數A1至A4確定音頻信號E變換的傳遞函數的零點，而系數C1-C3確定該音頻信號的傳遞函數的極點。
但是，噪聲信號從量化器被乘法器C1-C3反饋，所以系數C1-C3也確定噪聲信號的傳遞函數的極點。
選擇系數A1至A4和C1至C3來提供連同其它所需要的特性一道的電路穩定性。
如例如圖3中用實線31所示，選擇系數C1-C3來提供噪聲整形，以便使音頻頻段內的量化噪聲最小。
還根據所希望的音頻信號處理特性來選擇系數A1-A4和C1-C3。
可以如下地選擇系數A1-A4和C1-C4a)確定具有所希望的濾波器特性一例如噪聲整形函數的Z變換H(ア)；b)把H(ア)變換成為系數。
可以利用在R.W.Adams等人的“第5階∑A/D變換器的理論和實際設計”(Journal of Audio Engineering Socjety，1991年7/8月第39卷第7/8期)和在上述Angus和Casey的論文中描述的方法根據本領域普通技術人員的知識進行這種選擇。產生系數的一種方法在附錄A中給出。
根據本發明的一個方面，提供了處理1-比特信號流的信號處理器，它包括把1-比特流分成一系列n-比特字(n＞＞1)的裝置，以及把這些n-比特字編碼成為少于n-比特的編碼字的裝置。
1-比特信號的位流-尤其是由DSM產生的1-比特信號的位流近似于一隨機序列，因為在其內不存在信號各部分之間的冗余或相關，所以它似乎對利用這種冗余和/或相關的壓縮技術不作出響應。但是，根據本發明，已認識到某些位序列比其它位序列更不可能出現，某些位序列實際上可以是極難得出現的，在音頻信號中尤其如此。例如，因為持續很久的+1或-1的序列表示信號最大的正或負幅值，所以是非常不可能出現的。因此可以通過把位流分成n-比特的字(n＞＞1)和根據這些字的出現概率對它們進行編碼來對其進行壓縮。
在一個實施例中，這些n-比特字可以包括互不相交的n比特的集合。在另一個實施例中，使1-比特信號流連續地通過-n-比特窗口。對該窗口內的每一個相繼的不同的n-比特集合進行編碼。
可以使用其它編碼方案。一種編碼方案采用預測編碼可以使用長(n-1)比特的窗口。位流連續地通過該窗口。用該窗口內的n-1個比特預測第n個比特。在另一種編碼方案中，使用Q比特寬的窗口，利用Q個比特內的在n個比特之前和之后的那些比特來編碼Q個比特的n比特長的一子集。
根據本發明的另一個方面，提供處理1-比特信號的信號處理器，它包括第n階Δ-∑調制器(DSM)，其中n＞1，該DSM具有n個積分器級；以及減小該1-比特信號的位速率的編碼器，該編碼器響應n個積分器級的狀態變量。
因為信號序列依賴于對信號所施加的處理，所以利用對產生1-比特信號的處理器的了解就能夠改進對該信號的編碼。使用用存儲在DSM的積分器內的值表示的DSM的狀態變量能夠提高編碼效率。
在另一個方面的一實施例中，提高1-比特信號的取樣率。這就使量化噪聲功率分布在更寬的頻帶寬度上，減小了信號頻帶內的噪聲。在該實施例中，編碼器編碼速率更高的1-比特信號，以便減少該1-比特信號的數據量。這樣就減少了把信號存儲在例如磁帶或盤上所需的存儲容量或減小了在傳輸信道中傳送信號所需的帶寬。
根據本發明的再一個方面，提供了1-比特信號處理系統，它包括處理1-比特信號的信號處理裝置；響應該信號處理裝置的狀態變量壓縮被處理信號的編碼器；以及耦合成從該編碼器接收被處理和被編碼信號的傳輸信道和/或存儲裝置。
本發明以這樣的新的認識為基礎即盡管1-比特信號具有隨機性質，但它是可壓縮的。本發明的實施例涉及可用來控制壓縮的數據源。
為了更好地理解本發明，現在作為例子參看附圖中的圖4至7，其中圖4A是本發明一實施例的編譯碼裝置的簡要方框圖；圖4B至4E是表示在本發明的實施例中使用的位集合和窗口的信號圖示；圖5是本發明一實施例的另一個編譯碼裝置的簡要方框圖；圖6是本發明的再一個編譯碼裝置的簡要方框圖；以及圖7是根據本發明一個方面的信號處理系統的方框圖。
參看圖4A，輸入端44處的1-比特信號輸入給編碼器40。該編碼器通過把位流分成n-比特字和按照出現概率的量度編碼這些字來壓縮該位流。概率量度由建立字出現頻率的直方圖的直方圖電路41提供。編碼位流提供給可以是磁帶錄象機或光盤機或傳輸信道的信道42。編碼位流減少了所需的存儲空間或減小了所需的帶寬。譯碼器43和直方圖電路46按照與編碼處理互補的方式譯碼來自信道的編碼字。直方圖建立把接收的末被壓縮的n-比特字映射至相應的少于n個比特的壓縮字的表。
參看圖4B，可以對互不相交的n-比特集合進行編碼。如圖4B所示，1-比特信號位流被分成比特集團a、b、c，每一個比特集團包括n個比特。編碼器40和直方圖電路41對例如第一個集合a進行壓縮，然后對第二個集合b進行壓縮，接著對第三個集合c進行壓縮，以此類推。
參看圖4C，可以對在n-比特寬的窗口W內的每一個相繼的n-比特集合進行編碼。位流連續地流過該窗口。于是如圖4Ci和4Cii所示，—n-比特集合被編碼，然后位流前移1個比特，包括上一集合的n-1個比特的下一個n-比特集合被編碼。
參看圖4D，窗口W可以是Q-比特寬，其中Q大于n，在該窗口中間的n-比特集合的編碼是根據在該n-比特集合之前和之后的比特來進行進的。
如圖4E所示，編碼可以是預測編碼，并根據用來預測接著的第M+1個比特的M-比特集合來進行。
參看圖5，1-比特信號可以由以上所述的或在共同提交的申請9624674.9(I-96-16)、9624671.5(I-96-24)、9624673.1(I-96-25)(代理人案卷號分別是P/1508.GB、P/1509.GB和P/1510.GB)中描述的Δ-∑調制器(DSM)進行處理，該DSM用方框50來表示。該DSM具有至少一個相應于圖2的方框71、72的積分四級，該積分四級包括一加法器52和一單位時間延遲器51，該單位時間延遲器51把延遲信號取樣值傳回給該加法器52。加法器52于是累積了信號的積分。每一積分器級的加法器52中的值是DSM的狀態變量。在本實施例中，狀態變量傳送給編碼器53協助編碼處理。該編碼器根據狀態變量壓縮位流。編碼位流通過信道42傳送給譯碼器54，譯碼器54再現原始1-比特信號，供譯碼用的信息被包括在編碼位流中。
參看圖6，1-比特信號在輸入端60處具備64fs的取樣率，fs＝44.1或48KH2，是數字音頻信號的標準取樣率。
上變頻器61通過重復取樣值或通過在位流中插入零來把取樣率提高到例如128fs。提供取樣率使噪聲功率分布在更大約帶寬上。
在圖6的例子中，1-比特信號被串聯的一個或多個DSM62、63進行處理，并被編碼器64根據DSM 63的狀態變量進行編碼，以便如參看圖5所描述的那樣壓縮信號中的數據。
編碼信號如參看圖5所描述的那樣提供給信道42。
該信道產生的信號被相應于編碼器64的譯碼器65譯碼。
圖7表示采用了本發明實施例的編碼和譯碼的一音頻信號處理系統。在圖7中，1-比特音頻信號提供給包括了例如如圖6所示的DSM的信號處理器70。壓縮位流的編碼器71與處理器70相關，壓縮由處理器70的狀態變量進行控制。壓縮數據流然后提供給傳輸信道和/或存儲設備72。壓縮數據流從信道/存儲設備72中被恢復在譯碼器73中被譯碼，以便被處理器74進一步處理。
通過使編碼器71與處理器70相關就提高了編碼效率。
就迄今施加給n-比特信號(n＞＞1)的普通處理而言，在71中的編碼與在70的處理不相關，而是在傳輸信道和/或存儲設備72處進行編碼(和譯碼)，不參看在處理器70處的處理。
編碼和譯碼器40、41；43、46；53、54、64、65沒有進行詳細描述。它們都在進行數據壓縮的編碼和譯碼技術領域的專家的知識范圍內。這些編碼器和譯碼器的例子的描述見GB-A-1023029(IBM)，描述了能夠為每一個相繼的M-比特序列預測跟在該M-比特序列之后的最可能的N-比特序列；以及US-A-4516246(Prentice公司)，描述了利用確定字符在數據流內出現的頻率的數據流的取樣值的直方圖以壓縮方式編碼基于字符的輸入數據流。在編碼器中產生字符M+1的代碼，該代碼的長度是字符M+1中的前面M個字符在取樣值內出現的頻率的逆函數。通過在譯碼器中形成可比較的取樣值窗口就能夠實現譯碼，向該窗口提供待譯碼輸入字符的估算索引。附錄計算系數本附錄概述分析第5階DSM和計算所希望的濾波器特性的系數的步驟。
圖A所示的第5階DSM具有系數a至f和A至E、加法器6以及積分器F。積分器7各提供一單位延遲。這些積分器的輸出從左至右用S至W來表示。該DSM的輸入是信號x(n)，其中[n]表示取樣值的時鐘序列中的一個取樣值。量化器Q的輸入用y(n)來表示，它也是該DSM的輸出信號。分析基于假定量化器Q只是把隨機噪聲與被處理信號相加的加法器這樣的操作模型。因此在這種分析中忽略該量化器。
信號y(n)＝fx(n)+w(n)，即取樣值[n]的輸出信號是被乘以系數f的輸入信號x(n)加上前一積分器F的輸出W(n)。
把同樣原理應用于積分器F的各個輸出信號得到方程組1y[n]＝fx[n]+w[n]w[n]＝w[n-1]+ex[n-1]+Ey[n-1]+v[n-1]v[n]＝v[n-1]+dx[n-1]+Dy[n-1]+u[n-1]u[n]＝u[n-1]+cx[n-1]+Cy[n-1]+t[n-1]t[n]＝t[n-1]+bx[n-1]+By[n-1]+s[n-1]s[n]＝s[n-1]+ax[n-1]+Ay[n-1]如本領域中眾所周的，把這些方程變換成為了變換方程，得到方程組2y(z)＝fx(z)+W(z)W(Z)(1-z-1)＝z-1(eX(z)+EY(z)+V(z))V(Z)(1-z-1)＝z-1(dX(z)+(DY(z)+U(z))
U(Z)(1-z-1)＝z-1(cX(z)+CY(z)+T(z))T(Z)(1-z-1)-z-1(bX(z)+BY(z)+S(z))S(Z)(1-z-1)＝z-1(aX(z)+AY(z))可以解Z變換方程來獲得作為x(z)的單個正數的Y(z)(方程3)Y(z)=fX(Z)+Z(1-Z1)(eX(z)+EY(z)+]]>z1-z-1(dX(z)+DY(z)+]]>z1-z-1(cX(z)+CY(z)+]]>z1-z-1(bX(z)+BY(z)+]]>z1-z-1(aX(z)+AY(z))))))]]>這可以再表示以下方程、即方程4的右側。可以用
的級數形式表示所希望的DSM的傳遞函數，
在以下方程的左側，與方程4的右側相等。Y(z)X(z)=α0+α1z+α2z+α3Z+α4z+α5zβ0+β1z-1+β2z-2+β3z-3+β4z-4+β5z-5]]>=f(1-z-1)5+z-1e(1-z-1)4+z-2d(1-z-1)3+z-3c(1-z-1)2+z-4b(1-z-1)+z-5a(1-z-1)5-z-1E(1-z-1)4-z-2D(1-x-1)3-z-3C(1-z-1)2-z-4B(1-z-1)-z3A]]>可以如下地解方程4來根據系數α0至α5獲得系數f至a和根據系數β0至β5獲得系數E至A，注意按已知方式選擇系數αn和βn來獲得所希望的傳遞函數。
f是分子中唯一的z0項。因此，f＝α0。
然后從左側分子中減去項α0(1-z-1)5，得到被重新計算的α0+α1z-1…+α5z-5-α0(1-z-1)5。
同樣地從右側分子中減去f(1-z-1)5。然后e是唯一的z-1項，可以等于在被重新計算的左側分子中相應的α1。
對分子中全部的項重復該處理。
對分母中全部的項重復該處理。
權利要求
1.處理1-比特信號的信號處理器，包括把1-比特流分成一系列n-比特字(n＞＞1)的裝置，以及把這些n-比特字編碼成為少于n-比特的編碼字的裝置。
2.權利要求1的處理器，其特征在于在該處理器內根據各個字的出現概率對它們進行編碼。
3.權利要求2的處理器，其特征在于包括建立各個字的出現頻率的直方圖的裝置和根據該直方圖對各個字進行編碼的裝置。
4.權利要求1、2或3的處理器，其特征在于的n-比特字包括互不相交的位集合。
5.權利要求1、2或3的處理器，其特征在于的分割裝置包括連續地通過比特位流的窗口，各個字包括在該窗口內的比特。
6.權利要求1的處理器，其特征在于分割裝置包括連續地通過比特流的窗口，該窗口的長是Q比特，Q大于n，各個n-比特字是Q個比特的一個子集，并獨立于該窗口內的在所述n-比特字之前和之后的其它Q-n個比特而被編碼。
7.權利要求1的處理器，其特征在于在該處理器內用各個字的n-1個比特預測該字的第n個比特。
8.處理1-比特信號的信號處理器，其特征在于包括第n階Δ-Σ調制器(DSM)，n≥1，該DSM具有n個積分極；以及減小該1-比特信號的位速率的編碼器，該編碼器響應積分極的狀態變量。
9.權利要求8的處理器，其特征在于還包括提高1-比特信號的取樣率的裝置，所述DSM對具有被提高了的取樣率的1-比特信號執行操作，該編碼器減少信號的數據量。
10.處理被權利要求1、2或3的編碼器編碼的1-比特信號的信號處理器，包括譯碼編碼信號的裝置。
11.權利要求10的處理器，其特征在于包括建立各個編碼字的出現頻率的直方圖的裝置和根據該直方圖譯碼各個編碼字的裝置。
12.處理被權利要求8或9的處理器處理的1-比特信號的信號處理器，其特征在于包括譯碼被編碼的1-比特信號的譯碼器和具有至少一個積器級的Δ-∑調制器，該譯碼器響應各積分極的內容。
13. 1-比特信號處理系統，包括處理1-比特信號的信號處理裝置；響應該信號處理裝置的狀態變量壓縮被處理信號的編碼器；以及從該編碼器接收被處理和被編碼的信號的傳輸信道和/或存儲裝置。
14.權利要求13的系統，其特征在于還包括從信道接收被編碼的1-比特信號的譯碼器和/或解壓縮該1-比特信號的存儲裝置；以及使用該壓縮1-比特信號的裝置。
15.包括以上任一權利要求的信號處理器或系統的音頻信號處理器。
全文摘要
把1－比特信號(44)分成一系列n－比特字并按照它們出現的概率對它們進行編碼來壓縮(40,41)該1－比特信號。
文檔編號H03M7/00GK1195929SQ97126200
公開日1998年10月14日 申請日期1997年11月27日 優先權日1996年11月27日
發明者P·C·伊斯特泰, C·斯萊特, P·D·索普 申請人:索尼英國有限公司