專利名稱：低壓運算放大器及方法
技術領域：
本發明一般涉及集成電路設計以及，尤其涉及單片運算放大器，為了獲得軌至軌(rail to rail)的輸入能力，該單片運算放大器具有一個采用耗盡型金屬氧化物半導體場效應晶體管(MOSFET)器件的差分放大器輸入級。
帶有運算放大器的電子系統的工業趨勢正朝著由電池電源提供的較低的工作電壓的方向發展。這樣，放大器在應用時，除了要求具有傳統運放的規定如高輸入阻抗、低輸入偏置電壓、低噪聲、寬帶寬、高速度和充分的輸出驅動能力以外，還要求低壓單電源工作。集成電路的不同制造工藝已經允許用于差分輸入級如達林頓PNP型晶體管和P溝道耗盡型MOSFET的技術，目的是滿足所述的用于運放輸入級的準則。放大器輸出級已經使用的技術包括NPN、PNP和MOSFET型晶體管的組合，目的是獲得低交叉畸變、包括軌至軌行為的大輸出電壓擺幅、良好的相位和增益余量、低輸出阻抗和對稱的源(source)和吸收(sink)能力。
雖然各種類型的輸入級都由單電源電壓源供電，但是放大器工作的低壓限卻因輸入級的類型和集成電路的制造工藝而異。目前運放的輸入級設計展示的電壓工作限阻礙了由電池供電的產品的應用，電壓接近于1伏時運放失效。例如，為了補償溫度效應而采用多個雙極晶體管的運放和電流通路，具有被標準晶體管基射極壓降強加的低工作電壓限。
因此，需要一種多用途的運算放大器，能用于由電池電源供電的各種應用，特別是不會降低運算放大器性能的低壓應用中。需要一種運放的輸入級，能提供高輸入阻抗和低輸入偏置電壓。需要一種運放，使信號通路中的晶體管減到最少，以提供高速度和寬帶寬，并且仍有輸入和輸出的軌至軌能力。
圖1是一個運算放大器的框圖，根據本發明的一個最佳的實施例；圖2是一個示意圖，顯示圖1中所示的低壓運算放大器的輸入級的一個最佳的實施例；
圖3是一個示意圖，顯示圖1中所示的低壓運算放大器的輸入級的一個變型的實施例；圖4是一個示意圖，顯示圖1中所示的低壓運算放大器的輸入級的另一個變型的實施例；圖5是一個示意圖，顯示圖1中所示的運算放大器的一個輸出吸收晶體管基極電流發生級；圖6是一個示意圖，顯示圖1中所示的運算放大器的一個輸出源晶體管基極電流發生級；圖7是一個示意圖，顯示圖1中所示的運算放大器的一個低壓線性傳輸環(translinear loop)的一個變型的實施例；以及圖8是一個示意圖，顯示了用于選擇圖1中所示的輸出放大器的源和吸收能力的低壓線性傳輸環的一個最佳的實施例。
圖1顯示了低壓運算放大器10的框圖。差分輸入信號VIN通過兩個輸入端加到運放的輸入級12。運放輸入級12的引線67連到MOSFET 13的柵極。具有漏極端子、源極端子和柵極端子的MOSFET器件是具有第一電流端子、第二電流端子和控制端子的電流傳導晶體管。注意到在以下的描述中，能夠使用MOSFET或其它等價器件來恰當地代替雙極晶體管。MOSFET 13的漏極連到一個正電源VCC，如1伏。運算放大器10的負電源在圖中顯示以及文中描述為參考地。MOSFET 13的源極連到吸收控制電路14的輸入端和電流吸收器15的第一端子，吸收大約為25微安的電流。MOSFET 13的體(沒有顯示)連到基準電壓(沒有顯示)。電流吸收器15的第二端子連到參考地。吸收控制電路14的引線107連到線性傳輸環16的第一輸入端以及NPN型晶體管18的基極。電容20連接在晶體管18的基極和集電極之間，并且在本最佳的實施例中電容約為8皮法。具有發射極端子、集電極端子和基極端子的NPN型晶體管或PNP型晶體管是具有第一電流端子、第二電流端子和控制端子的電流傳導晶體管。晶體管18的發射極連到參考地，同時為了提供輸出信號VOUT，晶體管18的集電極連到端點25。
圖1中的源控制電路22的引線147連到線性傳輸環16的輸出端以及PNP型晶體管24的基極。電容26連接在晶體管24的基極和集電極之間，并且在本最佳的實施例中電容約為8皮法。晶體管24的發射極連到工作電壓VCC。為了提供信號VOUT作為輸出驅動級的輸出，晶體管24的集電極連到端點25。電容28約20皮法，電阻27約1.4千歐，串聯在運放輸入級12的端點25和引線67之間。
低壓運算放大器10有兩個放大級。運放輸入級12的輸出端包括一個放大的差分輸入信號作為第一級放大，并且輸出驅動級29提供第二級放大。MOSFET 13作為一個N溝道耗盡型源極跟隨器MOSFET連接，并且被處理使得具有一個負閾值電壓。在耗盡型源極跟隨器中，加在柵極端子的電壓被傳送到源極端子。MOSFET器件不會改變或放大輸入信號，并且因此在傳輸從運放輸入級12接收到的輸出信號時，提供單位增益。MOSFET 13提供MOSFET器件固有的高輸入阻抗。高輸入阻抗基于在處理MOSFET器件的過程中形成的介電氧化物使得柵極端子從電流通路對于參考地或對于工作電壓VCC隔離。
參考圖1，吸收控制電路14產生晶體管18的基極電流驅動，晶體管18控制低壓運算放大器10的電流吸收能力。低壓運算放大器10的VCC工作在8伏到1伏的范圍內。工作電壓VCC為3伏時，晶體管18的電流吸收能力為50毫安。源控制電路22產生晶體管24的基極電流驅動，晶體管24控制低壓運算放大器10的電流流出能力。工作電壓VCC為3伏時，晶體管24的電流流出(sourcing)能力是50毫安。當信號VIN被運算放大器輸入級12放大時，通過引線107加到線性傳輸環16的信號是在引線67處的信號的傳輸輸出。這樣，在運算放大器輸入級12的輸入信號VIN的基礎上，線性傳輸環16選擇吸收控制電路14工作并且低壓運算放大器10通過晶體管18吸收電流，或者選擇源控制電路22工作并且低壓運算放大器10通過晶體管24流出電流。
參考圖1，帶有兩級放大的低壓運算放大器10具有兩個極點頻率。電阻27和電容28的功能是移動一個高于低壓運算放大器10的帶寬的極點頻率，并且使得其它主極點頻率移到更低的頻率。這種極點分割技術的目的在于保證放大器的穩定性。即，通過將第二極點移到單位增益點以外獲得足夠的相位余量，使得單位增益點處的相移不為180度，并且使低壓運算放大器10避免振蕩。
圖2顯示了適合與圖1中所示的運放一起使用的運放輸入級12的一個最佳的實施例的示意圖。低壓運算放大器10的第一級放大由運放輸入級12完成。信號VIN是通過N溝道耗盡型金屬氧化物半導體場效應晶體管(MOSFET)30和32的柵極連接成的差分輸入。MOSFET 30的漏極連到電流源34的一個端子，提供大約80微安的電流。MOSFET 32的漏極連到電流源36的一個端子，提供大約80微安的電流。電流源34和36的另一個端子都連到工作電壓VCC。MOSFET 30和32的源極端子都連到電流吸收器38的一個端子，吸收大約40微安的電流。電流吸收器38的另一個端子連到參考地。MOSFET 30和MOSFET 32的體或阱端子都連到參考地。
在圖2中，接收輸入信號VIN的差分對MOSFET 30和32從MOSFET30和32的漏極端子提供兩個輸出，作為電流偏置電路39的交流(AC)信號輸入。電流偏置電路39的功能是在連自MOSFET 30和32的漏極端子的兩個輸入上提供相等的負載，在輸出端點67處匹配流出和吸收電流的能力，在輸出端點67處提供高阻抗，并且對輸入信號VIN的單端變換(single ended conversion)進行差分。在一個最佳的實施例中，晶體管40、42、44、46和48是PNP型的，公用的晶體管基極端子連到晶體管48的集電極。電流吸收器50，吸收大約20微安的電流，第一端子連到晶體管48的基極和集電極公用端子。電流吸收器50的第二端子連到參考地。晶體管40和42的發射極連到MOSFET 30的漏極。晶體管44和46的發射極連到MOSFET 32的漏極。晶體管48的發射極連到約為7.5千歐的電阻49的一個端子，電阻49的另一端子連到工作電壓VCC。
在圖2中所示的運放輸入級12的一個最佳的實施例中，晶體管52、54、56、58、60、62、64、66和72是NPN型的。晶體管44和52的共集電極連到晶體管54和56的共基極。晶體管40、42、58和60的共集電極連到晶體管62和64的共基極。晶體管52的發射極連到晶體管54的集電極。晶體管56的集電極連到晶體管58的發射極。晶體管54和56的發射極連到參考地。晶體管60的發射極連到晶體管62的集電極。晶體管64的集電極連到晶體管66的發射極。晶體管62和64的發射極連到參考地。晶體管52、58、60和66的共基極端子連到流出20微安電流的電流源68的一個端子和一個9千歐的電阻70的一個端子。電流源68的另一個端子連到工作電壓VCC。電阻70的另一個端子連到晶體管72的公用的集電極和基極。晶體管72的發射極連到參考地。晶體管46和66的共集電極連到輸出端子67，用于提供STAGE-1OUTPUT(級-1輸出)信號作為運放輸入級的輸出。這樣完成了運放輸入級12的連接。
作為本發明的一個特征，運放輸入級12使用N溝道耗盡型MOSFET30和32，以擺動(swing)軌至軌，并且顯示最小的跨導變化，無論柵極是接地、接工作電源或是接半電源。當MOSFET的柵源間電壓變化引起MOSFET的漏極電流變化時，可以測出跨導。放大器的帶寬與跨導成比例。圖1中的MOSFET 13和運放輸入級12的MOSFET 30和32是N溝道耗盡型器件，該器件建立在硅基底上，具有四個端子，表示為柵極、漏極、源極和體。處理掩模層限定區域，用于摻雜N型摻雜材料如砷到硅中，以形成源極和漏極區域。MOSFET的柵極區域也被一處理掩模層限定，使得柵極導體和柵極氧化物物理地分開源極和漏極區域。N溝道源極和漏極區域被限制在一個用于接收P型摻雜材料如硼的阱區內。低電阻導電材料，如鋁金屬，提供電連接到柵極端子、源極端子、漏極端子和阱端子或體。
圖2中的運放輸入級12接收小的信號差分輸入并且準確地提供放大。N溝道耗盡型MOSFET 30和32持續工作在飽和模式下，超出了輸入信號VIN的電壓范圍并且超出了工作電壓VCC的范圍。由于，當MOSFET器件漏極電壓大于器件柵極電壓與閾值電壓之差時，器件工作在飽和區域，因此器件的閾值電壓成為一個重要的MOSFET參數。對于耗盡型MOSFET13、30和32，在漏源導電截止時，測量柵源間的電壓即為閾值電壓。
對于制作在硅片上的N溝道器件，閾值電壓定義為，為了克服四個特殊的物理處理制作效應，以消除漏源間導電溝道和截止電流漂移，所需的柵極電壓。第一和第二閾值效應在平帶電壓的基礎上，定義為，為了克服逸出功和硅-二氧化硅界面處柵極下面的電荷，而加在柵極的電壓。逸出功電壓基于柵極材料中和半導體材料中的費米能級上的電子能量之差。硅-二氧化硅界面處的電荷與晶體取向和集成電路工藝有關。MOSFET的第三和第四閾值電壓效應歸因于形成表面反型層所要求的電壓。由加在柵極導體的電場感應出的從源極到漏極的N型導電溝道層與體材料中的雜質濃度有關。
用于N溝道耗盡型MOSFET的閾值電壓術語，基于在集成電路制造過程中直接涉及到工藝的四個術語，如晶片原材料，導電柵極材料的類型，柵極氧化物界面處的硅中的摻雜，以及P阱體區域的摻雜濃度。處理漂移步驟，即閾值調整摻雜，通過在柵極區域強加較多的N型摻雜劑，使得N溝道MOSFET器件由增強型轉變成耗盡型。耗盡型MOSFET 30和32處理成具有負閾值電壓。盡管柵極已接參考地，具有負閾值的MOSFET耗盡型器件為了從漏極到源極端子有一個導電溝道，還建立了一個反型層。
當耗盡型MOSFET 30和32的柵極接參考地時，器件飽和并且工作在最小體效應的正常共模范圍。由于加工在硅圓片上的單位器件面積有高的跨導，因此N溝道MOSFET是最佳的。當MOSFET30和32的柵極電壓高于參考地時，MOSFET 30和32的源極端子的電壓跟隨柵極電壓增加。當MOSFET 30和32的體端子連到參考地時，高于體端子電壓的源極端子電壓引起溝道電導被調制，這就是體效應。源極到體的電壓增加，使N溝道耗盡型MOSFET器件的閾值電壓被摻雜在體中的雜質感應，從負值動態地向正值漂移。由于正閾值，MOSFET器件的共模范圍向著正電源端(rail)的感應漂移。濃的P型阱摻雜增強了N溝道耗盡型MOSFET 30和32的體效應，以保持工作在正電源的兩器件工作在飽和區域。因此，通過調制閾值電壓和保持MOSFET器件工作在飽和區域，體效應有助于N溝道耗盡型MOSFET器件。
運放輸入級12的一個變型實施例包括，由兩個作為電流反射鏡放置的NPN型晶體管代替四個晶體管52、54、56和58，以及由兩個也作為電流反射鏡放置的PNP型晶體管代替四個晶體管60、62、64和66。參考圖2，這個變型實施例實際上將每個晶體管52、58、60和66的集電極與發射極短接，并且隨后從示意圖中刪去這些晶體管。在本變型實施例中，刪去了由電流源68、電阻70和運放輸入級12的晶體管72提供的基準電壓。
參考圖2中所示的運放輸入級12及上述的變型實施例，流經晶體管40的集電極的電流為Ice，約為30微安。當運放為共模輸入時，等量的電流Ice還流經每一個晶體管42、44和46。晶體管44中集電極電流Ice的2Ibe部分用來提供晶體管54和56的基極電流，剩下(Ice-2Ibe)的電流流入晶體管54的集電極。晶體管54和56這個電流反射鏡意味著一個(Ice-2Ibe)的電流也流入晶體管56的集電極。由于每個晶體管40和42提供相等的電流Ice，并且晶體管56的集電極電流為(Ice-2Ibe)，晶體管62的集電極電流為Ice減去流入晶體管62和64的基極的電流2Ibe。晶體管62和64這個電流反射鏡意味著晶體管62的集電極電流Ice與晶體管64的集電極電流相等，分別與晶體管46提供的電流Ice匹配。這樣，通過晶體管46流出電流和晶體管64吸收電流，到STAGE-1OUTPUT信號的源電流和吸收電流有相匹配的輸出能力。
為了改善輸出端點67處的STAGE-1OUTPUT信號的有效輸出阻抗，上述簡化形式的變型實施例被增加到圖2所示的最佳的實施例中。加入共基(cascode)晶體管66與晶體管64串聯，增加了輸出端點67處的輸出阻抗。增加晶體管60以平衡晶體管66。增加晶體管52和58到晶體管54和56，形成另一個共基電流反射鏡，用于匹配和消除流入由晶體管60、62、64和66形成的共基電流反射鏡的電流Ibe。
如圖2所示的運放輸入級12提供信號VIN的第一級放大，該放大是以MOSFET 30和32的飽和電流與加在柵極的電壓成平方關系為基礎的。電流偏置電路39，含有提供STAGE-1OUTPUT信號的端點67，是一個考慮與晶體管46和66的共集電極連接的高阻抗輸出。在提供STAGE-1OUTPUT信號時，電流偏置電路39也與晶體管46和66的流出和吸收電流能力匹配。如上所述，晶體管52、54、56和58用一種允許Ibe平衡的方式連接在一起，使得在端點67處提供STAGE-1OUTPUT信號時，晶體管46和66與流出和吸收電流能力匹配。
參考圖2，晶體管48的連到集電極的基極設置一個二極管基準電壓Vbe，并且，當從電流吸收器50通過電阻49加大約20微安的電流時，設置一個低于工作電壓VCC的大約為0.75伏的電壓。在晶體管的基極提供了低于工作電壓VCC的0.75伏的基準電壓，使晶體管40、42、44和46保持在活動工作區。同樣地，高于參考地的一個大約0.75伏的電壓被用于處于激活區域的偏置晶體管52、58、60和66。這個0.75伏的電壓是來自電流源68的20微安的電流，通過9千歐的電阻70，再加上晶體管72的Vbe壓降的組合。
圖3顯示運放輸入級12的另一個變型實施例。MOSFET 30和32連到電流源34和36以及上述的電流吸收器38。接收輸入信號VIN的差分對MOSFET 30和32提供MOSFET 30和32的漏極端子的兩個輸出。MOSFET 30的漏極的輸出連到PNP型晶體管200的發射極。MOSFET32的漏極的輸出連到PNP型晶體管202的發射極。晶體管200和202共基極，接收基準電壓。NPN型晶體管204和206的共基極連到晶體管204的集電極。晶體管200的集電極連到晶體管204的集電極。晶體管202的集電極連到用于提供輸出信號STAGE-1 OUTPUT的端點67。晶體管206的集電極連到端點67。晶體管204和206的發射極連到參考地。
再參考圖3，MOSFET 30和32差分對接收輸入信號VIN，并且沿晶體管200、202、204和206對輸入信號的單端變換進行差分。但是，晶體管202和206不能匹配流出和吸收電流能力，或者在端點67處提供與圖2中所示的最佳實施例同樣高的輸出阻抗。
圖4也是運放輸入級12的另一個變型實施例。MOSFET 30連到電阻208并且MOSFET 32連到電阻210。電阻208和210的第二端子連到工作電壓VCC。接收輸入信號VIN的差分對MOSFET 30和32提供源自MOSFET 30和32的漏極端子的輸出。MOSFET 30的漏極輸出連到PNP型晶體管212的發射極。MOSFET 32的漏極輸出連到PNP型晶體管214的發射極。晶體管212和214的共基極連到晶體管212的集電極。電流吸收器216的第一端子連到晶體管212的集電極。晶體管214的集電極連到用于提供STAGE-1OUTPUT信號的輸出端點67。電流吸收器218的第一端子連到端點67。電流吸收器216和218的第二端子連到參考地。再一次，圖4中顯示的變型實施例不能匹配流出和吸收電流能力，或者在端點67處提供與圖2中所示的最佳實施例同樣高的輸出阻抗。
圖5顯示適用于圖1的低壓運算放大器10的吸收控制電路14的示意圖。NPN型晶體管74、76、78和80的共基極，連接在一起，將MOSFET13源極的輸出接收作為吸收控制電路14的輸入，如圖1所示。在本最佳實施例中，晶體管74的發射極連到約為3歐姆的電阻82的第一端子。晶體管76的發射極連到約為1.5千歐的電阻84的第一端子。晶體管78的發射極連到約為1.5千歐的電阻86的第一端子。晶體管80的發射極連到約為1.5千歐的電阻88的第一端子。電阻82、84、86和88的第二端子連到參考地。
圖5中NPN型晶體管90和92的共基極連到約為25千歐的電阻94的第一端子。晶體管90的發射極連到晶體管74的集電極。晶體管92和96的共射極連到晶體管76的集電極。晶體管92的集電極連到PNP型晶體管100的發射極和約為4千歐的電阻98的第一端子。NPN型晶體管96的集電極連到PNP型晶體管102的發射極和約為4千歐的電阻104的第一端子。晶體管100和102的共基極連到晶體管100的集電極和晶體管78的集電極。晶體管102的集電極連到晶體管80的集電極和PNP型晶體管106的基極。約為5皮法的電容108，其第一端子連到晶體管106的基極。電容108的第二端子連到參考地。晶體管106的集電極連到端點107，提供SINK-1 PASS THROUGH(吸收-1通過)信號。晶體管106的發射極連到約為25千歐的電阻110的第一端子，和約為1千歐的電阻112的第一端子。電阻110的第二端子連到晶體管96的基極。電阻94、98、104和112的第二端子，以及晶體管90的集電極連到工作電壓VCC。
如圖1所示，圖5中的吸收控制電路14的功能是提供輸出晶體管18所需的合適的基極驅動電流，晶體管18用于在低壓運算放大器10的輸出端吸收電流，如Iout。圖1中晶體管18的發射極幾何尺寸為圖5中晶體管74的發射極幾何尺寸的NT倍。對于本最佳實施例，晶體管比率因子NT約為25。這樣，輸出晶體管18的集電極電流為晶體管74的集電極電流的NT倍。晶體管90與晶體管74的發射極幾何尺寸相同或相近，并且因此傳導相同或相近的集電極電流Iout/NT。晶體管90的基極電流為Iout/(NT·B)，其中B是晶體管電流增益，定義為晶體管集電極電流與晶體管基極電流的比值。晶體管92和96形成一個差分單位增益放大器，晶體管92的基極感應電阻94中的電流Iout/(NT·B)產生的壓降。
這樣，晶體管90和電阻94將晶體管18中的電流Iout按比例縮小變換為通過電阻94的電壓，電阻94為這個差分單位增益放大器的一個輸入端。晶體管92的基極電壓為通過電阻94的電流乘以電阻94的阻值R94，得到電壓為(Iout·R94)/(NT·B)。差分單位增益放大器的兩個輸入有匹配的電壓。差分單位增益放大器的另一個輸入加在晶體管96的基極。晶體管96的基極電壓由流過阻值為R112的電阻112的電流IC產生。差分單位增益放大器的兩個輸入有匹配的電壓，為(IC·R112)＝(Iout·R94)/(NT·B)。解電流IC等于(Iout·NR)/(NT·B)，其中NR是電阻94和電阻112的阻值之比，其值為R94/R112。通過電阻112的電流IC實際上成為晶體管106的發射極-集電極電流。通過選擇NR值與NT值匹配，使電流IC值為Iout/B。這樣，通過將兩個晶體管，晶體管18和晶體管74的比值，與兩個電阻，即電阻94和電阻112的比值匹配，通過晶體管106的電流Iout/B為吸收晶體管18提供基極電流。如圖1所示，晶體管18中基極電流為Iout/B，晶體管18的集電極電流為Iout。圖5中吸收控制電路14的功能是提供輸出晶體管18所需的合適的基極驅動電流，如圖1所示，晶體管18用于在低壓運算放大器10的輸出端吸收電流Iout。
這樣，吸收控制電路14完成三個變換步驟。第一步包括為晶體管18和晶體管74提供晶體管發射極幾何尺寸比率，以產生晶體管130的基極電流Iout/(NT·B)。第二步，吸收控制電路14在差分單位增益放大器的輸入端產生一個與電阻94中產生的電流Iout/(NT·B)相關的電壓。最后一步包括電阻比率使得吸收控制電路14中的晶體管106產生晶體管106的集電極電流Iout/B，用于為低壓運算放大器10中的輸出晶體管18提供基極驅動電流。如圖1所示的用于晶體管18的這樣一個基極驅動電流與晶體管和電阻比率以及圖5中所示的吸收控制電路14中的差分單位增益放大器發展(developed)的電壓均有關系。對于本最佳實施例，晶體管比率NT約為25，并且電阻比率NR約為25。
在圖1中的低壓運算放大器10中，輸入信號VIN的放大在引線67處提供STAGE-1OUTPUT信號，作為運放輸入級12的輸出，MOSFET 13直接傳遞到晶體管18的基極，引起基極-發射極電壓(Vbe)變化。Vbe的變化引起晶體管18，吸收電流Iout，以調整電流和吸收(Iout+ΔIout)。吸收控制電路14響應在晶體管18的基極的ΔVbe，并且產生晶體管18的附加基極電流，即吸收晶體管18的集電極電流變化ΔIout。當低壓運算放大器10響應輸入信號VIN的變化時，吸收控制電路14提供圖1中所示的輸出吸收晶體管18所需的通過晶體管106的基極驅動電流。
如圖1中所示的源控制電路22在圖6中顯示為一個最佳的實施例。PNP型晶體管114。116、118和120的共基極，連到提供SOURCE-1PASS THROUGH(源-1通過)信號的端點147。晶體管114的發射極連到約為10歐姆的電阻122的第一端子。晶體管116的發射極連到約為4千歐的電阻124的第一端子。晶體管118的發射極連到約為1千歐的電阻126的第一端子。晶體管120的發射極連到約為1千歐的電阻128的第一端子。電阻122、124、126和128的第二端子連到工作電壓VCC。
PNP型晶體管130和132的共基極連到約為25千歐的電阻134的第一端子。晶體管130的發射極連到晶體管114的集電極。晶體管132和136的共射極連到晶體管116的集電極。晶體管132的集電極連到晶體管140的發射極和約為4千歐的電阻138的第一端子。PNP型晶體管136的集電極連到晶體管142的發射極和約為4千歐的電阻144的第一端子。NPN型晶體管140和142的共基極連到晶體管140的集電極和晶體管18的集電極。晶體管142的集電極連到晶體管120的集電極和NPN型晶體管146的基極。約為10皮法的電容148，其第一端子連到晶體管146的基極。電容148的第二端子連到參考地。晶體管146的集電極連到端點147，提供SOURCE-1PASS THROUGH信號。晶體管146的發射極連到約為25千歐的電阻150的第一端子，和約為500歐姆的電阻152的第一端子。電阻150的第二端子連到晶體管136的基極。電阻134、138、144和152的第二端子，以及晶體管130的集電極連到參考地。
圖6中的源控制電路22的功能是提供輸出晶體管24所需的合適的基極驅動電流，如圖1所示，晶體管24用于在低壓運算放大器10的輸出端流出電流如Iout。圖1中晶體管24的發射極幾何尺寸為圖6中晶體管114的發射極幾何尺寸的Nt倍。對于本最佳的實施例，晶體管比率因子Nt約為50。這樣，輸出晶體管24的集電極電流為晶體管114的集電極電流的Nt倍。晶體管130與晶體管114的發射極幾何尺寸相同或相近，并且因此傳導相同或相近的集電極電流Iout/Nt。晶體管130的基極電流為Iout/(Nt·B)，其中B是晶體管電流增益，定義為晶體管集電極電流與以晶體管基極電流的比值。晶體管132和136形成一個差分單位增益放大器，晶體管132的基極感應由電阻134中的電流Iout/(Nt·B)產生的壓降。
這樣，晶體管130和電阻134將晶體管24中的電流Iout按比例縮小變換為通過電阻134的電壓，電阻134為差分單位增益放大器的一個輸入端。因此，晶體管132的基極的電壓為通過電阻134的電流乘以電阻134的電阻R134，得到電壓為(Iout·R134)/(NT·B)。差分單位增益放大器的兩個輸入有匹配的電壓。差分單位增益放大器的另一個輸入加在晶體管136的基極。晶體管136的基極電壓由流過阻值為R152的電阻152的電流IC產生。差分單位增益放大器的兩個輸入有匹配的電壓，為(IC·R152)＝(Iout·R134)/(NT·B)。解電流IC等于(Iout·Nr)/(Nt·B)，其中Nr是電阻134和電阻152的阻值之比，其值為R134/R152。通過電阻152的電流IC實際上成為晶體管146的集電極-發射極電流。通過選擇Nr值與Nt值匹配，使電流IC值為Iout/B。這樣，通過將兩個晶體管，晶體管24和晶體管114的比值，與兩個電阻，即電阻134和電阻152的比值匹配，通過晶體管146的電流Iout/B為源晶體管24提供基極電流。如圖1所示，晶體管24中基極電流為Iout/B，晶體管24的集電極電流為Iout。圖6中源控制電路22的功能是提供輸出晶體管24所需的通過晶體管146的合適的基極驅動電流，如圖1所示，晶體管24用于在低壓運算放大器10的輸出端流出電流Iout。
這樣，源控制電路22完成三步轉換步驟。第一步包括為晶體管24和晶體管114提供晶體管發射極幾何尺寸比率，以產生晶體管90的基極電流Iout/(Nt·B)。第二步，源控制電路14在差分單位增益放大器的輸入端產生一個與電阻134中產生的電流Iout/(Nt·B)相關的電壓。最后一步包括電阻152和134的比率使得源控制電路22中的晶體管146產生一個集電極電流Iout/B，用于為低壓運算放大器10中的輸出晶體管24提供基極驅動電流。如圖1所示的用于晶體管24的這樣一個基極驅動電流與晶體管和電阻比率以及圖6中所示的源控制電路22中的差分單位增益放大器發展的電壓均有關系。對于本最佳的實施例，晶體管比率Nt約為50，并且電阻比率Nr約為50。
在圖1中的低壓運算放大器10中，輸入信號VIN的放大提供STAGE-1OUTPUT信號，作為這個運放輸入級12的輸出，MOSFET 13直接傳遞到晶體管18的基極，引起基極-發射極電壓(Vbe)變化。線性傳輸環16傳遞與晶體管18的基極處等量的電壓變化Vbe到達晶體管24的基極。但是，這個電壓變化Vbe具有反號，例如，如果對于晶體管18的Vbe增加，對于晶體管24的Vbe就會減少。Vbe的變化引起晶體管24，流出電流Iout，以調整電流和流出(Iout-ΔIout)。當低壓運算放大器10響應輸入信號VIN的變化時，源控制電路22提供圖1中所示的輸出源晶體管24所需的基極驅動電流。
圖7顯示簡化線性傳輸環16的一個實施例。NPN型晶體管230的基極連到端點107。NPN型晶體管230和232的共集電極連到NPN型晶體管232和234的共基極。晶體管230、232和234的共射極連到參考地。電流源236連到晶體管232的集電極。電流源236的第二端子連到工作電壓VCC。PNP型晶體管238的基極和集電極連到晶體管234的集電極。晶體管238的發射極連到工作電壓VCC。PNP型晶體管238的基極和集電極連到輸出端點147。端點147連到輸出驅動級29的源晶體管24的基極(見圖1)。
仍然參考圖7，作為一個例子，線性傳輸環16的簡化實施例接收端點107處的一個正電壓變化，這改變了晶體管230基極-發射極電壓Vbe。同樣的+ΔVbe引起輸出驅動級29(見圖1)中晶體管18的電導率增加，也引起晶體管230的電導率增加，并且從連成二極管的晶體管232中分路電流。這樣，由端點107處接收到的信號引起的晶體管230的ΔVbe決定，晶體管230將電流源236提供的電流成比例地流入晶體管230的集電極端子或流入晶體管232。晶體管234形成帶晶體管232的一個電流反射鏡晶體管。晶體管230處的+ΔVbe引起晶體管232傳導的電流減少，并且電流反射鏡引起晶體管234傳導的電流減少。晶體管234中電流減少意味著連成二極管的晶體管238中電流減少，引起晶體管238中Vbe減小。晶體管238的基極處所見的同樣的Vbe減小在輸出驅動級29中的輸出源晶體管24的基極處可見(見圖1)。因此，通過線性傳輸環16，用于輸出吸收晶體管18(見圖1)中的較高電導率的增加的+ΔVbe轉變成用于輸出源晶體管24中的較低電導率的等量減少的-ΔVbe。
當圖7中顯示的線性傳輸環16的簡化的實施例在端點107接收一個負電壓變化時，晶體管230的基極-發射極電壓Vbe就改變了。同樣的-ΔVbe引起輸出驅動級29(見圖1)中晶體管18的電導率減小，也引起晶體管230的電導率減小，使得連成二極管的晶體管232上的電流增加。這樣，端點107處接收到的信號引起的晶體管230的Vbe的變化決定，晶體管230將電流源236提供的電流成比例地流入晶體管230的集電極端子或流入晶體管232。晶體管234形成帶晶體管232的一個電流反射鏡晶體管。因此晶體管230處的-ΔVbe引起晶體管234傳導的電流增加。晶體管234中電流增加意味著連成二極管的晶體管238中電流增加，引起晶體管238中Vbe增加。晶體管238的基極處見到的同樣的Vbe增加在輸出驅動級29中的輸出源晶體管24的基極處可見(見圖1)。因此，通過線性傳輸環16，用于輸出吸收晶體管18(見圖1)中的減小的電導率的減小的Vbe轉變成用于輸出源晶體管24中的增加的電導率的等量的+ΔVbe。
參考圖7，用于低壓線性傳輸環16的靜態電流與一個晶體管的幾何尺寸有關。晶體管18的發射極區(見圖1)的尺寸是晶體管230的發射極區的Nn倍。晶體管24的發射極區(見圖1)的尺寸是晶體管238的發射極區的Np倍。而且，電流反射鏡晶體管使得晶體管234的發射極幾何尺寸是晶體管232的發射極幾何的Mn倍。由于發射極的面積決定晶體管的載流量，因此電流源236外面的電流2I以及三個變量Nn，Np，和Mn的選擇設置了低壓線性傳輸環16中的其它電流。這樣，吸收晶體管18中的靜態電流IQ(見圖1)設置為IQ＝(Nn·I)，并且源晶體管24中的靜態電流IQ(見圖1)設置為IQ＝(Mn·Np·I)。在晶體管230、232和234的發射極端子到參考地的連接回路中增加電阻，或在晶體管238的發射極端子到工作電壓VCC的連接回路中增加一個電阻，會引起射極負反并且使得乘法因子Nn、Np和Mn變化。
圖8顯示圖1所述的線性傳輸環16的最佳的實施例。PNP型晶體管154，156的共基極連到晶體管154的集電極和電流吸收器158的第一端子，吸收大約10微安的電流。晶體管156的集電極連到NPN型晶體管160的基極和約為33千歐的電阻162的第一端子。電阻162的第二端子連到NPN型晶體管164的基極和集電極。晶體管160的發射極連到NPN型晶體管166的集電極。晶體管166的基極連到接收SINK-1 PASS THROUGH信號的端點107。晶體管160的發射極連到PNP型晶體管168的集電極。晶體管160的發射極連到NPN型晶體管170和172的共基極。晶體管160的發射極連到晶體管170的集電極和電流源174的第一端子，流出大約175微安的電流。晶體管166的發射極連到約為50歐姆的電阻176的第一端子。晶體管170的發射極連到約為100歐姆的電阻178的第一端子。晶體管172的發射極連到約為25歐姆的電阻180的第一端子。晶體管168的發射極連到約為300歐姆的電阻182。晶體管172和184的共集電極連到PNP型晶體管184的基極和提供SOURCE-1PASS THROUGH信號的端點147。晶體管184的發射極連到約為400歐姆的電阻186的第一端子。晶體管154和156的發射極連到工作電壓VCC。晶體管160的集電極連到工作電壓VCC。電阻182和186的第二端子以及電流源174的第二端子連到工作電壓VCC。電阻176、178和180的第二端子連到參考地。晶體管164的發射極和電流吸收器158的第二端子，連到參考地。
圖8中的線性傳輸環提供了一個帶高頻響應特性的快速輸出級。在一個類似已述的線性傳輸環16的簡化實施例的方法中，在端點107處一個增加的SINK-1 PASS THROUGH電壓信號使得晶體管166從連成二極管的晶體管170中分路電流。晶體管170中的電流減少還意味著電流反射鏡器件，晶體管172中的電流減少。晶體管172中的電流減少意味著連成二極管的晶體管184中的電流減少，導致晶體管184中電壓Vbe降低。晶體管184的較低的基極-發射極電壓還可看作圖1中所示的晶體管24的Vbe。這樣，交流信號將晶體管18的基極電壓調制到更正向的電勢，使得晶體管18的電導率更大，但是線性傳輸環16使得晶體管24的電導率更小。線性傳輸環16將交流信號從晶體管18的基極移位到晶體管24的基極，不提供信號電壓增益。僅運放輸入級12和輸出晶體管18和24提供信號增益。由端點107處的SINK-1 PASS THROUGH信號引起的通過吸收晶體管18的+ΔVbe(見圖1)，通過線性傳輸環16轉換為通過源晶體管24的一個相匹配的-ΔVbe(見圖1)。
在類似已述的線性傳輸環16的簡化實施例的方法中，端點107處的一個減小的SINK-1 PASS THROUGH電壓信號使得晶體管166流入電流到連成二極管的晶體管170。晶體管170中的電流增加還意味著電流反射鏡器件，晶體管172中的電流增加。晶體管172中電流增加意味著連成二極管的晶體管184中電流增加，導致晶體管184中Vbe較高。晶體管184的增加的基極-發射極電壓還可看作圖1所示的晶體管24的Vbe。這樣，交流信號將晶體管18的基極電壓調制到一個更低的電壓，使得晶體管18的電導率更小，但是線性傳輸環16使得晶體管24的電導率更大。由端點107處的SINK-1 PASS THROUGH信號引起的通過吸收晶體管18的一個-ΔVbe(見圖1)，通過線性傳輸環16轉換為通過源晶體管24的一個相匹配的+ΔVbe(見圖1)。低壓線性傳輸環16提供一個到輸出器件的低阻抗通路，這樣保證對源晶體管24的基極沒有電壓增益。
圖1中的吸收控制電路14和源控制電路22提供重要的直流(DC)，在為輸出驅動級29中的輸出晶體管18和24提供基極電流驅動中發生作用。但是，低壓運算放大器10頻率性能與吸收控制電路14或源控制電路22無關。低壓運算放大器10頻率性能與從運放輸入級12的VIN到STAGE-10UTPUT，經過源極跟隨器MOSFET13，直接到達輸出電流吸收晶體管18的基極的交流信號通路有關。這個從電流吸收一邊到電流源一邊的交流信號通路，跟隨輸出電流吸收晶體管18的基極，經過線性傳輸環16，到達輸出電流源晶體管24的基極。這樣，交流信號旁路了吸收控制電路14和源控制電路22中的電路，使得低壓運算放大器10具有較高的頻率性能。低壓運算放大器10的帶寬為5兆赫。偏置電路23包括吸收控制電路14，源控制電路22，和線性傳輸環16。一個偏置輸出根據通過源極跟隨器傳輸的信號和由吸收控制電路14產生的電流，在端線107處產生。另一個偏置輸出根據通過線性傳輸環16傳輸的信號和由源控制電路22產生的電流，在端線147處產生。
到此我們將認識到圖1中的低壓運算放大器10工作在8伏到1伏的電壓范圍和0℃到70℃的溫度范圍內。運放輸入級12使用N溝道耗盡型MOSFET 30和32(見圖2)，來提供輸入VIN的放大和保持恒定的跨導。源極跟隨器MOSFET 13(見圖1)在將STAGE-1OUTPUT交流信號傳輸到電流吸收晶體管18的基極中提供單位增益。通過吸收控制電路14和源控制電路22的一個獨立的直流環，為晶體管18和24中的基極驅動電流產生偏置。與輸入信號有關，SINK PASS THROUGH信號上的交流信號通路控制運放輸出端的吸收晶體管吸收電流，或者通過線性傳輸環16引起SOURCE PASS THROUGH信號控制運放輸出端的源晶體管流出電流。一個輸出級提供大約50毫安的吸收電流和源(流出)電流。
在一個最佳的實施例的上下文中描述本發明的同時，顯然對于那些熟練的技術人員，本發明可以用多種方法修改并且可以設想許多有別于上述和特別指出的實施例的實施例。因此，附加的權利要求書試圖覆蓋在本發明的真正精神和范圍以內的本發明的所有變型。
權利要求
1.一個低壓運算放大器(10)包括一個運放輸入級(12)，用于接收一個差分輸入以及提供包括一個放大的差分輸入的一個運放輸入級輸出；連到運放輸入級的一個源極跟隨器(13)，此源極跟隨器(13)用于接收運放輸入級輸出，以及用于在此產生一個被傳輸的輸出；連到源極跟隨器m(13)的一個偏置電路(23)，此偏置電路(23)用于接收被傳輸的輸出，以及用于在此提供第一偏置輸出和第二偏置輸出；以及連到偏置電路(23)和運放輸入級的輸出的一個輸出驅動級(29)，此輸出驅動級(29)用于接收第一偏置輸出和第二偏置輸出，以及用于在此提供一個輸出驅動級的輸出，其中此輸出驅動級的輸出是差分輸入的一個放大。
2.如權利要求1所述的一個低壓運算放大器(10)，進一步包括用N溝道耗盡型MOSFET構造的一個源極跟隨器(13)。
3.如權利要求2所述的一個低壓運算放大器(10)，其中源極跟隨器(13)在一個P型阱中構造。
4.如權利要求1所述的一個低壓運算放大器(10)，其中偏置電路(23)包括一個源控制電路(22)，提供一個源通過信號；連到源極跟隨器(13)的一個吸收控制電路(14)，此吸收控制電路(14)用于提供一個吸收通過信號；以及連到吸收控制電路(14)和源控制電路(22)的一個線性傳輸環(16)，此線性傳輸環(16)用于接收吸收通過信號，以及在此產生第二偏置輸出。
5.如權利要求1所述的一個低壓運算放大器(10)，其中運放輸入級包括N溝道耗盡型金屬氧化物半導體場效應晶體管(MOSFET)(30和32)，以提供放大并且展示最小的跨導變化。
6.用于在低壓運算放大器(10)中放大一個差分輸入的方法，此方法包括以下步驟接收一個差分輸入(VIN)；放大此差分輸入(VIN)以產生一個運放輸入級輸出(VIN)；由此運放輸入級輸出提供第一偏置輸出和第二偏置輸出；以及由此第一偏置輸出和第二偏置輸出提供一個輸出驅動級輸出，其中此輸出驅動級輸出是差分輸入的一個放大。
7.一個低壓運算放大器(10)包括一個運放輸入級(12)，用于接收一個差分輸入(VIN)，以及提供包括一個放大的差分輸入的一個運放輸入級輸出；連到運放輸入級輸出的一個偏置電路(23)，此偏置電路(23)用于接收運放輸入級輸出，以及用于在此提供第一偏置輸出和第二偏置輸出；以及連到偏置電路(23)和運放輸入級的輸出的一個輸出驅動級(29)，此輸出驅動級(29)用于接收第一偏置輸出和第二偏置輸出，以及用于在此提供一個輸出驅動級的輸出，其中此輸出驅動級的輸出是差分輸入的一個放大。
8.如權利要求7所述的一個低壓運算放大器(10)，其中此低壓運算放大器(10)工作在大約1伏到大約8伏的電壓范圍內。
9.如權利要求7所述的一個低壓運算放大器，其中偏置電路(23)包括一個源控制電路(22)，提供一個源通過信號；連到運放輸入級(12)的一個吸收控制電路(14)，此吸收控制電路(14)用于提供一個吸收通過信號；以及連到吸收控制電路(14)和源控制電路(22)的一個線性傳輸環(16)，此線性傳輸環(16)用于接收吸收通過信號，以及在此產生第二偏置輸出。
10.如權利要求7所述的一個低壓運算放大器(10)，其中運放輸入級(12)包括N溝道耗盡型金屬氧化物半導體場效應晶體管(MOSFET)，以提供放大并且展示最小的跨導變化。
全文摘要
低壓運算放大器(10)在0℃到70℃的溫度范圍及1到8伏的電壓范圍內工作。運放輸入級(12)使用N溝道耗盡型MOSFET來提供差分輸入的放大并且保持恒定的跨導。源跟隨器MOSFET(13)在傳輸交流信號STAGE-1OUTPUT到電流吸收晶體管(18)的基極時提供單位增益。吸收控制電路(14)和源控制電路(22)在晶體管(18)和(24)中產生基極驅動電流。一個輸出級提供大約50毫安的吸收電流和源電流。
文檔編號H03F3/45GK1165428SQ9710451
公開日1997年11月19日 申請日期1997年3月18日 優先權日1996年3月19日
發明者羅伯特·N·多森, 理查德·S·格里菲蒂, 托馬斯·D·佩蒂, 羅伯特·L·維納 申請人:摩托羅拉公司