專利名稱：鎖相環電路的制作方法
技術領域：
本發明涉及一鎖相環(PLL)電路，并且尤其是涉及一種用來增加鎖住速度以便適合于需要很快響應速度的系統的改進的PLL電路。
如
圖1所示，常規PLL電路包括一頻率/相位檢測器1，用于接收一由外部輸入的輸入信號Vi和一從電壓控制振蕩器3中輸出的輸出信號Vo，并且，要么將通過將該輸入信號Vi的頻率與該輸出信號Vo的頻率進行比較而獲得的頻率差值(誤差信號輸出)，要么將通過將該輸入信號Vi的相位與該輸出信號Vo的相位進行比較而獲得的相位差值(誤差信號輸出)；一環路濾波器2，用于對該頻率/相位檢測器1的輸出信號進行濾波；和一電壓控制振蕩器3，用于接收從該濾波器2中輸出的輸出誤差電壓Ve，并且輸出由電壓Ve進行控制的具有一預定的電壓和頻率的信號Vo。這里，頻率/相位檢測器1，濾波器2以及電壓控制振蕩器3以閉環形式連接。
現在將要描述如此結構的常規PLL電路的操作。
輸入信號Vi以及該電壓控制振蕩器3的輸出信號Vo被輸入至頻率/相位檢測器1，然后在此該輸入信號Vi和該輸出信號Vo的頻率/相位相互之間分別進行比較，作為比較的結果，一依據頻率/相位的差值的誤差信號被輸出并且在環路濾波器2中進行濾波。該被濾波信號Ve輸入至電壓控制振蕩器3中，電壓控制振蕩器3將依據信號Ve的電平確定的頻率的信號Vo依次輸出至該頻率/相位檢測器1中。
圖2示出了一說明關于頻率/相位檢測器1的操作的時間對頻率函數的曲線圖，且如該圖所示，標號S1表示輸入信號Vi的頻率及標號S2表示輸出信號Vo的頻率，其中頻率S2被頻率S1鎖定，這時，在過渡期時間點t1和t2之間輸出信號Vo的相位被鎖定，而且在接收輸出信號Vo的外部系統(未示出)變成正常的操作狀態期間，Vo以與輸入信號Vi同相的狀態被輸出。
盡管如此，由于輸出信號Vo的頻率和相位與輸入信號Vi的頻率和相位并不一致或同步，所以直到處于同相狀態為止，外部系統并沒有正常地進行操作，因此，鎖住的時間越長，外部系統的異常操作時間也變得越長。
因此，本發明的目的在于提供一種PLL電路，通過應用一預置頻道頻率它能夠進行快速頻率/相位的鎖定。
為了達到上述目的，依據本發明提供了一種PLL電路，包括一頻率/相位檢測器，用于接收一從外部輸入的輸入信號和一電壓控制振蕩器的輸出信號，且輸出頻率差值和相位差值中的一個，其中頻率差值是通過將該輸入信號的頻率與該輸出信號的頻率進行比較而獲得，相位差值是通過將該輸入信號的相位與該輸出信號的相位進行比較而獲得的；一環路濾波器，用于對該頻率/相位檢測器的輸出信號進行濾波；一電壓控制振蕩器控制器，用于依據頻道頻率的頻道數據N位，通過對該頻道數據進行轉換生成一預定電平的信號，將這樣產生的信號與從該環路濾波器中輸出的輸出信號進行比較，并且如果各相應信號的電平一致的話，輸出該從環路濾波器中輸出的信號，如果各相應信號的電平并不一致，輸出該生成的信號；和一電壓控制振蕩器，用于接收該電壓控制振蕩器控制器的輸出信號并且據此輸出一固定電平的輸出信號，其中該頻率/相位檢測器，濾波器，電壓控制振蕩器控制器，以及電壓控制振蕩器連接于一閉環中。
圖1是一常規PLL電路的方框圖；圖2是說明圖1電路中頻率/相位檢測器的操作的曲線圖；圖3是說明依據本發明第一實施方案的PLL電路的方框圖；圖4是說明圖3電路中電壓控制振蕩器控制器的詳細方框圖；圖5是反映電壓控制振蕩器的特征以及為解釋而說明輸入頻率和輸出電壓之間的關系，圖4電路中電壓設置單元的操作的曲線圖；圖6是說明圖3電路中頻率/相位檢測器的操作的曲線圖；圖7是說明圖3電路中電壓控制振蕩器控制器的修改的詳細方框圖；和圖8是說明依據本發明第二實施方案的PLL電路的方框圖。
如圖3所示，該圖說明了一依據本發明第一實施方案的PLL電路，該電路包括一頻率/相位檢測器1，用于接收一從外部輸入的輸入信號Vi和一電壓控制振蕩器3的輸出信號Vo，輸出一通過將該輸入信號Vi的頻率與該輸出信號Vo的頻率進行比較而獲得的頻率差值，或者是輸出一通過將該輸入信號Vi的相位與該輸出信號Vo的相位進行比較而獲得的相位差值；一環路濾波器2，用于對該頻率/相位檢測器1的輸出值進行濾波，并輸出信號Ve；一電壓控制振蕩器控制器100，用于接收依據一頻道頻率的頻道數據CH-D N位，通過對該頻道數據CH-D進行轉換而產生一預定電平信號Vd，將該信號Vd與該環路濾波器2的輸出信號Ve進行比較，并且如果信號Vd，Ve各相應的電平為一致的話輸出該信號Ve，或者是如果信號Vd，Ve的相應電平不一致，則輸出信號Vd；和一電壓控制振蕩器3，用于接收該電壓控制振蕩器控制器100的輸出信號以及輸出一預定電平信號Vo。這里，頻率/相位檢測器1，濾波器2，電壓控制振蕩器控制器100以及電壓控制振蕩器3連接于一閉環中。
更進一步如圖4中所示，電壓控制振蕩器控制器100包括一電壓設置單元110，用于接收依據一頻道頻率的頻道數據CH-DN位，并且輸出一根據VCD的特征的預定電平信號Vd；和一比較單元120，用來將從電壓設置單元110中輸出的輸出信號Vd與從環路濾波器2中輸出的輸出信號Ve的各相應的電平進行比較，并且，如果信號Vd，Ve的相應電平一致的話輸出信號Ve，或者是如果信號Vd，Ve的相應電平不一致，則輸出信號Vd。
電壓設置單元110包括一解碼器111，用來對該頻道數據CH-D進行解碼；一存儲器單元112，分別依據解碼值f1，f2，.....，fn輸出預置電壓值V1，V2，.....，Vn；和一數字/模擬轉換器113，用來將從存儲器單元112中輸出的輸出電壓值V1，V2，.....，Vn分別轉換為模擬信號Vd。
比較單元120包括一比較器COMP，它用來將從電壓設置單元110中輸出的輸出信號Vd的電平與從環路濾波器2中輸出的輸出信號Ve的電平進行比較；一第一開關SW1，用于根據該比較器COMP的輸出信號，將從環路濾波器2中輸出的輸出信號Ve傳輸至電壓控制振蕩器3中或者是將其阻斷；一反相器INV，用于將該比較器COMP的輸出信號的電平進行變換；和一第二開關SW2，用于根據該反相器INV的輸出信號，將從電壓設置單元110中輸出的輸出信號Vd傳輸至電壓控制振蕩器3中或者是將其阻斷。
現在將要描述依據本發明第一實施方案的此種結構的PLL電路的操作。
在頻率/相位檢測器1中，將從外部輸入的信號Vi與從電壓控制振蕩器3中輸出的輸出信號Vo的各相應的頻率/相位進行比較，作為比較的結果，依據頻率/相位的差值輸出一誤差信號，環路濾波器2對該誤差信號進行濾波，于是該被濾波的誤差信號Ve被輸入至電壓控制振蕩器控制器100的輸入端IN1。
依據頻道頻率所述頻道數據CH-D被輸入至電壓控制振蕩器控制器100的電壓設置單元110中的解碼器111，頻道數據CH-D被解碼，并且該被解碼地址值A被傳輸至存儲單元112中。
此時，如果該頻道數據由32位組成，被輸入至存儲器單元112中的地址信號A的位數被計數為六，存儲器單元112獲得32個存儲區域以對應該六位地址信號。
圖5表示示出存儲器單元112的VCO特征以及頻率fi和電壓Vi之間的關系，這里，標號fi表示對應于頻道數據CH-D的頻道頻率，而標號Vi則表示對應于該頻道頻率fi的輸出電壓值。
從解碼器111中輸出的地址信號A指定存儲器單元112的某一特定存儲區域，而且存儲于該被指定的存儲區域中的數據信號值Di被輸出。這里，數據值Di是一通過頻率映射的數字值。
D/A轉換器113用作對值Di進行解碼并且因此而輸出一模擬電壓Vd的預定幅值。
當某一確定的頻道頻率被輸入至該電壓設置單元時，對應于該頻道頻率的一預定幅值信號Vd被輸出。
通過輸入端IN2該信號Vd被輸入至比較單元120的比較器COMP中。
比較器COMP對信號Vd以及輸出信號Ve的相應電平進行比較，輸出信號Ve從環路濾波器2中輸出至該輸入端IN1，并且，如果這兩個信號的電平是一致的話輸出一低電平信號，以及如果這兩個信號電平不一致則輸出一高電平信號。
在比較單元120中，第一開關SWL位于環路濾波器2和電壓控制振蕩器3之間，第二開關SW2位于電壓設置單元110和電壓控制振蕩器3之間，當控制開關SW1，SW2的控制信號處于高電平時，這對開關SW1，SW2分別地被閉合，當控制信號處于低電平時，它們被斷開。
如果該比較器COMP的輸出信號處于“高”電平，連接輸入端IN1和輸出端OUT的開關SW1變為閉合，在反相器INV中，比較器COMP的“高”電平輸出信號被反相，因此而斷開開關SW1，并且環路濾波器2的輸出信號Ve因此而被傳輸至電壓控制振蕩器3。
相反，如果比較器COMP的輸出信號處于“低”電平，開關SW1變為斷開，在反相器INV中，比較器COMP的“低”電平輸出信號被反相，因而將開關SW2閉合，于是數字/模擬轉換器113的輸出信號Vd因此而被傳輸至電壓控制振蕩器3。
開關SW1被閉合意味著輸出頻率是按照該PLL環路而被鎖定的，而開關SW2閉合則意味著輸出頻率由該頻道頻率來強行鎖定。
電壓控制振蕩器3接收從電壓控制振蕩器控制器100的輸出端輸出的信號Vd或者是Ve，并因此而輸出具有一頻率的信號Vo，信號Vo被反饋至頻率/相位檢測器1。
通過一頻率曲線圖以及通過參照比較圖3，圖6說明了頻率/相位檢測器1的操作，可以很容易地理解成輸出頻率從一開始即被鎖定。
參照圖7，該圖說明了圖3中電壓控制振蕩器控制器100的第二實施方案，該控制器包括一電壓設置單元110，和一比較單元120′，其中該電壓設置單元110的組成結構與依據本發明的第一實施方案的組成結構是完全一致的。
比較單元120′包括一比較器COMP，用來將輸出信號Ve的電平與輸出信號Vd的電平進行比較，信號Ve從環路濾波器2中輸出并通過輸入端IN1而被傳輸至此，信號Vd從電壓設置單元110中輸出并通過輸入端IN2而被傳輸于此；一反相器INV，用來將比較器COMP的輸出信號電平進行反相；和一多路轉換器MUX，通過輸入端A，B用來分別接收輸出信號Ve和輸出信號Vd，并且同樣地，通過控制端SA接收比較器COMP的輸出信號以及通過控制端SB接收反相器INV的輸出信號，并且依據被輸入至SA和SB選擇控制端的信號的邏輯狀態，有選擇性地輸出從信號Ve和Vd中選定的一個信號，其中信號Ve和Vd被輸入至輸入端A，B，在此，通過輸出端OUT多路轉換器MUX的輸出被傳輸至電壓控制振蕩器3中。
此種結構的多路轉換器MUX其操作與在第一實施方案的比較單元120中所采用的開關SW1，SW2在功能上是一致的。
兩個開關SW1，SW2被用來說明本發明的操作原理，而上述多路轉換器MUX被作為一個實際應用。
如圖8中所示，該圖說明了依據本發明的第二實施方案的PLL電路，該電路包括一頻率/相位檢測器1；一環路濾波器2；一電壓控制振蕩器控制器100；一電壓控制振蕩器3；和一計數器200，用于對輸入信號Vi的頻率fi進行N次分頻，并且將該具有一經過N次分頻的頻率fi/n的輸入信號Vi輸出至頻率/相位檢測器1；和一可編程計數器300，用于接收對應于一頻道頻率的頻道數據CH-D，將從電壓控制振蕩器3中輸出的輸出信號Vo的頻率fo進行M次分頻，并且將該被分頻的頻率fo/M輸出至頻率/相位檢測器1中。
所述計數器200對輸入信號的頻率進行N次分頻，并輸出一個信號到頻平/相位檢測器1，所述信號的相位與輸入信號Vi一致，頻平為fi/N。
可編程計數器300將輸出信號Vo的頻率fo除以M，并且將具有與輸出信號Vo的相位相一致的相位以及具有fo/N的頻率的信號Vo′輸出至頻率/相位檢測器1中。
頻率/相位檢測器1將這兩個頻率fi/N，fo/M進行比較，于是在鎖定之后，輸入頻率fi與輸出頻率fo即有如下列等式所表達的關系。fo=MNfi]]>這里，為使得輸出頻率fo是輸入頻率fi的兩倍，M/N的值可以被設置為“2”。如上所述，在依據本發明第一實施方案的PLL電路中，產生了對應于一頻道頻率的電壓Vd，將電壓Vd與從環路濾波器2中輸出的電壓Ve的相應的幅值進行比較，然后依據該被比較的結果，確定被傳輸至電壓控制振蕩器3中的電壓，依此，各執行一次該環路操作，輸出頻率即被鎖定，因而會在很短的時間內鎖定輸出頻率。
另外，本發明的第二實施方案還包括計數器200和可編程計數器300，并且輸出與輸入信號Vi的頻率具有一預定關系的輸出頻率，因而在PLL電路中實現了快速頻率鎖定并能輸出各種各樣的頻率。
權利要求
1.一種鎖相環(PLL)電路，其特征在于，包括一頻率/相位檢測器，用于接收一從外部輸入的輸入信號和一電壓控制振蕩器的輸出信號，并且輸出頻率/相位的差值信號，它是通過將所述輸入信號的頻率/相位與所述輸出信號的頻率/相位進行比較而獲得的；一環路濾波器，用于對所述頻率/相位檢測器的所述輸出信號進行濾波；一電壓控制振蕩器控制器，用于接收依據一頻道頻率的頻道數據的N位，通過對所述頻道數據進行轉換產生一預定電平信號，將如此產生的信號與從所述環路濾波器中輸出的一輸出信號進行比較，并且當所述被產生的信號與從所述環路濾波器中輸出的所述輸出信號的電平相一致時，輸出從所述環路濾波器中輸出的所述輸出信號，以及當所述被產生信號與從所述環路濾波器中輸出的所述輸出信號的電平不一致時，輸出所述被產生的信號；和一電壓控制振蕩器，用于接收從所述電壓控制振蕩器控制器中輸出的所述輸出信號，并因此而輸出一具有一頻率的信號，其中，所述頻率/相位檢測器，所述環路濾波器，所述電壓控制振蕩器控制器，以及所述電壓控制振蕩器連接于一閉環中。
2.如權利要求1所述的電路，其特征在于，所述電壓控制振蕩器控制器包括一電壓設置單元，用于接收依據一頻道頻率的頻道數據的N位，并因此而輸出一預定電平信號；和一比較單元，用于將從所述電壓設置單元中輸出的所述輸出信號與從所述環路濾波器中輸出的所述輸出信號的相應電平進行比較，并且當從所述電壓設置單元中輸出的所述輸出信號與從所述環路濾波器中輸出的所述輸出信號的相應電平為一致時，輸出從所述電壓設置單元中輸出的所述輸出信號，以及當從所述電壓設置單元中輸出的所述信號與從所述環路濾波器中的所述信號的相應電平不一致時，輸出從所述環路濾波器中輸出的所述輸出信號。
3.如權利要求2中所述的電路，其特征在于，所述電壓設置單元包括一解碼器，用于對所述頻道數據進行解碼；一存儲單元，分別依據所述頻道數據的解碼值f1，f2，.....，fn輸出預置電壓值V1，V2，.....，Vn；和一數字/模擬轉換器，用來將從所述存儲器單元中輸出的所述輸出電壓值V1，V2，.....，Vn分別轉換為模擬電壓信號。
4.如權利要求2中所述的電路，其特征在于，所述比較單元包括一比較器，用于將從所述電壓設置單元中輸出的所述輸出信號的電平與從所述環路濾波器中輸出的所述輸出信號的電平進行比較；一第一開關，依據一所述比較器的輸出信號，用來將從所述環路濾波器中輸出的所述輸出信號傳輸至所述電壓控制振蕩器中或者是將其阻斷；一反相器，用來對所述比較器的所述輸出信號進行反相；和一第二開關，依據一所述反相器的輸出信號，用來將從所述電壓設置單元中輸出的所述輸出信號傳輸至所述電壓控制振蕩器中或者是將其阻斷。
5.如權利要求2中所述的電路，其特征在于，所述比較單元包括一比較器，用于將從所述環路濾波器中輸出的并通過一輸入端而被輸入于此的所述輸出信號的電平與從所述電壓設置單元中輸出的并通過另一輸入端而被輸入于此的所述輸出信號的電平進行比較；一反相器，用于對所述比較器的一輸出信號進行反相；和一多路轉換器，通過一對輸入端，分別接收從所述環路濾波器中輸出的以及從所述電壓設置單元中輸出的所述輸出信號，并且，通過一第一控制端接收所述比較器的一輸出信號以及通過一第二控制端接收所述反相器的一輸出信號，并且依據被輸入至所述第一和第二控制端的所述信號邏輯狀態，選擇性地輸出一信號，該信號是從所述環路濾波器中輸出的以及從所述電壓設置單元中輸出的相應信號中選定的一個，并且上述這些相應的信號被輸入至所述輸入端，其中，通過一輸出端所述多路轉換器的輸出信號因而被傳輸至所述電壓控制振蕩器中。
6.如權利要求1中所述的電路，其特征在于，還包括一計數器，用于對所述輸入信號的頻率fi進行N次分頻并且將所述被分頻的輸入信號fi/N輸出至所述頻率/相位檢測器中；和一可編程計數器，用于接收對應于一頻道頻率的頻道數據，對從所述電壓控制振蕩器中輸出的所述輸出信號的所述頻率fo進行M次分頻，并且將被分頻的頻率信號fo/M輸出至所述頻率/相位檢測器中。
全文摘要
一種鎖相環(PLL)電路，形成一閉環，并且包含一頻率/相位檢測器，一環路濾波器，和一電壓控制振蕩器，另外還包括電壓控制振蕩器控制器，該電路實現了快速頻率鎖定并且能夠輸出各種各樣的頻率。
文檔編號H03L7/16GK1166091SQ9710424
公開日1997年11月26日 申請日期1997年5月7日 優先權日1996年5月8日
發明者李容源 申請人:Lg半導體株式會社