專利名稱：調諧控制方式的制作方法
技術領域：
本發明涉及僅使規定的頻率信號通過的調諧控制方式。
背景技術：
使用了LC諧振等的各種結構的濾波器及調諧電路是眾所周知的。例如，超外差式接收機的中頻放大電路，就備有作為濾波器的功能，一般說來，現有的中頻放大電路通過采用多組中頻變壓器(IFT)和電容器實現預期的頻率特性。例如，在AM接收機的情況下，將中心頻率設定為455kHz，同時設定為當從該中心頻率失調9kHz時僅衰減規定量。另外，還已知有使用一個陶瓷濾波器代替多組中頻變壓器等實現預期的頻率特性的AM接收機。
可是，在采用上述超外差方式的現有技術中，由于在進行調諧的濾波器即中頻放大電路的結構中包含中頻變壓器或陶瓷濾波器，所以，將包含這些部件的整體在半導體襯底上進行集成是很困難的。
另外，與該中頻放大電路組合的局部振蕩電路，如果是簡單的則由采用局部振蕩變壓器的LC振蕩器實現，若構成高精度的則由采用晶體振蕩的PLL結構實現。特別是采用局部振蕩電路作為PLL結構時，因包含進行正弦波振蕩的電壓控制型振蕩器(VCO)而很難集成化，所以在一部分電路中采用了混合IC。
因此，作為一個總體，不僅包含作為濾波器而工作的中頻放大電路，甚至還包含著與其組合而構成調諧機構的局部振蕩電路，因而很難集成化，所以期望著有一種能使調諧機構整體集成化的調諧控制方式。此外，即使對以往存在的濾波器的整體或包含該濾波器的電路的整體實現了集成化，但由于在電路參數中產生很大的離散偏差，所以制成的每塊芯片的特性都不相同。另外，還要考慮到中心頻率隨溫度等發生很大變化的情況，所以，迄今為止還沒有提出一種在集成后仍能可靠地達到預期頻率特性的調諧控制方式。
發明的公開本發明是為解決上述課題而提出的，其目的是提供一種適用于集成化的新的調諧控制方式。
本發明的調諧控制方式備有調諧電路，包含2個級聯連接的全通型移相電路、及將后級的上述移相電路的輸出作為反饋信號反饋到前級的上述移相電路的輸入側，同時將上述反饋信號與輸入信號相加后輸入到前級的上述移相電路的加法電路，并僅使靠近規定頻率的信號通過；及頻率控制電路，當對上述調諧電路輸入了其頻率靠近上述規定頻率的信號時，根據上述調諧電路的輸入輸出信號之間的相位差，使上述調諧電路的調諧頻率與上述調諧電路的輸入信號的頻率一致。
于是，通過進行控制使調諧電路的輸入輸出信號之間不存在相位差，即可使調諧頻率始終跟蹤輸入信號的頻率并保持一致。
附圖的簡單說明
圖1是表示作為采用了本發明的調諧控制方式的一實施形態的調諧機構的結構的圖。
圖2是表示調諧電路的詳細結構的圖。
圖3是將圖2所示的前級移相電路的結構抽出后示出的電路圖。
圖4是表示圖3所示移相電路的輸入輸出電壓與出現在電容器等上的電壓之間的關系的矢量圖。
圖5是將圖2所示的后級移相電路的結構抽出后示出的電路圖。
圖6是表示圖5所示移相電路的輸入輸出電壓與出現在電容器等上的電壓之間的關系的矢量圖。
圖7是將圖2所示2個移相電路和分壓電路的整體置換為具有傳遞函數K1的電路后的電路圖。
圖8是根據米勒定理對圖7所示電路進行變換后的電路圖。
圖9是表示圖2所示調諧電路的調諧特性的圖。
圖10是表示2個移相電路的輸入輸出信號之間的相位關系的圖。
圖11是表示調諧頻率高于輸入到前級移相電路的信號頻率時各移相電路的輸入輸出信號之間的相位關系的圖。
圖12是表示調諧頻率低于輸入到前級移相電路的信號頻率時各移相電路的輸入輸出信號之間的相位關系的圖。
圖13是表示頻率控制電路詳細結構的電路圖。
圖14是表示調諧電路的調諧頻率高于輸入到調諧電路的信號頻率時的時間圖。
圖15是表示調諧電路的調諧頻率低于輸入到調諧電路的信號頻率時的時間圖。
圖16是表示兼作AM檢波的調諧機構的結構的圖。
圖17是表示圖16所示頻率控制電路的詳細結構的電路圖。
圖18是表示采用了圖16所示調諧機構的AM接收機結構的圖。
圖19是表示兼作FM檢波的調諧機構的結構的圖。
圖20是表示圖19所示頻率控制電路的詳細結構的電路圖。
圖21是表示頻率控制電路的另一結構例的圖。
圖22是表示調諧電路的調諧頻率高于輸入到圖21所示調諧電路的信號的頻率時的時間圖。
圖23是表示調諧電路的調諧頻率低于輸入到圖21所示調諧電路的信號的頻率時的時間圖。
圖24是表示頻率控制電路的另一結構例的圖。
圖25是表示調諧電路的調諧頻率高于輸入到圖24所示調諧電路的信號的頻率時的時間圖。
圖26是表示調諧電路的調諧頻率低于輸入到圖24所示調諧電路的信號的頻率時的時間圖。
圖27是表示頻率控制電路的另一結構例的圖。
圖28是表示調諧電路的調諧頻率高于輸入到圖27所示調諧電路的信號的頻率時的時間圖。
圖29是表示調諧電路的調諧頻率低于輸入到圖27所示調諧電路的信號的頻率時的時間圖。
圖30是表示包含LR電路的移相電路結構的電路圖。
圖31是表示圖30所示移相電路的輸入輸出電壓與出現在電容器等上的電壓之間的關系的矢量圖。
圖32是表示包含LR電路的移相電路的另一種結構的電路圖。
圖33是表示圖32所示移相電路的輸入輸出電壓與出現在電容器等上的電壓之間的關系的矢量圖。
圖34是表示調諧電路的第2變形例的電路圖。
圖35是表示包含LR電路的移相電路結構的電路圖。
圖36是表示包含LR電路的移相電路的另一種結構的電路圖。
圖37是表示調諧電路的第4變形例的電路圖。
圖38是表示調諧電路的第5變形例的電路圖。
圖39是表示調諧電路的第6變形例的電路圖。
圖40是表示調諧電路的第7變形例的電路圖。
圖41是表示調諧電路的第8變形例的電路圖。
圖42是將圖41所示的前級移相電路的結構抽出后示出的電路圖。
圖43是表示圖42所示移相電路的輸入輸出電壓與出現在電容器等上的電壓之間的關系的矢量圖。
圖44是將圖41所示的后級移相電路的結構抽出后示出的電路圖。
圖45表示圖44所示移相電路的輸入輸出電壓與出現在電容器等上的電壓之間的關系的矢量圖。
圖46是表示包含LR電路的移相電路的結構的電路圖。
圖47是表示圖46所示移相電路的輸入輸出電壓與出現在電容器等上的電壓之間的關系的矢量圖。
圖48是表示包含LR電路的移相電路的另一種結構的電路圖。
圖49是表示圖48所示移相電路的輸入輸出電壓與出現在電容器等上的電壓之間的關系的矢量圖。
圖50是表示調諧電路的第10變形例的電路圖。
圖51是表示調諧電路的第11變形例的電路圖。
圖52是表示調諧電路的第12變形例的電路圖。
圖53是將圖52所示的前級移相電路的結構抽出后示出的電路圖。
圖54表示圖53所示移相電路的輸入輸出電壓與出現在電容器等上的電壓之間的關系的矢量圖。
圖55是將圖52所示的后級移相電路的結構抽出后示出的電路圖。
圖56表示圖55所示移相電路的輸入輸出電壓與出現在電容器等上的電壓之間的關系的矢量圖。
圖57是表示包含LR電路的移相電路的結構的電路圖。
圖58是表示圖57所示移相電路的輸入輸出電壓與出現在電感器等上的電壓之間的關系的矢量圖。
圖59是表示包含LR電路的移相電路的另一種結構的電路圖。
圖60是表示圖59所示移相電路的輸入輸出電壓與出現在電感器等上的電壓之間的關系的矢量圖。
圖61是表示調諧電路的第14變形例的電路圖。
圖62是表示調諧電路的第15變形例的電路圖。
圖63是用MOS型FET形成圖3所示的移相電路內的可變電阻的調諧電路的電路圖。
圖64是表示采用FET以外的元件作為移相電路內的可變電阻時的一例的電路圖。
圖65是在運算放大器的結構中將移相電路動作所需要的部分抽出后示出的電路圖。
用于實施發明的最佳形態以下，參照附圖具體地說明本發明的調諧控制方式的一實施形態。
本發明的調諧控制方式的特征在于在將一定頻率的正弦波信號輸入到調諧電路時，檢測調諧電路的輸入輸出之間的相位差，并進行控制使調諧頻率與輸入信號的頻率一致。
圖1是表示作為采用了本發明的調諧控制方式的一實施形態的調諧機構的結構的圖。
在該圖中示出的調諧機構，包含調諧電路1，起到使靠近一定頻率的信號通過的濾波器的作用；及頻率控制電路2，對該調諧電路1的中心通過頻率進行控制。
調諧電路1，包含如后文所述的2個移相電路，在將后級移相電路的輸出作為調諧電路1的輸出取出的同時，將該信號通過反饋電阻進行反饋，將通過輸入電阻輸入的輸入信號與通過反饋電阻反饋的反饋信號相加，并輸入到前級移相電路。借助于以上的結構，將2個移相電路合在一起的相移量在規定的頻率上設定為360°。
另外，調諧電路1可以根據從外部輸入的控制信號將調諧頻率在一定的范圍內任意設定。關于調諧電路1的詳細結構和詳細動作，將在后文中說明。
當調諧電路1的輸入信號及輸出信號輸入到頻率控制電路2、且該輸入輸出信號之間的相位差偏離360°時，即在輸入信號中的想要通過的分量的頻率與調諧電路1的調諧頻率存在偏差時，對調諧電路1的調諧頻率進行控制，使該偏差等于零。
為進行這種控制，頻率控制電路2在結構上包含同步整流電路3和控制信號生成電路4。
同步整流電路3，將調諧電路1的輸出信號用作參照信號，對調諧電路1的輸入信號進行同步整流。同步整流后的輸出被輸入到后級的控制信號生成電路4。例如，若考慮對調諧電路1輸入單一頻率信號的情況，則當調諧電路1的輸入信號頻率與調諧頻率一致因而輸入輸出信號之間的相位差為360°時，從上述的同步整流電路3輸出完全的半波整流波形電壓，當偏離360°時，輸出與該偏差相當的電壓。
控制信號生成電路4，在結構上包含脈沖變換電路5、極性判別電路6及電壓合成電路7，用于檢測上述的調諧電路1的輸入輸出信號之間的相位誤差，同時判別該誤差的大小和極性，并生成使誤差等于零的控制信號。
脈沖變換電路5輸出其脈沖寬度與從同步整流電路3輸出的與偏差相當的電壓分量出現的時間間隔相對應的脈沖串。極性判別電路6，根據從同步整流電路3輸出的與偏差相當的電壓分量是在半波整流波形之前出現還是在之后出現，判別相位誤差的極性。該誤差的極性表示調諧頻率低于或是高于輸入信號的頻率(準確地說，是相對通過調諧電路1從輸入信號中取出的信號的頻率)。
電壓合成電路7，用于產生與從脈沖變換電路5輸出的信號的脈沖寬度對應的電壓，同時，按照由極性判別電路6判定的相位誤差的極性，執行對該生成的電壓進行加法或減法運算的電壓合成，并將合成后的電壓作為控制信號向調諧電路1輸出。
另外，構成上述頻率控制電路2的同步整流電路3和控制信號生成電路4的更為詳細的結構和動作，將在后文中說明。
下面，對圖1示出的調諧電路1進行詳細說明。圖2是表示調諧電路1的詳細結構的電路圖。該圖所示的調諧電路1，在結構上包含2個移相電路110C、130C，分別將所輸入的交流信號的相位移動規定量，從而在規定的頻率下進行合計為360°的相移；分壓電路160，由設在后級移相電路130C的輸出側的電阻162和164構成；及加法電路，將分別通過反饋電阻170和輸入電阻174(假定輸入電阻174的電阻值為反饋電阻170的電阻值的n倍)的分壓電路160的分壓輸出(反饋信號)和在輸入端子190輸入的信號(輸入信號)按規定比例相加。
圖3是將圖2所示的前級移相電路110C的結構抽出后示出的電路圖。該圖所示的前級移相電路110C，在結構上包含運算放大器112，是一種差動放大器；可變電阻116和電容器114，將在輸入端122上輸入的交流信號的相位移動規定量后輸入到運算放大器112的同相輸入端子；電阻118，插接在輸入端122與運算放大器112的反相輸入端子之間；電阻121和123，與運算放大器112的輸出端子連接，并構成分壓電路；及電阻120，連接在該分壓電路的輸出端子與運算放大器112的反相輸入端子之間。
在具有上述結構的移相電路110C中，將電阻118和電阻120設定為相同的電阻值。此外，可以根據來自外部的控制電壓改變可變電阻116的電阻值，例如，如圖3所示，將FET的溝道用作電阻體，并將從外部供給的控制電壓通過圖2所示的控制端子194施加在柵極上，從而可以進行電阻值的設定。
當在圖3所示的輸入端子122上輸入規定的交流信號時，將在可變電阻116的兩端出現的電壓VR1施加于運算放大器112的同相輸入端子。而在電阻118的兩端出現與在電容器114的兩端出現的電壓VC1相同的電壓VC1。在2個電阻118、120上流過相同的電流I，而且，如上所述，由于電阻118和電阻120的各電阻值相等，所以在電阻120的兩端也出現電壓VC1。如考慮以運算放大器112的反相輸入端子(VR1)為基準，則將電阻118的兩端電壓VC1進行矢量相加后，可得輸入電壓Ei，將電阻120的兩端電壓VC1進行矢量相減后，可得電阻121與電阻123的連接點的電壓(分壓輸出)Eo′。
圖4是表示前級移相電路110C的輸入輸出電壓與出現在電容器等上的電壓之間的關系的矢量圖。
如上所述，如考慮以施加于運算放大器112的同相輸入端子的電壓VR1為基準，則輸入電壓Ei與分壓電壓Eo′只是對電壓VC1合成的方向不同，而其絕對值相等。由此可知，輸入電壓Ei與分壓電壓Eo′的大小和相位的關系，可以用將輸入電壓Ei及分壓電壓Eo′作為斜邊、將電壓VC1的2倍作為底邊的等腰三角形表示，分壓電壓Eo′的振幅與輸入信號的振幅相等而與頻率無關，相移量用圖4中示出的_1表示。該相移量_1，以輸入電壓Ei為基準，按照頻率沿時針轉動方向(相位延遲方向)從180°變化到360°。
另外，移相電路110C的輸出端124連接著運算放大器112的輸出端子，所以，如假定電阻121的電阻值為R21、電阻123的電阻值為R23，則當R21和R23與電阻120的電阻值相比十分小時，在輸出電壓Eo與上述分壓電壓Eo′之間具有Eo＝(1+R21/R23)Eo′的關系。因此，通過調整R21和R23的值，可以獲得大于1的增益，而且，如圖4所示，即使頻率改變，輸出電壓Eo的振幅可以保持恒定，僅其相位移動規定量。
同樣，圖5是將圖2所示的后級移相電路的結構抽出后示出的電路圖。該圖所示的后級移相電路130C，在結構上包含運算放大器132，是一種差動放大器；電容器134和電阻136，將在輸入端142輸入的信號的相位移動規定量后輸入到運算放大器132的同相輸入端子；電阻138，插接在輸入端142與運算放大器132的反相輸入端子之間；電阻141和143，與運算放大器132的輸出端子連接，并構成分壓電路；及電阻140，連接在該分壓電路的輸出端子與運算放大器132的反相輸入端子之間。
在具有上述結構的移相電路130C中，將電阻138和電阻140設定為相同的電阻值。
當在圖5所示的輸入端子142上輸入規定的交流信號時，將在電容器134的兩端出現的電壓VC2施加于運算放大器132的同相輸入端子。而在電阻138的兩端出現與在電阻136的兩端出現的電壓VR2相同的電壓VR2。在2個電阻138、電阻140上流過相同的電流I，而且，如上所述，由于電阻138和電阻140的電阻值相等，所以在電阻140的兩端也出現電壓VR2。如考慮以運算放大器132的反相輸入端子(VC2)為基準，則將電阻138的兩端電壓VR2進行矢量相加后，可得輸入電壓Ei，將電阻140的兩端電壓VR2進行矢量相減后，可得電阻41與電阻43的連接點的電壓(分壓輸出)Eo′。
圖6是表示后級移相電路130C的輸入輸出電壓與出現在電容器等上的電壓之間的關系的矢量圖。
如上所述，如考慮以施加于運算放大器132的同相輸入端子的電壓VC2為基準，則輸入電壓Ei與分壓電壓Eo′只是對電壓VR2的合成方向不同，而其絕對值相等。由此可知，輸入電壓Ei與分壓電壓Eo′的大小和相位的關系，可以用將輸入電壓Ei及分壓電壓Eo′作為斜邊、將電壓VR2的2倍作為底邊的等腰三角形表示，分壓電壓Eo′的振幅與輸入信號的振幅相等而與頻率無關，相移量用圖6中示出的_2表示。該相移量_2，以輸入電壓Ei為基準，隨著頻率沿時針轉動方向從0°變化到180°。
另外，移相電路130C的輸出端144連接著運算放大器132的輸出端子，所以，如假定電阻141的電阻值為R41、電阻143的電阻值為R43，則當R41和R43與電阻140的電阻值相比十分小時，在輸出電壓Eo與上述分壓電壓Eo′之間具有Eo＝(1+R41/R43)Eo′的關系。因此，通過調整R41和R43的值，可以獲得大于1的增益，而且，如圖6所示，即使頻率改變，輸出電壓Eo的振幅可以保持恒定，僅其相位移動規定量。
按照這種方式，在2個移相電路110C、130C中分別將相位移動規定量，并如圖4和圖6所示，在規定頻率下，在調諧電路1的總體中的相移量為360°。
另外，后級移相電路130C的輸出，如圖2所示，從輸出端子192作為調諧電路1的輸出取出，同時，將使該移相電路130C的輸出通過分壓電路160的信號經由反饋電阻170反饋到前級移相電路110C的輸入側。然后，將該反饋信號與通過輸入電阻174輸入的信號相加，并將該相加后的信號輸入到前級移相電路110C。
這樣，由2個移相電路110C、130C在規定頻率下產生的相移量，合計為360°，這時，通過將由2個移相電路110C、130C、分壓電路160及反饋電阻170構成的反饋回路的回路增益設定在1以下，即可進行僅使上述規定頻率分量的信號通過的調諧動作。
另外，從調諧電路1的輸出端子192取出的是輸入到分壓電路160前的移相電路130C的輸出，所以，可以保持調諧電路本身的增益，因而能在進行調諧動作的同時將信號的振幅放大。
圖7是將具有上述結構的2個移相電路110C、130C及分壓電路160整體置換成具有傳遞函數K1的電路后的電路圖，與具有傳遞函數K1的電路并聯的具有電阻R0的反饋電阻170與輸入電阻174串聯連接，該輸入電阻174的電阻值為反饋電阻170的n倍(nR0)。
圖8是根據米勒定理對圖7所示電路進行變換后的電路圖，變換后的整個系統的傳遞函數A，可以以下式表示A＝Vo/Vi＝K1/{n(1-K1)+1} ...(1)如假定由可變電阻116和電容器114構成的CR電路的時間常數為T1(如設可變電阻116的電阻值為R、電容器114的靜電電容為C，則T1＝CR)，則前級移相電路110C的傳遞函數K2為K2＝-a1(1-T1s)/(1+T1s) ...(2)式中，s＝jω，a1為移相電路110C的增益，即a1＝(1+R21/R23)＞1。
另外，如假定由電容器34和電阻36構成的CR電路的時間常數為T2(如設電容器34的靜電電容為C、電阻36的電阻值為R，則T2＝CR)，則前級移相電路110C的傳遞函數K3為K3＝a2(1-T2s)/(1+T2s)...(3)式中，a2為移相電路130C的增益，即a2＝(1+R41/R43)＞1。
如假定通過分壓電路160后信號振幅衰減到1/a1a2，則將將2個移相電路110C、130C與分壓電路160級聯連接時的總體傳遞函數K1為
K1＝-{1+(Ts)2-2Ts}/{1+(Ts)2+2Ts} ...(4)而在上述式(4)中，為簡化計算，將各移相電路的時間常數T1、T2均假定為T。如將該式(4)代入上述式(1)，可得A＝-{1+(Ts)2-2Ts}/[(2n+1){1+(Ts)2}+2Ts]＝-{1/(2n+1)}[{1+(Ts)2-2Ts}/{1+(Ts)2+2Ts/(2n+1)}]...(5)從該式(5)可知，當ω＝0(直流區域)時，A＝-1/(2n+1)，可提供最大的衰減量。而當ω＝∞時，也等于A＝-1/(2n+1)，可知也可以提供最大的衰減量。還可以看出，在ω＝1/T的調諧點(在各移相電路的時間常數不同的情況下，ω=1/(T1·T2)]]>的調諧點)上，A＝1，因而與反饋電阻170和輸入電阻174的電阻比n無關。換句話說，如圖9所示，即使n的值改變，調諧點也不會偏移、且調諧點的衰減量也不會發生變化。
而且，通過改變前級移相電路110C內的可變電阻116的電阻值，可以改變移相電路110C所包含的CR電路的時間常數，并能在一定范圍內任意改變調諧頻率ω。
可是，在上述的圖7中，當以傳遞函數K1表示的全通電路具有輸入阻抗時，由反饋電阻170與該全通電路的輸入阻抗形成分壓電路，所以包含全通電路的反饋回路的回路增益將小于傳遞函數K1的絕對值。所謂全通電路的輸入阻抗，是前級移相電路110C的輸入阻抗，也正是將由可變電阻116和電容器114構成的CR電路的串聯阻抗與運算放大器112的輸入電阻118并聯連接所形成的輸入阻抗。因此，為補償由全通電路的輸入阻抗引起的反饋回路的回路增益損失，必須將全通電路本身的增益設定在1以上。
例如，如果將移相電路110C所包含的電阻121、123的分壓電路忽略(考慮分壓比為1的情況，即上述式(2)中的a1＝1的情況)，則按照式(2)，移相電路110C必須根據輸入的頻率在從作為增益為1倍的跟隨器電路到作為增益為-1倍的反相放大器的范圍內動作，所以最好不要使電阻118與120的電阻比為1以外的值。其原因是，如假定電阻118、120的各電阻值為R18、R20，則移相電路110C作為反相放大器動作時的增益為-R20/R18，但作為跟隨器電路動作時的增益，與電阻118與電阻120的電阻比無關總是等于1，所以，當電阻118與電阻120的電阻比不是1時，在移相電路110C的整個動作范圍上，不能滿足只是輸入輸出之間的相位發生變化而輸出振幅不變的理想條件。
通過在移相電路110C的輸出側附加由電阻121和電阻123構成的分壓電路，并通過該分壓電路對運算放大器112的反相輸入端子進行反饋，就可以在將電阻118與電阻120的電阻比保持為1的情況下，將移相電路110C的增益設定在1以上。同樣，通過在移相電路130C的輸出側附加由電阻141和電阻143構成的分壓電路，并通過該分壓電路對運算放大器132的反相輸入端子進行反饋，就可以在將電阻138與電阻140的電阻比保持為1的情況下，將移相電路130C的增益設定在1以上。
另外，如從式(2)或式(3)求取圖4、圖6所示的_1(以輸入電壓Ei為基準，沿時針轉動方向，180°≤_1≤360°)、_2(以輸入電壓Ei為基準，沿時針轉動方向，0°≤_2≤180°)，則_1＝tan{2ωT1/(1-ω2T12)}...(6)_2＝tan{2ωT2/(1-ω2T22)}...(7)例如，在T1＝T2(＝T)的情況下，當ω＝1/T時，2個移相電路110C、130C的相移量合計為360°，并進行上述調諧動作，這時，_1＝270°、_2＝90°。
圖10是表示2個移相電路110C、130C的輸入輸出信號之間的相位關系的圖，表示出當輸入到前級移相電路110C的信號頻率與調諧頻率相等、且各移相電路的時間常數T1、T2相等時的例。
如圖10(A)所示，前級移相電路110C的輸出信號S2，以輸入信號S1為基準沿時針轉動方向移動_1＝270°的相位。而后級移相電路130C的輸出信號S3，以輸入信號S2為基準沿時針轉動方向移動_2＝90°的相位。因此，在將2個移相電路110C、130C級聯連接時，如圖10(C)所示，作為總體移動360°的相位。
然而，當所設定的調諧頻率高于輸入到前級移相電路110C的信號頻率時，將上述的_1、_2相加后的結果不是360°。
圖11是表示調諧頻率高于輸入到前級移相電路110C的信號頻率時各移相電路的輸入輸出信號之間的關系的圖。另外，在圖11和后文所述的圖12中，與上述圖10的情況一樣，作為一例示出各移相電路的時間常數T1、T2相等時的情況。
當調諧頻率高于輸入到前級移相電路110C的信號頻率時，即當所輸入的信號頻率比調諧頻率低時，從圖4和圖6可以清楚地看出，在這種情況下，前級移相電路110C的相移量_1小于270°，后級移相電路130C的相移量_2小于90°。因此，如將_1和φ2分別示于圖11(A)、圖11(B)，則將2個移相電路110C、130C級聯連接時，如圖11(C)所示，總相移量小于360°。
但是，在上述情況下，為使調諧頻率接近于實際輸入的信號頻率，只須將上述_1增大即可，具體地說，可以加大圖2所示的可變電阻116的兩端電壓VR1。例如，如以n溝道型FET形成可變電阻116時，則降低柵電壓以加大溝道電阻即可。
另外，當調諧頻率低于輸入到前級移相電路110C的信號頻率時，將上述_1、_2相加后的結果也不是360°。
圖12是表示調諧頻率低于輸入到前級移相電路110C的信號頻率時各移相電路的輸入輸出信號之間的相位關系的圖。
當調諧頻率低于輸入到前級移相電路110C的信號頻率時，即當所輸入的信號頻率比調諧頻率高時，從圖4和圖6可以清楚地看出，在這種情況下，前級移相電路110C的相移量_1大于270°，后級移相電路130C的相移量_2大于90°。因此，如將_1和φ2分別示于圖12(A)、圖12(B)，則將2個移相電路110C、130C級聯連接時，如圖12(C)所示，總相移量大于360°。
但是，在上述情況下，為使調諧頻率接近于實際輸入的信號頻率，只須將上述_1的絕對值減小即可，具體地說，可以減小圖2所示的可變電阻116的兩端電壓VR1。例如，如以n溝道型FET形成可變電阻116時，則提高柵電壓以減小溝道電阻即可。
如上所述，在上述調諧電路1中，由于將移相電路110C內的電阻118與電阻120的電阻值設定為相同值并同時將移相電路130C內的電阻138與電阻140的電阻值設定為相同值，所以能夠防止改變調諧頻率時的振幅變化，從而可以獲得振幅基本恒定的調諧輸出。
特別是，通過抑制調諧輸出的振幅變化，可以加大上述的電阻比n，因而能增大調諧電路1的Q值。即，如果回路增益與頻率具有依賴關系，則在增益低的頻率下，即使加大電阻比n，Q值也不會增加，在增益高的頻率下，回路增益如超過1則有時會發生振蕩。因此，在振幅變化大的情況下，為防止發生上述的振蕩，不能將電阻比n設定為太大的值，因而調諧電路的Q值也減小。另一方面，在圖2所示的調諧電路1中，由于在移相電路110C、130C中連接了分壓電路，所以，即使將電阻比n設定得較大，調諧電路1的調諧輸出也不會發生振幅變化。因此，在圖2所示的調諧電路1中，可以加大電阻比n，從而增大Q值。
另外，通過將經分壓電路160衰減后的信號用作反饋信號，同時將輸入分壓電路160前的信號作為調諧電路1的輸出取出，可以進行從輸入信號中僅抽出規定頻率分量的調諧動作，同時對該所抽出的信號進行規定的放大。
在上述圖2所示的調諧電路1中，還可以將與調諧電路1所包含的各移相電路內的運算放大器112或132的輸出端連接的分壓電路中的任何一個分壓電路省略，或將其分壓比設定為1。例如，可以將移相電路110C內的分壓電路省略而將運算放大器112的輸出端子直接與電阻120的一端連接。
這樣，如將級聯連接的2個移相電路之一內的分壓電路省略而將增益設定為1，則通過將另一移相電路110C的增益設定為大于1的值，即可進行與圖2所示調諧電路1同樣的調諧動作。
另外，在不需要放大工作的情況下，也可以將移相電路130C的后級的分壓電路160省略，并將移相電路130C的輸出直接反饋到前級側。或者，使分壓電路160內的電阻162的電阻值為極小的值，從而將分壓比設定為1。
以下，對在圖1中示出的頻率控制電路2進行詳細說明。圖13是表示頻率控制電路2的結構的電路圖，分別示出同步整流電路3、脈沖變換電路5、極性判別電路6及電壓合成電路7的詳細結構。
圖13所示的同步整流電路3，在結構上包含模擬開關(AS)30、電壓比較器32、電平移動裝置(LS)34。
在電壓比較器32的一個輸入端(例如反相輸入端子)上輸入調諧電路1的輸出信號，另一輸入端(例如同相輸入端子)接地。電壓比較器32的輸出，當調諧電路1的輸出信號的電位大于0V時變為L電平(例如0V)，反之，當調諧電路1的輸出信號的電位在0V以下時變為H電平(例如規定的正電壓)。除上述的輸出端外，電壓比較器32還備有一個輸出邏輯反轉后的信號的反相輸出端，該反相輸出端連接于后文所述的極性判別電路6。
電平移動裝置34，在對從電壓比較器32輸出的信號進行極性反轉的同時，進行電平移動，并將具有正極性和負極性的電壓電平的矩形波作為參照信號輸出。
模擬開關30與從電平移動裝置34輸出的參照信號同步動作，在規定的定時使與參照信號并行輸入的調諧電路1的輸入信號通過或將其切斷。例如，模擬開關30，在參照信號的矩形波處在正極性的電壓電平時使輸入信號通過，而處在負極性的電壓電平時將輸入信號切斷。
另外，圖13所示的同步整流電路3，在電壓比較器32與模擬開關30之間還插入著一個電平移動裝置34，但也可以將電平移動裝置34省略而將電壓比較器32的輸出直接作為參照信號使模擬開關30動作。
這樣，同步整流電路3與調諧電路1的輸出信號同步地對調諧電路1的輸入信號進行同步整流。例如，當調諧電路1的輸入信號頻率與調諧電路1的調諧頻率一致時，從同步整流電路3輸出只有輸入信號的正極性側的半波整流波形信號，作為同步整流輸出。
圖13所示的脈沖變換電路5在結構上包含電壓比較器50、及由電阻52、54構成的分壓電路。
在電壓比較器50的一個輸入端(例如同相輸入端子)上輸入同步整流電路3內的模擬開關30的輸出信號，在另一輸入端(例如反相輸入端子)上輸入分壓電路的分壓輸出。然后，電壓比較器50將兩個輸入端上的電壓進行比較，并輸出其比較結果。構成分壓電路的電阻52的一端接地，電阻54的一端與負電源VSS連接。此外，將電阻54的電阻值設定為比電阻52的電阻值大的值(例如大100倍左右)，從而將電壓比較器50的反相輸入端子的電壓設定為比0V低一些的電平。
上述的同步整流電路3，生成與參照信號極性相同的分量和極性相反的分量。該極性相反的分量表示調諧電路1的相位偏差，脈沖變換電路5內部的電壓比較器50輸出其脈沖寬度與該相位偏差成比例的脈沖串。具體地說，電壓比較器50輸出極性彼此不同的兩種脈沖串，一個脈沖串輸入到電壓合成電路7，另一個脈沖串輸入到極性判別電路6。
如上所述，當輸入到調諧電路1的信號頻率與調諧頻率一致時，作為同步整流輸出可以得到完全的半波整流波形，所以其電壓電平總是為正極性或0V。而當輸入信號頻率與調諧頻率不一致時，在與其相位偏差對應的時刻在同步整流輸出中生成具有負極性的電壓分量。因此，當調諧頻率與輸入信號的頻率存在偏差因而產生該負極性部分時，在與該負極性部分的發生時刻相同的時刻，脈沖變換電路5內的電壓比較器50的輸出變成L電平。
圖13所示的極性判別電路6，在結構上包含2個反相電路60、61及2個D型觸發器62、63。
在本實施形態中，由2個反相電路60、61構成延遲電路，在使脈沖變換電路5內的電壓比較器50的輸出通過級聯連接的2個反相電路60、61之后，輸入到觸發器62、63的各時鐘端子。
在極性判別電路6內的D型觸發器62的D輸入端子上輸入與同步整流電路3的參照信號時序相同而只是電平不同的信號。輸入到該D輸入端子的信號，與從脈沖變換電路5輸出的脈沖串的上升同步地被鎖存，并輸入到下一級的D型觸發器63的D輸入端子上。因此，下一級的D型觸發器63，根據從脈沖變換電路5內的電壓比較器50輸出的脈沖串，輸出表示相位方向的H或L電平的電壓。
圖13所示的電壓合成電路7，在結構上包含2個三態緩沖器700、702、差動放大器、及可變偏置電路，差動放大器包含運算放大器704，可變偏值電路包含著可變電阻706。
其中一個三態緩沖器700的輸入端與脈沖變換電路5內的電壓比較器50的反相輸出端連接，其輸出端通過電阻710連接于差動放大器的反相輸入端子。該三態緩沖器700根據從極性判別電路6內的后級觸發器63的輸出端子Q輸出的信號的邏輯進行動作，例如，當該信號的邏輯為H時，將所輸入的信號按原狀態輸出，反之，當該信號的邏輯為L時，使輸出端變成高阻抗狀態。
同樣，另一個三態緩沖器702的輸入端與脈沖變換電路5內的電壓比較器50的反相輸出端連接，其輸出端通過電阻708連接于差動放大器的同相輸入端子。該三態緩沖器702根據從極性判別電路6內的后級觸發器63的反相輸出端子輸出的信號的邏輯進行動作，例如，當該信號的邏輯為H時，將所輸入的信號按原狀態輸出，反之，當該信號的邏輯為L時，使輸出端變成高阻抗狀態。
差動放大器在差動輸入端子上分別輸入上述2個三態緩沖器700、702的各個輸出，以規定的放大倍數將其差分放大，同時進行規定的濾波動作以將高頻分量除去，并生成控制電壓。
該差動放大器，具體地說，除運算放大器704外，在結構上還包含插接在運算放大器704的反相輸入端子與輸出端子之間的反饋電阻712和與該反饋電阻712并聯連接的電容器714；插接在運算放大器704的同相輸入端子與地之間的電阻716和與該電阻716并聯連接的電容器718，用于對從三態緩沖器702輸出的信號電壓電平進行分壓，從而在運算放大器704的兩個輸入之間進行調整；及插接在運算放大器704的反相輸入端子與地之間的電容器720。
另外，2個固定端子與正電源Vdd及負電源Vss連接的可變電阻706的可動端子，通過電阻722與運算放大器704的反相輸入端子連接。因此，通過由該可變電阻706形成的偏置電路，在運算放大器704的輸出端設定規定的偏置電壓。而當將該可變電阻706在半導體襯底上實際形成時，可以利用FET等有源元件形成。
當調諧電路1的調諧頻率與輸入信號頻率一致時(即無誤差時)，該偏置電路用于設定應在調諧電路1的一個移相電路110C所包含的可變電阻116的柵極上施加的電壓。
本實施形態的頻率控制電路2具有上述的詳細結構，以下分不同情況說明其詳細動作。
圖14是表示調諧電路1的調諧頻率高于輸入到調諧電路1的信號頻率時的時間圖，示出頻率控制電路2內各構成部分的輸入輸出時序。該圖(A)～(N)與在圖13電路圖中給出的符號A～N相對應。另外，在該圖(I)～(N)中包含的斜線區域對應于不確定部分，其狀態實際上按照在該圖所示各構成部分的輸入輸出波形之前的時刻輸入輸出的波形狀態決定。
當調諧頻率高于調諧電路1的輸入信號頻率時，如圖11(C)所示，2個移相電路110C、130C的總相移量小于360°，所以如在某個時刻觀察調諧電路1的輸入輸出2個信號，則可以得到如圖14(A)、(B)所示的相位關系。
同步整流電路3內的電壓比較器32，當調諧電路1的輸出信號電壓電平低于0V時輸出H電平信號，當高于0V時輸出L電平信號。因此，如圖14(C)所示從電壓比較器32輸出具有與調諧輸出相同的頻率和相位、且當調諧輸出的電壓電平具有正極性時為L電平、相反當調諧輸出的電壓電平具有負極性時為H電平的矩形波。
電壓比較器32，除上述輸出外，還從反相輸出端子輸出其邏輯反轉后的信號，其波形示于圖14(D)。
電平移動裝置34對圖14(C)所示的電壓比較器32的輸出進行邏輯反轉，并如圖14(E)所示，輸出具有絕對值相等的正極性和負極性電壓狀態的矩形波。
模擬開關30，根據從該電平移動裝置34輸出的矩形波的電壓電平進行開關的通斷動作。當調諧電路1的調諧頻率高于輸入信號頻率時，如圖14(F)所示，從模擬開關30輸出在前端與完全的半波整流波形稍有偏差的波形、即在比取出調諧輸出的上半部分起的時刻稍微提前的時刻取出的波形。
電壓比較器50，輸出僅當該模擬開關30的輸出電壓電平低于0V時為L電平、除此之外為H電平的脈沖串。因此，當從模擬開關30輸出的同步整流輸出在前端與半波整流波形稍有偏差時，如圖14(G)所示，在與該前端偏差對應的時間內，電壓比較器50的輸出變為L電平。
電壓比較器50，除上述輸出外，還從反相輸出端子輸出其邏輯反轉后的信號，其波形示于圖14(H)。
極性判別電路6內的前級觸發器62，在電壓比較器50的輸出從L電平上升為H電平的時刻(準確地說，是使電壓比較器50的輸出通過2個反相電路60、61后的信號上升的時刻)，取入并保持從同步整流電路3內的電壓比較器32的反相輸出端子輸出的信號邏輯。如圖14(G)和(D)所示，當從電壓比較器50輸出的信號上升時，從電壓比較器32的反相輸出端子輸出的信號變為H電平，所以，如圖14(I)所示，由前級的觸發器62保持該邏輯H。
另外，后級的觸發器63，在電壓比較器50的下一個輸出從L電平上升為H電平的時刻，取入并保持前級觸發器62的輸出，并如圖14(J)所示，從輸出端子Q輸出邏輯H信號。另外，如圖14(K)所示，還從觸發器63的反相輸出端子輸出將該邏輯H反轉后的邏輯L信號。
這樣，當調諧頻率高于調諧電路1的輸入信號頻率時，從后級的觸發器63的輸出端子Q輸出邏輯H信號，并從反相輸出端子輸出邏輯L信號。因此，如著眼于電壓合成電路7內的2個三態緩沖器700、702的動作，則在控制端子上輸入邏輯L信號的三態緩沖器702的輸出端變成高阻抗狀態，只有在控制端子上輸入邏輯H信號的三態緩沖器700，如圖14(L)所示，作為緩沖器而動作。
另外，由于三態緩沖器702的輸出端通過電阻708和716接地，所以其輸出端的電位，如圖14(M)所示變為0V。
可是，三態緩沖器700，其輸入端與電壓比較器50的反相輸出端連接，其輸出端子通過電阻710與運算放大器704的反相輸入端子連接著。因此，當在控制端子上輸入邏輯H信號并且三態緩沖器700具有只作為緩沖器的功能時，從電壓比較器50的反相端子輸出的信號通過電阻710輸入到運算放大器704的反相輸入端子。
當按上述方式在運算放大器704的反相輸入端子上輸入正極性脈沖時，對應于該脈沖輸入，運算放大器704的輸出端子的電壓降低。但因實際上在運算放大器704的反相輸入端子與地之間連接電容器720、在運算放大器704的輸出端子與反相輸入端子之間連接著電容器714并對輸出電壓進行濾波，所以，如圖14(N)所示，包含運算放大器704的差動放大器，使僅與通過三態緩沖器700輸入的信號脈沖寬度對應的輸出電壓、即控制電壓平緩地降低。
按照這種方式，反饋到調諧電路1的控制電壓降低，并使調諧電路1的調諧頻率向低頻方向變化。反復進行這種控制，直到將調諧電路1的輸入信號頻率與調諧頻率之間的偏差消除為止，經過規定時間后，調諧頻率與輸入信號的頻率一致。
圖15是表示調諧電路1的調諧頻率低于輸入到調諧電路1的信號頻率時的時間圖，示出頻率控制電路2內的各構成部分的輸入輸出時序。與圖14一樣，圖15(A)～(N)與在圖13電路圖中給出的符號A～N相對應。
當調諧頻率低于調諧電路1的輸入信號頻率時，如圖12(C)所示，2個移相電路110C、130C的總相移量大于360°，所以如在某個時刻觀察調諧電路1的輸入輸出2個信號，則可以得到如圖15(A)、(B)所示的相位關系。
從同步整流電路3內的電壓比較器32輸出與調諧電路1的調諧輸出同步的信號(圖15(C))，在電平移動裝置34中，對該信號進行反相放大，同時進行規定的電平移動(圖15(E))。模擬開關30，僅當電平移動裝置34的輸出信號的電壓電平為正極性時使調諧電路1的輸入信號通過，所以變成如圖5(F)所示的輸出波形。
因此，從脈沖變換電路5內的電壓比較器50輸出在圖15(F)所示的輸出波形中電壓電平變為負極性的時間內為0V、而在除此以外的時間內具有規定正電壓的脈沖串(圖15(G))。
同時，極性判別電路6內的觸發器62，與該脈沖串的上升同步地取入并保存從同步整流電路3內的電壓比較器32的反相輸出端子輸出的信號(圖15(D))，但因上述矩形波的上升時刻與圖15(D)所示的電壓比較器32的輸出上升時刻大致在同一時刻，所以，在該狀態下，有可能在觸發器62的輸入數據確定之前進行數據的取入。反相電路60、61是為避免這種不適當的情況而插入的延遲電路，通過將數據的取入時間延遲規定的時間，即可防止在輸入數據確定之前取入數據。
在圖13所示的結構中，采用2個反相電路60、61構成延遲電路，但還可以考慮采用4個以上的反相電路或不進行邏輯反轉的多個緩沖器等各種實現延遲電路的方法。
按照上述方式，極性判別電路6內的2個觸發器62、63分別取入從同步整流電路3內的電壓比較器32的反相輸出端子輸出的信號的0V部分(相當于邏輯L)，所以，從后級的觸發器63的輸出端子Q及其反相輸出端子分別輸出如圖15(J)、(K)所示的邏輯L和邏輯H信號。
該觸發器63的各輸出信號，如與圖14所示的情況、即與調諧頻率高于輸入信號的頻率的情況相比，則具有相反的邏輯狀態，并只是電壓合成電路7內的三態緩沖器702作為緩沖器而動作(圖15(L)、(M))。因此，在結構上包含運算放大器704的差動放大器的同相輸入端子上輸入具有規定脈沖寬度的正極性脈沖，從該差動放大器向調諧電路1輸出的控制電壓平緩地上升(圖15(N))，并使調諧電路1的調諧頻率向高頻方向變化。反復進行這種控制，直到在調諧電路1的輸入信號頻率與調諧頻率之間不存在偏差為止，經過規定時間后，調諧頻率與輸入信號的頻率一致。
這樣，如按照本實施形態的調諧機構，則通過進行控制使調諧電路1的輸入輸出信號之間不存在相位差，即可使調諧頻率始終跟蹤輸入信號的頻率并與其一致。因此，例如在超外差式的接收機中使用時，可以很容易地使調諧頻率與所輸入的廣播波等的載波頻串一致。
另外，實現本實施形態的調諧機構的調諧電路1及頻率控制電路2，由觸發器等各種數字電路以及運算放大器、電容器、電阻構成，由于每種元件都可以在半導體襯底上形成，所以調諧機構整體或包含調諧機構及其外圍電路的整體可以在半導體襯底上集成。
特別是，在對調諧機構整體進行集成時，應考慮到在制成的每塊芯片上的電路參數將會產生大的離散偏差，因而頻率特性不是固定的，但即使在這種情況下如采用本實施形態的調諧機構，則因能改變調諧電路1的調諧頻率，使其跟蹤具有規定頻率的輸入信號，所以，調諧特性的離散偏差不影響實際的調諧特性，因而能夠實現始終穩定的特性。
另外，在對調諧機構整體進行集成時，還應考慮到電阻等各種元件參數隨使用時的溫度變化而變化，但因在本實施形態的調諧控制方式中可以進行始終與輸入信號的頻率一致的控制，所以，即使在各種元件參數發生變化的情況下，也可以進行適當的反饋，抑制調諧頻率的變化。
本實施形態的調諧機構，還可以將調諧電路1的輸出信號(調諧輸出)作為參照信號，由同步整流電路3進行與輸入信號對應的同步整流，并根據該同步整流信號生成脈沖寬度與輸入輸出信號間的相位差對應的信號，一旦對脈沖進行變換和處理后，就可以消除輸入信號的振幅變化等的影響，因而可以進行不易受外部因素影響的穩定的調諧控制。
另外，在結構上使極性判別電路6包含2個觸發器62、63，從而在例如調諧頻率與輸入信號頻率大致相等并交替地輸出圖14(G)和圖15(G)所示的脈沖的情況下，仍可以由電壓合成電路7正確地進行電壓相加運算。即，前級觸發器62，與圖14(G)或圖15(G)所示的信號的上升同步地將圖14(D)或圖15(D)所示的電壓比較器32的反相輸出鎖存，并將鎖存的數據在輸出下一個圖14(G)或圖15(G)所示脈沖的時刻反映到控制電壓。因此，在交替地輸出圖14(G)和圖15(G)所示的脈沖的情況下，當輸出一種脈沖時，就會將與另一種脈沖相當的電壓反映到控制電壓，因而不能將與相位差對應的脈沖寬度正確地反映到控制電壓。可是，在將2個(或2個以上的偶數個)觸發器62、63級聯連接的情況下，向控制電壓的反映被延遲一個周期的這種不適當的情況就不存在了。
以下，說明將上述的本實施形態的調諧機構應用于AM接收機的情況。由于在本實施形態的頻率控制電路2中包含著同步整流電路3，所以，可以將其同步整流輸出作為只能通過低通濾波器的AM檢波信號使用。
圖16是是表示兼作AM檢波的調諧機構的結構的圖。在該圖中示出的結構，將圖1所示的頻率控制電路2內的同步整流電路3的輸出分出一路，并使分路后的信號通過低通濾波器(LPF)8，作為AM檢波信號取出。
與某個參照信號同步地對輸入信號進行切換的這樣的操作，一般可以說，是與將參照信號和輸入信號混頻的操作等效的。這里，作為輸入信號考慮頻率彼此接近的第1和第2信號，并假定第1信號的頻率為f1、第2信號的頻率為f2＝(f1+Δf)。另外，假定參照信號的頻率為fr。
當采用這種參照信號對輸入信號進行同步整流時，相當于對可以用三角函數表示的各信號進行乘法運算，所以，作為結果生成輸入信號頻率f1和f2與參照信號頻率fr之和或差的分量。因此，通過將輸入信號中的第1信號與參照信號相乘，可顯現出f1+fr、f1-fr的各頻率分量，將輸入信號中的第2信號與參照信號相乘，可顯現出f1+Δf+fr、f1+Δf-fr的各頻率分量。
當參照信號的頻率fr與第1信號的頻率f1一致時，通過將第1信號與參照信號相乘，可顯現出2f1、0的頻率分量，通過將第2信號與參照信號相乘，可顯現出2f+Δf、Δf的頻率分量。因此，作為同步整流輸出，可顯現出2f+Δf、2f1、Δf、0的各頻率分量。這里，頻率為「0」的分量，就是直流分量，實際上在該直流分量中含有調制信號，所以通過將該直流分量與除其以外的交流分量(2f+Δf、2f1、Δf)分離并僅取出直流分量，即可同時進行利用同步整流的檢波及調諧分離。
當考慮國內的AM廣播時，因上述的Δf為9kHz，所以，通過利用能將該9kHz以上的頻率分量除去的低通濾波器，就可以只將所需的與參照信號同頻率的廣播波取出。
圖17是表示圖16所示頻率控制電路2的詳細結構的電路圖。構成頻率控制電路2的同步整流電路3、脈沖變換電路5、極性判別電路6、電壓合成電路7的各詳細結構，與圖13所示各電路的詳細結構相同，其特征是將同步整流電路3所包含的模擬開關30的輸出輸入到脈沖變換電路5內的電壓比較器50，同時向外部取出。
如上所述，從設在頻率控制電路2內的同步整流電路3后級的低通濾波器8輸出的信號，本身就是AM檢波信號，所以，在將本實施形態的調諧機構應用于AM接收機時，只用原來的調諧機構即可，不需要在調諧機構的后級另外設置AM檢波電路，因而能使電路簡化。
另外，在本實施形態中使用的調諧電路1，象以圖2所示的詳細結構所說明的那樣，在理論上信號振幅不衰減，即使在調諧頻率變化的情況下，也始終能夠得到振幅恒定的輸出信號。但是，實際上，在組裝調諧電路1時，或如進行仿真實驗則輸出振幅因調諧頻率的變化而有若干變化時，在某些情況下，將由于構成可變電阻116的FET的種類或振幅可變等而在輸出信號中產生畸變。可是，如圖16和圖17所示，由于對調諧電路1的輸入信號進行同步整流，所以不會因通過調諧電路而產生使振幅變化或發生畸變等而受到影響，因而能取出SN比良好的AM檢波信號。
另外，由于將同步整流輸出用于AM檢波，所以，能夠消除采用例如二極管進行AM檢波時的正向電壓以下的不靈敏區，因而可以進行線性良好的AM接收。尤其是，在將包含AM檢波電路的整個調諧機構在半導體襯底上進行集成時，由于不能使用正向電壓低的鍺二極管等而只能使用正向電壓高的硅二極管，所以，必須采用不使用二極管的檢波方式，因而將上述同步整流輸出兼作AM檢波信號使用的方法具有很多優點。
在圖16和圖17中，將在頻率控制電路2的控制中所必需的同步整流輸出分路后用于AM檢波信號，但當然也可以象在現有的接收機中進行的那樣，在調諧電路1的后級連接采用了同步整流的AM檢波電路、或在調諧電路1的后級連接采用其他檢波方式的AM檢波電路，以取得AM檢波信號。。
圖18是表示采用了圖16所示調諧機構的AM接收機結構的圖。
圖18所示的AM接收機，在結構上包含圖16和圖17所示的調諧電路1和頻率控制電路2以及低通濾波器8、高頻放大電路10、低頻放大電路12、揚聲器14及天線16。
高頻放大電路10對由天線16接收的AM波進行高頻放大并輸入到調諧電路1。如上所述，調諧電路1由頻率控制電路2控制調諧頻率，使該調諧頻率與所輸入的AM波具有的頻率一致。
頻率控制電路2檢測出調諧電路1的輸入輸出信號的相位差，將其作為誤差信號，并進行控制以消除該相位差，所以，必須對電壓合成電路7內的構成偏置電路的可變電阻706進行預先調整，以便將調諧電路1的調諧頻率設定為接近想要接收的AM波的頻率。
低頻放大電路12對從低通濾波器8輸出的信號(AM檢波信號)進行低頻放大，并從揚聲器14輸出聲音。也可以不采用揚聲器14，而由耳機等變換成聲音。
另外，圖18所示的AM接收機，在從天線16起的輸入部分中不采用由可變電容器與磁棒天線構成的LC電路，而是由調諧電路1直接抽出所需頻率的AM波，所以使輸入部分的設計變得容易進行。因此，可以用短棒形或軟線狀的導電性材料構成天線16，并能對AM波進行高效率的接收。具體地說，采用在汽車收音機中使用的拉桿天線形成天線16，或僅用耳機的導線部分作為天線16，都能以良好的靈敏度接收所需要的AM波，因而可以不采用在以往不可缺少的棒形天線。
另外，由于不使用棒形天線也不存在問題，所以使包括調諧電路1、頻率控制電路2及高頻放大電路10等的AM接收機的幾乎全部構成電路都可以在半導體襯底上進行集成，也可以將構成電路在一片芯片上形成。
以下，說明將上述的本實施形態的調諧機構應用于FM接收機的情況。本實施形態的頻率控制電路2，在調諧電路1的輸入信號頻率改變時，可以跟蹤該頻率變化而改變反饋到調諧電路1的控制電壓。因此，在原理上可以在該控制電壓內包含與調諧電路1的輸入信號頻率變化、即FM波的調制信號相同的頻率分量，并將其用作FM檢波信號。
圖19是表示兼作FM檢波的調諧機構的結構的圖。在該圖中示出的結構，將圖1所示的控制信號生成電路4內的電壓合成電路7置換成電壓合成電路7A，并與從該電壓合成電路7A向調諧電路1反饋的控制電壓并行地取出FM檢波信號。
圖20是表示圖19所示頻率控制電路2的詳細結構的電路圖。構成頻率控制電路2的同步整流電路3、脈沖變換電路5、及極性判別電路6的各詳細結構，與圖13所示各電路的詳細結構相同，電壓合成電路7A的結構與圖13所示的電壓合成電路7有若干不同。
電壓合成電路7A，在包含2個三態緩沖器700、702及連接在其后級的包括運算放大器704的差動放大器這一點上、以及在可以通過控制可變電阻706的電阻值而任意改變從電壓合成電路7A施加于調諧電路1的控制電壓的偏置電壓這一點上，與圖13所示的電壓合成電路7相同。
而除了上述結構外，電壓合成電路7A在2個三態緩沖器700、702的后級還具有結構與上述第1差動放大器基本相同的第2差動放大器。
具體地說，該第2差動放大器，在結構上包含運算放大器724、插接在運算放大器724的反相輸入端子與輸出端子之間的反饋電阻732和與該反饋電阻732并聯連接的電容器734、插接在運算放大器724的同相輸入端子與地之間用于通過對從三態緩沖器702經電阻728輸入的信號電壓電平進行分壓而在運算放大器724的兩個輸入之間進行調整的電阻736和與該電阻736并聯連接的電容器738、及連接在通過電阻730從三態緩沖器700輸入信號的運算放大器724的反相輸入端子與地之間的電容器740。
這樣，第2差動放大器具有與第1差動放大器相同的結構。但是，第1差動放大器連接著由可變電阻706構成的偏置電路，該偏置電路用于設定在調諧電路1的移相電路110C所包含的可變電阻116的柵極上施加的偏置電壓，因該電路與FM檢波動作沒有直接關系，所以第2差動放大器沒有連接該電路。
另外，在第1差動放大器中，通過調整與反饋電阻712并聯連接的電容器714等的靜電電容而對出現在運算放大器704的輸出端的電壓進行濾波，以便得到變化平穩的控制電壓，但在第2差動放大器中，通過調整與反饋電阻732并聯連接的電容器734、738或740的靜電電容而從出現在運算放大器724的輸出端的電壓中除去約20kHZ以上的高頻分量。因此能從第二差動放大器中取出約20kHz以下的頻率分量即可以取出FM聲等FM檢波信號。
作為包含圖20所示調諧機構的FM接收機的總體結構，可以原封不動地采用圖18所示的接收機的大部分結構(去掉低通濾波器8)。即，由高頻放大電路10對由天線16接收的FM波進行高頻放大，然后輸入到調諧電路1。由調諧電路1通過頻率控制電路2的控制，僅抽出具有所需頻率的FM波(載波)，并從進行該控制的頻率控制電路2輸出FM檢波信號。該FM檢波信號由低頻放大電路12放大后，從揚聲器14輸出。當考慮將字符等各種數據作為FM調制信號時，只須將低頻放大電路12的后級置換成數據處理電路即可。
另外，與AM接收機時一樣，圖20所示的頻率控制電路2檢測出調諧電路1的輸入輸出信號的相位差，將其作為誤差信號，并進行控制以消除該相位差，所以，必須對電壓合成電路7A內的構成偏置電路的可變電阻706進行預先調整，以便將調諧電路1的調諧頻率設定為接近想要接收的FM波的頻率。
這樣，通過調整頻率控制電路2內的電壓合成電路7的差動放大器所包含的濾波電路的時間常數，可以很容易地從輸入到調諧電路1的進行FM調制的信號中只取出FM調制信號，因而在將圖20所示的調諧機構應用于FM接收機時，只用原來的調諧機構即可，不需要在調諧機構的后級另外設置FM檢波電路。因而能使電路簡化。
另外，在現有的FM接收機中，在調諧機構與FM檢波電路之間設有用于在將振幅變化的影響消除后進行FM檢波的限幅電路，但在圖20所示的調諧機構中，由于采用頻率控制電路2內的脈沖變換電路5變換成與相位變化量對應的脈沖寬度，所以不受振幅變化的影響，因而也不需要以往不可缺少的限幅電路。
圖19和圖20說明了從頻率控制電路2內的電壓合成電路7A取出FM檢波信號的情況，但當然也可以象在現有的接收機中進行的那樣，在調諧電路1的后級連接限幅電路及采用了各種檢波方式的FM檢波電路，以取得FM檢波信號。
以下，說明圖1所示頻率控制電路2的其他結構例。在圖13中示出詳細結構的頻率控制電路2內的電壓合成電路7，采用三態緩沖器，但也可以采用其他的元件。
圖21是表示頻率控制電路的另一結構例的詳細電路圖，具有將圖13中示出的電壓合成電路7置換成電壓合成電路7B的結構。圖21所示的電壓合成電路7B，在結構上包括將在2個輸入端上輸入的信號反相并求其邏輯積的二個帶反相器的“或非”門744、746、在內部包含運算放大器704的差動放大器、及在內部包含可變電阻706的偏置電路。
如將圖21所示的電壓合成電路7B與圖13所示的電壓合成電路7進行比較，則除2個“或非”門744、746外，差動放大器及偏置電路的結構與圖13所示的電壓合成電路7所包含的差動放大器及偏置電路的結構相同，不同點在于，將圖13中示出的三態緩沖器700、702置換成“或非”門744、746，同時對其輸入輸出的接線作了變更。
一個“或非”門744，其一個輸入端與極性判別電路6內后級的反相電路61的輸出端連接，另一個輸入端與該極性判別電路6內后級的觸發器63的反相輸出端子連接。另一個“或非”門746，其一個輸入端，與上述“或非”門744一樣，與反相電路61的輸出端連接，另一個輸入端與上述觸發器63的輸出端子Q連接。
圖22是表示調諧電路1的調諧頻率高于輸入到圖21所示調諧電路1的信號頻率時的時間圖，分別表示出構成頻率控制電路的同步整流電路3、脈沖變換電路5、極性判別電路6、電壓合成電路7B的輸入輸出時序。圖22(A)～(M)與在圖21電路圖中給出的符號A～M相對應。
另外，圖22(A)～(J)，除圖14(H)外，與圖14(A)～(K)相同，以下，主要著眼于2個“或非”門744、746的動作進行說明。
當調諧電路1的輸入信號頻率高于調諧頻率時，如圖22(I)、(J)所示，極性判別電路6的后級觸發器63，分別從輸出端子Q輸出邏輯H信號、從反相輸出端子輸出邏輯L信號。
因此，只有輸入邏輯L信號的“或非”門744，將具有與圖22(G)大致相同波形的反相電路61的輸出信號的邏輯狀態反轉，并輸出圖22(K)所示的信號。而輸入邏輯H信號的“或非”門746，如圖22(L)所示，不論反相電路61的輸出信號為何種邏輯狀態，始終輸出具有邏輯L狀態的信號。
這樣，只從一個“或非”門744輸出正極性的脈沖，并通過電阻710輸入到運算放大器704的反相輸入端子。因此，如圖22(M)所示，包含運算放大器704的差動放大器只使與從“或非”門744輸入的信號的脈沖寬度對應的電壓、即控制電壓平穩地降低。按照這種方式，反饋到調諧電路1的控制電壓降低，并使調諧電路1的調諧頻率向低頻方向變化。
圖23是表示調諧電路1的調諧頻率低于輸入到圖21所示調諧電路的信號頻率時的時間圖，圖23(A)～(M)與在圖21電路圖中給出的符號A～M相對應。
如圖23(I)、(J)所示，與調諧頻率高時相反，極性判別電路6的后級觸發器63，分別從輸出端子Q輸出邏輯L信號、從反相輸出端子輸出邏輯H信號。
因此，只有輸入邏輯L信號的“或非”門746，將具有與圖23(G)大致相同波形的反相電路61的輸出信號的邏輯狀態反轉，并輸出圖23(L)所示的信號。而輸入邏輯H信號的“或非”門744，如圖23(K)所示，不論反相電路61的輸出信號為何種邏輯狀態，始終輸出具有邏輯L狀態的信號。
這樣，只從一個“或非”門746輸出正極性的脈沖，并通過電阻708輸入到運算放大器704的同相輸入端子。因此，如圖23(M)所示，包含運算放大器704的差動放大器只使與從“或非”門746輸入的信號的脈沖寬度對應的電壓、即控制電壓平穩地上升。按照這種方式，反饋到調諧電路1的控制電壓升高，并使調諧電路1的調諧頻率向高頻方向變化。
如上所述，如按照圖21所示的調諧機構，則當調諧電路1的輸入信號頻率與調諧頻率之間存在偏差時，產生使該偏差減小的控制電壓并進行控制，從而可以使調諧頻率始終跟蹤輸入信號的頻率并與其一致。
另外，圖21所示的調諧機構，與圖13所示的調諧機構一樣，由于各構成元件都可以在半導體襯底上形成，所以調諧機構整體或包含調諧機構及其外圍電路的整體可以在半導體襯底上集成。特別是，在對調諧機構整體進行集成時，即使各種元件參數發生變化，也能進行適當的反饋，從而達到穩定的調諧頻率。此外，上述調諧機構，還可以消除輸入信號的振幅變化等的影響，因而可以進行不易受外部因素影響的穩定的調諧控制。
圖21所示調諧機構的基本動作，與圖13所示的調諧機構相同，當考慮AM波作為調諧電路1的輸入時，如圖16所示，可以使同步整流電路3的輸出通過低通濾波器8，從而取出AM檢波信號并構成AM接收機。
同樣，當考慮FM波作為調諧電路1的輸入時，如圖19所示，可以從電壓合成電路取出FM檢波信號并構成FM接收機。在這種情況下，在圖21所示的電壓合成電路7B中，在2個“或非”門744、746的輸出側并聯連接第2差動放大器(與圖20所示電壓合成電路7A內的在結構上包含運算放大器724的差動放大器相同)，并從該第2差動放大器取出約20kHz以下的FM檢波信號。
以下，說明圖1所示頻率控制電路2的其他結構例。在圖13中示出詳細結構的電壓合成電路7采用三態緩沖器構成，或在圖21中示出了詳細結構的電壓合成電路7B采用“或非”門構成，但也可以采用模擬開關代替這些元件。
圖24是表示頻率控制電路的另一結構例的詳細電路圖，其結構是將圖13所示的同步整流電路3、脈沖變換電路5、極性判別電路6及電壓合成電路7分別置換為同步整流電路3A、脈沖變換電路5A、極性判別電路6A及電壓合成電路7C。
同步整流電路3A，在結構上包含模擬開關(AS)35和電壓比較器36。該電壓比較器36，其反相輸入端子接地，當在其同相輸入端子上輸入的信號電位大于0V時，輸出端變為規定的正電壓電平，反之，小于0V時，輸出端變為規定的負電壓電平。由于采用這種電壓比較器36，所以，可以不使用圖13所示的電平移動裝置34，而直接產生正負兩種極性的電壓。
模擬開關35，與從電壓比較器36輸出的信號電壓對應地進行開關的通斷動作，當電壓比較器36的輸出為規定的正電壓時，使調諧電路1的輸入信號通過，當電壓比較器36的輸出為規定的負電壓時，將該輸入信號切斷。
脈沖變換電路5A具有與圖13所示的脈沖變換電路5基本相同的結構，其不同點是將圖13所示的電壓比較器50置換為電壓比較器58。該電壓比較器58，當在其同相輸入端子上輸入的同步整流輸出的電壓電平低于0V時，輸出負極性脈沖，當同步整流輸出的電壓電平為0V或為正極性時，輸出信號的電壓電平變為0V。
極性判別電路6A，在結構上包含輸出具有正負兩種極性的電壓狀態的脈沖串的電壓比較器64、作為延遲電路而動作的2個反相電路65、66、及2個觸發器67、68。
在電壓比較器64的2個輸入端子上，并行地輸入在上述電壓比較器58的2個輸入端子上輸入的信號，在電壓比較器64中進行與電壓比較器58同樣的動作，其不同點在于，根據其比較結果輸出具有正極性或負極性的電壓狀態的脈沖串。
另外，2個反相電路65、66及2個觸發器67、68，對應于圖13所示的2個反相電路60、61及2個觸發器62、63，并進行基本相同的動作，但不同點是邏輯H對應于規定的正電壓、邏輯L對應于規定的負電壓。
電壓合成電路7C，在結構上包含2個模擬開關(AS)750、752、由運算放大器754和2個電阻756、758構成的第1反相放大器、由運算放大器760和2個電阻764、766構成的第2反相放大器、與電阻766并聯連接用于對該第2反相放大器的輸出電壓進行濾波的電容器768、及由連接在正負電源Vdd、Vss之間的可變電阻770和電阻772構成的偏置電路。
一個模擬開關750，根據從極性判別電路6A內的后級觸發器68的輸出端子Q輸出的信號電壓電平進行開關的通斷動作。當從輸出端子Q輸出的信號邏輯為H、即施加正的規定電壓時，模擬開關750使從脈沖變換電路5A內的電壓比較器58輸出的信號通過電阻756輸入到第1反相放大器。
第1反相放大器使從該模擬開關750輸出的信號電壓的極性反相，并使該反相后的信號通過電阻762輸入到第2反相放大器。
而另一個模擬開關752，根據從極性判別電路6A內的后級觸發器68的反相輸出端子輸出的信號電壓電平進行開關的通斷動作。當從反相輸出端子輸出的信號邏輯為H、即施加正的規定電壓時，模擬開關752使從脈沖變換電路5A內的電壓比較器58輸出的信號通過電阻768輸入到第2反相放大器。
在第2反相放大器的反相輸入端子上，連接著一端與第1反相放大器的輸出端連接的電阻762、一端與由電阻770構成的偏置電路連接的電阻772、及一端與模擬開關752的輸出端連接的電阻764。第2反相放大器進一步使該相加后的電壓的極性反相。此外，還由電容器768與該反相動作并行地進行電壓的濾波。
下面，分別說明當調諧頻率高于和低于調諧電路1的輸入信號頻率時圖24所示調諧機構的動作。
圖25是表示調諧電路1的調諧頻率高于輸入到圖24所示調諧電路1的信號頻率時的時間圖，示出構成頻率控制電路的同步整流電路3A、脈沖變換電路5A、極性判別電路6A、電壓合成電路7C各個結構的動作時序。圖25(A)～(M)的各時間波形與在圖24電路圖中給出的符號A～M相對應。
當調諧頻率高于調諧電路1的輸入信號頻率時，產生與該頻率偏差相當的相位差，所以，如觀察在某個時刻的2個信號波形時，其相位關系如圖25(A)、(B)所示。
同步整流電路3A內的電壓比較器36，當調諧電路1的輸出信號的電壓電平低于0V時，輸出具有規定的負電壓的L電平信號，高于0V時，輸出具有規定的正電壓的H電平信號。因此，從電壓比較器36輸出如圖25(C)所示的具有與調諧輸出相同的頻率和相位的矩形波。
模擬開關35，根據從該電壓比較器36輸出的矩形波的電壓電平進行開關的通斷動作。當調諧電路1的調諧輸出的頻率高于輸入信號時，如圖25(D)所示，從模擬開關35輸出在前端與完全的半波整流波形稍有偏差的波形、即在比取出調諧輸出的上半部分的時刻稍微提前的時刻取出的波形。
脈沖變換電路5A內的電壓比較器58，輸出僅當該模擬開關35的輸出電壓電平低于0V時為L電平(規定的負電壓)、除此之外為H電平(0V)的信號。因此，當從模擬開關35輸出的同步整流輸出在前端與半波整流波形稍有偏差時，如圖25(E)所示，在與該前端偏差對應的時間，從電壓比較器58輸出L電平、即負極性的脈沖。
另外，極性判別電路6A內的電壓比較器64，也進行同樣的電壓比較動作，當從模擬開關35輸出的同步整流輸出在前端與半波整流波形稍有偏差時，如圖25(F)所示，在與該前端偏差對應的時間，輸出變為L電平(規定的負電壓)、在除此之外的時間為H電平(規定的正電壓)。這樣，電壓比較器64的輸出，其H電平對應于規定的正電壓，這一點與上述的電壓比較器58不同。
極性判別電路6A內的前級觸發器67，在電壓比較器64的輸出從L電平上升為H電平的時刻(準確地說，是使該時刻延遲規定時間后的時刻)，取入并保持從同步整流電路3A內的電壓比較器36輸出的信號邏輯狀態。如圖25(F)、(C)所示，當從電壓比較器64輸出的信號上升時，從電壓比較器36輸出的信號變為H電平，所以，如圖25(G)所示，由前級的觸發器67保持該邏輯H。
另外，后級的觸發器68，在電壓比較器64的下一個輸出上升的時刻，取入并保持前級觸發器67的輸出，并分別如圖25(H)所示，從輸出端子Q輸出與邏輯H相當的信號，如圖25(I)所示，從反相輸出端子輸出與邏輯L相當的信號。
這樣，當調諧頻率高于調諧電路1的輸入信號頻率時，從后級的觸發器68的輸出端子Q輸出邏輯H信號，只有電壓合成電路7C內的一個模擬開關750的切換動作變為接通狀態。因此，從該模擬開關750直接輸出從電壓比較器58輸出的信號(負極性的脈沖串)(圖25(J))，而由另一個模擬開關752將從電壓比較器58輸出的信號切斷(圖25(K))。
在結構上包含運算放大器754的第1反相放大器，使從模擬開關750輸出的負極性的脈沖串反相，并變換成圖25(L)所示的正極性的脈沖串。
該正極性的脈沖串輸入到在結構上包含運算放大器760的第2反相放大器，第2反相放大器，使僅與該正極性脈沖串的脈沖寬度對應的輸出電壓、即控制電壓平穩地降低(圖25(M))。
按照這種方式，反饋到調諧電路1的控制電壓降低，并使調諧電路1的調諧頻率向低頻方向變化。反復進行這種控制，直到將調諧電路1的輸入信號頻率與調諧頻率之間的偏差消除為止，經過規定時間后，調諧頻率與輸入信號的頻率一致。
圖26是表示調諧電路1的調諧頻率低于輸入到圖24所示調諧電路1的信號頻率時的時間圖。圖25(A)～(M)的各時間波形與在圖24電路圖中給出的符號A～M相對應。
當調諧頻率低于調諧電路1的輸入信號頻率時，與上述調諧頻率高時相反，從極性判別電路6A內的后級觸發器68的反相輸出端子輸出與邏輯H相當的信號，只有電壓合成電路7C內的另一個模擬開關752的切換動作變為接通狀態。因此，從該模擬開關752直接輸出從電壓比較器58輸出的信號(負極性的脈沖串)(圖26(K))，與此相反，由模擬開關750將從電壓比較器58輸出的信號切斷(圖26(J))。
因此，如圖26(L)所示，與模擬開關750的輸出側連接的第1反相放大器的輸出端保持0V的電壓狀態，僅將將從模擬開關752輸出的負極性的脈沖串和規定的偏置電壓作為輸入施加于在結構上包含運算放大器760的第2反相放大器。因此，第2反相放大器，使僅與該負極性脈沖串的脈沖寬度對應的輸出電壓、即控制電壓平穩地上升(圖26(M))。
按照這種方式，反饋到調諧電路1的控制電壓升高，并使調諧電路1的調諧頻率向高頻方向變化。反復進行這種控制，直到將調諧電路1的輸入信號頻率與調諧頻率之間的偏差消除為止，經過規定時間后，調諧頻率與輸入信號的頻率一致。
以下，說明圖1所示頻率控制電路的其他結構例。在圖24中示出詳細結構的電壓合成電路7C，具有第1、第2反相放大器，并由第1反相放大器根據需要將負極性的脈沖串變換為正極性的脈沖串，但由于從開始起產生的是正極性脈沖串，所以可將第1反相放大器省略。
圖27是表示頻率控制電路的另一結構例的詳細電路圖，其結構是將圖24所示的脈沖變換電路5A、極性判別電路6A及電壓合成電路7C分別置換為脈沖變換電路5B、極性判別電路6B及電壓合成電路7D。
脈沖變換電路5B具有在其同相輸入端子上輸入從同步整流電路3A內的模擬開關35輸出的同步整流輸出的電壓比較器59、及在該電壓比較器59的反相輸入端子上施加比0V稍低的電壓的由電阻52、54構成的分壓電路。該電壓比較器59，作為比較結果，輸出具有正負的任何一種電壓電平的脈沖串。
極性判別電路6B，在結構上包含2個觸發器67、68。這兩個觸發器67、68，分別使邏輯H與規定的正電壓對應、邏輯L與規定的負電壓對應，與在圖24所示的極性判別電路6A中使用的一樣。
電壓合成電路7D，在結構上包含作為延遲電路而動作同時用于取出彼此反相的信號的2個反相電路780、782、從前級反相電路780的輸出取出正極性脈沖的二極管784和電阻786、從后級反相電路782的輸出取出負極性脈沖的二極管788和電阻790、2個三態緩沖器700、702、在結構上包含運算放大器760和電阻766的反相放大器、與電阻766并聯連接用于對該反相放大器的輸出電壓進行濾波的電容器768、及由連接在正負電源Vdd、Vss之間的可變電阻770構成的偏置電路。其中，反相放大器及偏置電路，進行與圖24所示的電壓合成電路7C所包含的電路基本相同的動作。
前級的反相電路780，輸出將從脈沖變換電路5B內的電壓比較器59輸出的脈沖串的邏輯反轉后的信號，但當該信號的電壓電平達到二極管784的正向電壓以上時，因通過二極管784和電阻786流過電流，所以只取出正極性的脈沖串，并輸入到其中一個三態緩沖器700。
同樣，后級的反相電路782，輸出將從前級的反相電路780輸出的脈沖串的邏輯反轉后的信號，但當該信號的電壓電平降低到使極性反轉的二極管784的正向電壓以下時，因通過二極管788和電阻790流過電流，所以只取出負極性的脈沖串，并輸入到另一個三態緩沖器702。
后級的反相電路782的輸出，還輸入到極性判別電路6B內的前級觸發器67的時鐘端子C。這樣，從脈沖變換電路5B內的電壓比較器59輸出的信號，通過起延遲電路作用的2個反相電路780、782輸入到極性判別電路6B內的前級觸發器67，該信號的流動，與在圖24所示的極性判別電路6A中使從電壓比較器64輸出的信號通過起延遲電路作用的2個反相電路65、66輸入到前級觸發器67的情況一樣。
這樣，在圖27所示的電壓合成電路7D中，由于正極性脈沖由二極管784等產生，所以不需要圖24所示的在結構上包含運算放大器754的第1反相放大器。因此，在通過電阻762或764簡單地加上一個三態緩沖器700的輸出和另一個三態緩沖器702的輸出后，由在結構上包含運算放大器760的反相放大器僅將極性反轉并產生所要求的控制電壓。
圖28是表示調諧電路1的調諧頻率高于輸入到圖27所示調諧電路1的信號頻率時的時間圖，示出構成頻率控制電路的各電路的輸入輸出信號的動作時序。圖28(A)～(N)分別與在圖27電路圖中給出的符號A～N相對應。
另外，圖28(A)～(I)，除圖28(F)外，與除圖25(E)外的圖25(A)～(I)相同，以下，主要著眼于不同點進行說明。
當調諧電路1的輸入信號頻率與調諧頻率不同時，從脈沖變換電路5A內的電壓比較器59輸出具有與該相位差相當的脈沖寬度的信號(圖28(E))，從電壓合成電路7D內的前級反相電路780輸出使該信號反相的信號(圖28(F))。
如上所述，當從前級反相電路780輸出的信號的電壓高于規定值時，通過二極管784和電阻786流過電流，所以，如圖28(J)所示，通過該二極管784取出正極性的脈沖，并輸入到三態緩沖器700。同樣，當從前級反相電路782輸出的信號的電壓低于另一規定值時，通過二極管788和電阻790流過電流，所以，如圖28(K)所示，通過該二極管788取出負極性的脈沖，并輸入到三態緩沖器702。
在此期間，當調諧頻率高于調諧電路1的輸入信號頻率時，分別從極性判別電路6B內的后級觸發器68的輸出端子Q輸出與邏輯H相當的信號(圖28(H))，從反相輸出端子輸出與邏輯L相當的信號(圖28(I))，因此，如圖28(L)、(M)所示，只是其中一個三態緩沖器700作為緩沖器而動作。
因此，按規定的周期將從其中一個三態緩沖器700輸出的正極性脈沖電壓與由以可變電阻770構成的偏置電路設定的規定偏置電壓相加，從而使在結構上包含運算放大器760的反相放大器的僅與該正極性脈沖的脈沖寬度相當的輸出電壓平穩地降低。按照這種方式，如圖28(N)所示，從電壓合成電路7D施加于調諧電路1的控制電壓降低，并使調諧頻率向低頻方向變化。
圖29是表示調諧電路1的調諧頻率低于輸入到圖27所示調諧電路1的信號頻率時的時間圖。圖29(A)～(N)與在圖27電路圖中給出的符號A～N相對應。
當調諧頻率低于輸入信號頻率時，從極性判別電路6B內的后級觸發器68的輸出端子Q輸出與邏輯L相當的信號(圖29(I))，從反相輸出端子輸出與邏輯H相當的信號(圖28(H))，因此，如圖29(L)、(M)所示，只是另一個三態緩沖器702作為緩沖器而動作。
因此，按規定的周期將從另一個三態緩沖器702輸出的負極性脈沖電壓與由以可變電阻770構成的偏置電路設定的規定偏置電壓相加、即進行電壓的相減，從而使在結構上包含運算放大器760的反相放大器的僅與該負極性脈沖的脈沖寬度相當的輸出電壓平穩地上升。按照這種方式，如圖29(N)所示，從電壓合成電路7D施加于調諧電路1的控制電壓升高，并使調諧頻率向高頻方向變化。
這樣，如按照圖24或圖27所示的調諧機構，則當調諧電路1的輸入信號頻率與調諧頻率之間存在偏差時，改變控制電壓并進行控制以使該偏差減小，從而可以使調諧頻率始終跟蹤輸入信號的頻率并與其一致。
另外，圖24或圖27所示的調諧機構，與圖13所示的調諧機構一樣，由于各構成元件都可以在半導體襯底上形成，所以調諧機構整體或包含調諧機構及其外圍電路的整體可以在半導體襯底上集成。特別是，在對調諧機構整體進行集成時，即使各種元件參數發生變化，也能進行適當的反饋，從而設定穩定的調諧頻率。此外，上述調諧機構，還可以消除輸入信號的電平變化等的影響，因而可以進行不易受外部因素影響的穩定的調諧控制。
圖24或圖27所示調諧機構的基本動作，與圖13所示的調諧機構相同，當考慮AM波作為調諧電路1的輸入時，可以使與圖16所示的同步整流電路3對應的圖24或圖27的同步整流電路3A的輸出通過低通濾波器8，從而取出AM檢波信號并構成AM接收機。
同樣，當考慮FM波作為調諧電路1的輸入時，如圖19的電壓合成電路7A所示，取出FM檢波信號并構成FM接收機。在這種情況下，只須在圖24所示的電壓合成電路7C中在2個模擬開關750、752的輸出側再另外設置一組第3和第4反相放大器并從該第4反相放大器取出約20kHz以下的FM檢波信號即可。或者，只須在圖27所示的電壓合成電路7D中在2個三態緩沖器700、702的輸出側并聯連接第2反相放大器并從該第2反相放大器取出約20kHz以下的FM檢波信號即可。
圖2所示調諧機構所包含的調諧電路1，在各移相電路110C、130C內包含CR電路，但也可以采用將CR電路置換為由電阻和電感器構成的LR電路后的移相電路構成調諧電路。
圖30是表示包含LR電路的移相電路的另一種結構的電路圖，示出置換圖3所示調諧電路1的前級移相電路110C的一種可能的結構。該圖所示的移相電路110L，具有將圖3所示移相電路110C內的由電容器114和可變電阻116構成的CR電路置換成由可變電阻116和電感器117構成的LR電路后的結構。
因此，在圖30中示出的移相電路110L，的輸入輸出電壓等關系，如圖31的矢量圖所示，可以看作是分別將圖4所示的電壓VC1置換成可變電阻116的兩端電壓VR1、將圖4所示的電壓VR1置換成電感器117的兩端電壓VL1。
另外，如假定由電感器117和可變電阻116構成的LR電路的時間常數為T1(如設電感器117的電感為L、可變電阻116的電阻值為R，則T1＝L/R)，則移相電路110L的相移量_3與上述的式(6)中的_1相同。
圖32是表示包含LR電路的移相電路的另一種結構的電路圖，示出置換圖2所示調諧電路1的后級移相電路130C的一種可能的結構。該圖所示的移相電路130L，具有將圖5所示移相電路130C內的由電阻136和電容器134構成的CR電路置換成由電感器137和電阻136構成的LR電路后的結構。
因此，在圖32中示出的移相電路110L的輸入輸出電壓等關系，如圖33的矢量圖所示，可以看作是分別將圖6所示的電壓VC2置換成電阻136的兩端電壓VR2、將圖6所示的電壓VR2置換成電感器137的兩端電壓VL2。
另外，如假定由電阻136和電感器137構成的LR電路的時間常數為T2(如設電阻136的電阻值為R。電感器137的電感為L，則T2＝L/R)，則移相電路130L的相移量_4與上述的式(7)中的_2相同。
這樣，在圖30中示出的移相電路110L及在圖32中示出的移相電路130L，分別與圖3或圖5所示的移相電路110C、130C等效，因而在圖2所示的調諧電路1中，可分別將前級的移相電路110C置換為圖30中示出的移相電路110L、將后級的移相電路130C置換為圖32中示出的移相電路130L。在結構上包含移相電路110L、130L的調諧電路的調諧頻率，例如與各移相電路110L、130L內的LR電路的時間常數的倒數R/L成比例，由于其中的電感L很容易通過集成化減小，所以，通過對在結構上包含2個移相電路110L、130L的調諧電路的整體進行集成，很容易使調諧頻率達到高的頻率。
另外，在圖2所示的調諧電路1中，也可以將移相電路110C、130C中的任何一個置換為圖30或圖32中示出的移相電路110L、130L。在將包含CR電路的移相電路與包含LR電路的移相電路級聯連接而構成調諧電路時，如對調諧電路整體進行集成，則可以防止因溫度變化而引起的調諧頻率的變化、即可以進行溫度補償。
如果將圖3所示的移相電路110C與圖30所示的移相電路110L進行比較，則使形成可變電阻116的FET的柵電壓改變時的各相移量的變化方向相反。例如，在移相電路110C中，使可變電阻116的柵電壓上升而使電壓VR1減低時，調諧頻率向高頻側變化。另一方面，在移相電路110L中，使可變電阻116的柵電壓上升而使電壓VR1減低時，調諧頻率向低頻側變化。因此，在將移相電路110C置換成移相電路110L時，在圖13中，必須將觸發器63的2個輸出端子與三態緩沖器700、702的連接調換，或將2個三態緩沖器700、702的輸出端的連接端彼此調換，即必須作若干的變更，以便使從頻率控制電路2向調諧電路1施加的控制電壓的變化方向與調諧電路1的調諧頻率的變化方向變成反向。
另外，在圖2所示的調諧電路1中，在將前級和后級的移相電路110C、130C中的至少一個置換為圖30和圖32中示出的移相電路110L、130L時，也可以將各移相電路內連接在運算放大器112或132的輸出端的分壓電路中的任何一個分壓電路省略。或者，也可以將兩個分壓電路都省略，并調整電阻118和120的電阻比、電阻138和140的電阻比，從而補償在調諧電路1的反饋回路中產生的損失。
另外，在不需要放大動作的情況下，還可以將后級移相電路的后級分壓電路160省略，并將后級移相電路的輸出直接反饋到前級側。或者，使分壓電路160內的電阻162的電阻值為極小的值，從而將分壓比設定為1。
圖34是表示調諧電路的第2變形例的電路圖。在該圖中示出的調諧電路1A，在結構上包含2個移相電路210C、230C，通過將各自的輸入交流信號的相位移動規定量而在規定頻率下進行合計為360°的相移；及加法電路，分別通過反饋電阻170和輸入電阻174(假定輸入電阻174的電阻值為反饋電阻170的電阻值的n倍)將后級移相電路230C的輸出(反饋信號)與在輸入端子190上輸入的信號(輸入信號)以規定的比例相加。
在圖2所示的調諧電路1中，通過將前級移相電路110C內的電阻118和電阻120的各電阻值設定為相同值，抑制當所輸入的交流信號的頻率變化時的振幅變化，并通過由電阻121和123構成的分壓電路連接在運算放大器112的輸出側，將移相電路110C的增益設定為大于1的值。與此不同，圖34示出的調諧電路1A中所包含的前級移相電路210C，在移相電路內不設分壓電路，而是將將電阻120′的電阻值設定得大于電阻118′的電阻值，從而將移相電路210C的增益設定為大于1的值。
在后級的移相電路230C中，也同樣將電阻140′的電阻值設定得大于電阻138′的電阻值，從而將移相電路230C的增益設定為大于1的值。另外，將反饋電阻170、輸出端子192及電阻178與移相電路230的輸出端子連接。
另外，在圖34所示的調諧電路1A中，將后級移相電路230C的輸出直接進行反饋，但也可以在后級移相電路230C的再后一級側連接一個分壓電路，并將其分壓輸出通過反饋電阻170進行反饋。
可是，如上所述，當設定各電阻的值使移相電路的增益大于1時，增益將隨著輸入信號的頻率而發生變化。例如，如考慮前級的移相電路210C，則當輸入信號的頻率降低時，移相電路210C用作電壓跟隨器時的增益為1倍，而當頻率高時，移相電路210C用作反相放大器時的增益為-m倍(m為電阻120′和電阻118′的電阻比)，所以當輸入信號頻率變化時，移相電路210C的增益也變化，因而使輸出信號發生振幅變化。
通過將電阻119與運算放大器112的反相輸入端子連接并使輸入信號頻率低時和高時的增益一致，可以抑制上述振幅變化。具體地說，如假定電阻118′的電阻值為r、電阻120′的電阻質為mr，則通過將電阻119的電阻值設定為mr/(m-1)，就可以使輸入信號的頻率為0和無窮大時的移相電路210C的各增益一致。同樣，對于移相電路230C，也可以通過將具有規定電阻值的電阻139與運算放大器132的反相輸入端子連接，抑制輸出信號的振幅變化。此外，也可以將電阻119和電阻139的一端與接地電平以外的固定電位連接。
在圖34所示的調諧電路1A中，說明了移相電路210C和230C內包含CR電路的例，但當代替CR電路而包含LR電路時，也可以構成同樣的移相電路。
圖35是表示包含LR電路的移相電路的結構的電路圖，示出置換圖34所示調諧電路1A的前級移相電路210C的一種可能的結構。該圖所示的移相電路210L，具有將圖34所示前級移相電路210C內的由電容器114和可變電阻116構成的CR電路置換成由可變電阻116和電感器117構成的LR電路后的結構。
如果將圖34所示的移相電路210C與圖35所示的移相電路210L進行比較，則使形成可變電阻116的FET的柵電壓改變時的各相移量的變化方向相反。例如，在移相電路210C中，使可變電阻116的柵電壓上升而使可變電阻116的兩端電壓減低時，調諧頻率向高頻側變化。另一方面，在移相電路210L中，使可變電阻116的柵電壓上升而使可變電阻116的兩端電壓減低時，調諧頻率向低頻側變化。因此，在將移相電路210C置換成移相電路210L時，在圖13中，必須將觸發器63的2個輸出端子與三態緩沖器700、702的連接調換，或將2個三態緩沖器700、702的輸出端的連接端彼此調換，即必須作若干的變更，以便使從頻率控制電路2向調諧電路1施加的控制電壓的變化方向與調諧電路1的調諧頻率的變化方向變成反向。
圖36是表示包含LR電路的移相電路的另一種結構的電路圖，示出置換圖34所示調諧電路1A的后級移相電路230C的一種可能的結構。該圖所示的移相電路230L，具有將圖34所示后級移相電路230C內的由電阻136和電容器134構成的CR電路置換成由電感器137和電阻136構成的LR電路后的結構。
這樣，圖35中示出的移相電路210L與圖34中示出的前級移相電路210C等效，因而在圖34所示的調諧電路1A中，可分別將前級的移相電路210C置換為圖35中示出的移相電路210L、將后級的移相電路230C置換為圖36中示出的移相電路230L。在將2個移相電路210C、230C分別置換成移相電路210L、230L時，通過對調諧電路的整體進行集成，很容易使調諧頻率達到高的頻率。也可以將二個移相電路210C、230C中的任何一個置換為移相電路210L或230L。在這種情況下，具有抑制與溫度變化對應的調諧頻率的變化的效果。
另外，在圖34所示的調諧電路1A中，通過將電阻119或139分別與二個移相電路210C、230C連接以防止調諧頻率改變時的振幅變化，但因在頻率的可變范圍窄時振幅變化也變小，所以也可以將上述電阻119、139去掉構成調諧電路。或者，也可以只將一邊的電阻119或139去掉而構成調諧電路。
在上述調諧電路1、1A中，由包含2個移相電路110C等的全通電路和反饋電阻170構成的反饋回路的回路增益損失，是由前級移相電路110C等的輸入阻抗引起的，所以為抑制因該輸入阻抗引起的損失的發生，也可以在前級移相電路110C等的更前一級側插入由晶體管構成的跟隨器電路，并使所反饋的信號通過該跟隨器電路輸入到前級移相電路(例如110C或110L等)。
圖37是表示在內部具有跟隨器電路的調諧電路一例的電路圖。在該圖中示出的調諧電路1B，在前級移相電路110C的更前一級側插入由晶體管構成的跟隨器電路50，在這一點上，與圖2所示的調諧電路1不同。而圖37所示的跟隨器電路50，是所謂的源極跟隨器電路，但也可以由發射極跟隨器電路構成。此外，在圖37中，也可以將分壓電路160的分壓比設定為1、或將該分壓電路160本身省略，從而只是由調諧電路整體進行簡單的調諧動作，而不進行放大動作。
這樣，如果在前級移相電路110C等的更前一級側級聯連接由晶體管構成的跟隨器電路，則與圖2的調諧電路1等相比，可以加大反饋電阻170和輸入電阻174的電阻值。尤其是，將調諧電路的整體在半導體襯底上集成時，如使反饋電阻170等的電阻值減小則必須增大元件的占有面積，所以希望在一定程度上加大電阻值。因此在進行集成時，連接如圖37所示的跟隨器電路50是有效的。
在圖2所示的調諧電路1中，2個移相電路110C和130C加在一起的相移量為360°，但也可以將不使相位移動的同相電路與級聯連接的移相電路110C和130C連接而構成調諧電路。
圖38是表示在2個移相電路的前級連接了同相電路150的調諧電路1C的結構的電路圖。如該圖所示，調諧電路1C，在結構上包含具有從圖3所示的移相電路110C中省去電阻121和123后的結構的移相電路310C、具有從圖5所示的移相電路130C中省去電阻141和143后的結構的移相電路330C、連接在移相電路310C的前級的同相電路150、由電阻162和164構成的分壓電路160、及由反饋電阻170和輸入電阻174構成的加法電路。
在圖38中示出的移相電路310C、330C，除了運算放大器112或132的輸出端子不連接分壓電路這一點外，具有與圖3所示的各移相電路110C、130C相同的結構，傳遞函數和相移量也與移相電路110C、130C相同。但是，在式(2)中，a1＝1，在式(3)中，a2＝1。
同相電路150由在同相輸入端子上輸入交流信號而反相輸入端子通過電阻154接地的運算放大器152、及連接在運算放大器152的反相輸入端子和輸出端子之間的電阻156構成。運算放大器152具有由2個電阻154、156的電阻比決定的規定增益。
移相電路310C，因電阻118和120的各電阻值相等，所以增益為1。同樣，移相電路330C，因電阻138和140的各電阻值相等，所以增益也為1。因此，在上述調諧電路1C中，不是由各移相電路得到增益，而是將上述同相電路150的增益設定為大于1的值。
具有上述結構的同相電路150，不改變輸入信號相位地進行輸出，通過調整其增益，很容易補償由分壓電路160造成的信號振幅的衰減及在反饋回路中產生的損失。此外，同相電路150，與上述的由晶體管構成的跟隨器電路一樣，也可以起到在前級移相電路210C的更前一級側連接的緩沖器的作用。
另外，圖38所示的同相電路150也可以連接在圖2或圖34所示的調諧電路1、1A的前級等。
上述各調諧電路1、1A、1B、1C，在2個移相電路的相移量合計為360°的頻率下進行規定的調諧動作，但也可以將進行基本相同動作的2個移相電路組合而構成調諧電路，從而在2個移相電路的相移量合計為180°的頻率下進行規定的調諧動作。
圖39是表示調諧電路的第6變形例的電路圖，在該圖中，連接移相電路310C′，代替圖38的后級移相電路330C，并連接反相電路180，代替同相電路150。后級移相電路310C′，除了連接電阻值固定的電阻115代替可變電阻116外，具有與前級移相電路310C相同的結構。
反相電路180由在反相輸入端子上通過電阻184輸入所輸入的交流信號而同相輸入端子接地的運算放大器182、及連接在運算放大器182的反相輸入端子和輸出端子之間的電阻186構成。當交流信號通過電阻184輸入到運算放大器182的反相輸入端子時，從運算放大器182的輸出端子輸出相位被反轉后的反相信號，該反相信號輸入到前級移相電路310C。另外，該反相電路180具有由2個電阻184、186的電阻比決定的規定放大倍數，通過使電阻186的電阻值大于電阻184的電阻值，可以得到大于1的增益。
同時，如上所述，2個移相電路310C和310C′，隨著輸入信號的頻率ω從0變化到∞，其各自的相位以輸入電壓Ei為基準沿時針轉動方向從180°移動到360°。當2個移相電路310C和310C′內的CR電路的時間常數相同(設其為T)時，在ω＝1/T的頻率下，2個移相電路310C和310C′的相移量分別為270°。因此，由2個移相電路310C和310C′的總體將相位移動270°×2＝540°(＝180°)，而且，由連接在2個移相電路310C和310C′的前級的反相電路180將相位反轉，所以，作為整體，從后級移相電路310C′輸出相位轉了一周因而相移量為360°的信號。
另外，在圖39所示的調諧電路1D中，不是由各移相電路得到增益，而是將上述反相電路180的增益設定為大于1的值，因而很容易補償由分壓電路160造成的信號振幅的衰減及在反饋回路中產生的損失。
圖39所示的調諧電路1D，給出了將移相電路310C和310C′級聯連接的例，但將圖38所示的移相電路330C和330C′級聯連接時，也可以進行調諧動作。
圖40是表示調諧電路的第7變形例的電路圖，該圖所示的調諧電路1E，代替圖39的移相電路310C和310C′，而將移相電路330C′和330C級聯連接。前級的移相電路330C′，除了連接由FET等構成的可變電阻135代替電阻136外，具有與后級移相電路330C相同的結構。
圖40的移相電路330C和330C′，如圖6所示，隨著輸入信號的頻率ω從0變化到∞，其相位以輸入電壓Ei為基準沿時針轉動方向從0°移動到180°。當2個移相電路330C內的CR電路的時間常數相同(設其為T)時，在ω＝1/T的頻率下，2個移相電路330C′和330C的相移量分別為90°。因此，由2個移相電路330C′和330C的總體將相位移動180°，而且，由連接在2個移相電路330C′和330C的前級的反相電路180將相位反轉，所以，作為整體，從后級移相電路330C輸出相位轉了一周因而相移量為360°的信號。
另外，與圖39所示的調諧電路1D一樣，在上述調諧電路1E中，不是由各移相電路得到增益，而是將上述反相電路180的增益設定為大于1的值，因而很容易補償由分壓電路160造成的信號振幅的衰減及在反饋回路中產生的損失。
另外，圖38～圖40所示的調諧電路1C、1D、1E，在2個移相電路的結構中，都包含CR電路，但也可以在結構上包含LR電路。例如在圖38所示的調諧電路1C中，也可以將前級移相電路310C置換為從圖30所示的移相電路110L中省去分壓電路后的移相電路，同時，將后級移相電路330C置換為從圖32所示的移相電路130L中省去分壓電路后的移相電路如果將圖38所示的移相電路310C與圖30所示的移相電路110L進行比較，則使形成可變電阻116的FET的柵電壓改變時的各相移量的變化方向相反。例如，在移相電路310C中，使可變電阻116的柵電壓上升而使可變電阻116的兩端電壓減低時，調諧頻率向高頻側變化。另一方面，在移相電路110L中，使可變電阻116的柵電壓上升而使可變電阻116的兩端電壓減低時，調諧頻率向低頻側變化。因此，在將圖38或圖39所示的前級移相電路置換成從圖30所示的移相電路110L中省去分壓電路后的移相電路時，在圖13中，必須將觸發器63的2個端子與三態緩沖器700、702的連接調換，或將2個三態緩沖器700、702的輸出端的連接端彼此調換，即必須作若干的變更，以便使從頻率控制電路2向調諧電路1施加的控制電壓的變化方向與調諧電路1的調諧頻率的變化方向變成反向。
在圖38～圖40所示的調諧電路1C、1D、1E中，當不進行信號振幅的放大而只進行調諧動作時，將分壓電路160省略即可。另外，也可以在2個移相電路內的運算放大器的至少一個的輸出端連接分壓電路。例如，在圖39所示的調諧電路1D中，如果在前級移相電路310C內的運算放大器112的輸出端及后級移相電路330C內的運算放大器132的輸出端分別連接分壓電路，則與在圖2所示的調諧電路1內的前級移相電路110C的更前一級側連接同相電路150的結構相同。
另外，圖38～圖40所示的同相電路150及反相電路180的連接位置，并不限定于級聯連接的移相電路的更前一級側，也可以連接在各移相電路之間、或后級移相電路的更后一級側。
上述調諧電路的第1～第7變形例，在移相電路的內部都包含著運算放大器，但也可以代替運算放大器而采用晶體管構成移相電路。
圖41所示的調諧電路1F，在結構上包含2個移相電路410C、430C，分別使所輸入的交流信號的相位移動規定量，從而在規定的頻率下進行合計為360°的相移；同相電路450，不改變移相電路430的輸出信號相位，而以規定的放大倍數放大并輸出；分壓電路160，由設在同相電路450的后級的電阻162和164構成；及加法電路，將分別通過反饋電阻170和輸入電阻174(假定輸入電阻174的電阻值為反饋電阻170的電阻值的n倍)的分壓電路160的分壓輸出(反饋信號)和在輸入端子190上輸入的信號(輸入信號)按規定比例相加。
與反饋電阻170串聯連接的電容器172及插接在輸入電阻174與輸入端子190之間的電容器176，都用于阻止直流電流，其阻抗在動作頻率下極小、即具有大的靜電電容。
圖42是將圖41所示的前級移相電路410C的結構抽出后示出的圖。該圖所示的前級移相電路410C，在結構上包含柵極連接于輸入端122的FET412、串聯連接在該FET412的源·漏之間的電容器414和可變電阻416、連接在FET412的漏極與正電源之間的電阻418、及連接在FET412的源極與地之間的電阻420。另外，也可以將FET412及后文所述的FET432中的至少一個更換為雙極晶體管。
這里，如將與上述FET412的源極和漏極連接的2個電阻418、420的電阻值設定為基本相等并著眼于施加在輸入端122上的輸入電壓的交流分量，則可以分別從FET412的源極輸出相位一致的信號、從FET412的漏極輸出相位相反(相位移動180°)的信號。
另外，圖41所示移相電路410內的電阻426，用于對FET412施加適當的偏壓。而可變電阻416，例如，如圖42所示，采用在結型FET的源·漏之間形成的溝道作為電阻體，通過改變柵電壓，即可使電阻值在一定范圍內任意變化。
在具有上述結構的移相電路410C中，當在輸入端子122上輸入規定的交流信號時，即當在FET412的柵極上施加規定的交流電壓(輸入電壓)時，在FET412的源極上出現與該輸入電壓同相的交流電壓，相反，在FET412的漏極上出現與該輸入電壓反相而其振幅與出現在源極上的電壓相等的交流電壓。將在該源極和漏極上出現的交流電壓的振幅均假定為Ei。
在該FET412的源·漏之間連接著由可變電阻416和電容器414構成的串聯電路(CR電路)。因此，從輸出端124輸出分別通過可變電阻416或電容器414將出現在FET412的源極和漏極上的電壓合成后的信號。
圖43是表示前級移相電路410C的輸入輸出電壓與出現在電容器等上的電壓之間的關系的矢量圖。
由于在FET412的源極和漏極上出現分別與輸入電壓同相和反相而電壓振幅為Ei的交流電壓，所以源·漏之間的電位差(交流分量)為2Ei。此外，出現在電容器414兩端的電壓VC1與出現在可變電阻416兩端的電壓VR1相互之間相差90°的相位，將二者矢量合成后，等于FET412的源·漏之間的電壓2Ei。
因此，如圖43所示，以電壓Ei的2倍為斜邊，可以形成構成電容器414的兩端電壓VC1與可變電阻416的兩端電壓VR1正交的2邊的直角三角形。因此，在輸入信號的振幅恒定而只是頻率變化的情況下，電容器414的兩端電壓VC1及可變電阻416的兩端電壓VR1沿著圖43所示的半圓圓周變化。
可是，如假定將電容器414和可變電阻416的連接點與接地電平的電位差取出作為輸出電壓Eo，則在圖43所示的半圓中，可將該輸出電壓Eo用以其中心點為起點、以電壓VC1和電壓VR1在圓周上的交點為終點的矢量表示，其大小等于半圓的半徑Ei。而且，由于該矢量的終點只在圓周上移動，所以，即使輸入頻率變化，輸出振幅也不隨頻率改變，因而能獲得穩定的輸出。
從圖43還可以清楚地看出，由于電壓VR1與電壓VC1在圓周上相交成直角，所以，施加在FET412的柵極上的輸入電壓與電壓VR1的相位差，當頻率ω從0到∞變化時，理論上以與輸入電壓同相的電壓Ei為基準沿時針轉動方向從270°到360°變化。于是，移相電路410C的整體的相移量_5，根據頻率而在180°到360°之間變化。而且，通過改變可變電阻416的電阻值，可以改變相移量_ 5。
另外，如假定由電容器414和可變電阻416構成的CR電路的時間常數為T1(如設電容器414的靜電電容為C、可變電阻416的電阻值為R，則T1＝CR)，則圖42所示的移相電路410C的傳遞函數可以不加修改地采用式(2)所示的K2(但式中的a1＜1)，圖43所示的相移量_5，也與上述的式(6)給出的_1相同。
同樣，圖44是將圖41所示的后級移相電路430C的結構抽出后示出的圖。該圖所示的后級移相電路430C，在結構上包含柵極連接于輸入端142的FET432、串聯連接在該FET432的源·漏之間的電容器434和電阻436、連接在FET432的漏極與正電源之間的電阻438、及連接在FET432的源極與地之間的電阻440。
與圖42所示移相電路410C一樣，如將與圖44所示FET432的源極和漏極連接的2個電阻電阻438、440的電阻值設定為基本相等并著眼于施加在輸入端142上的輸入電壓的交流分量，則可以分別從FET432的源極輸出相位一致的信號、從FET432的漏極輸出相位相反的信號。
另外，圖41所示移相電路430內的電阻446，用于對FET432施加適當的偏壓。而設在移相電路430C的輸入側的電容器148，用于阻止直流電流，以將直流分量從移相電路410C的輸出中除去，從而只向移相電路430C輸入交流分量。
在具有上述結構的移相電路430C中，當在輸入端子142上輸入規定的交流信號時，即當在FET432的柵極上施加規定的交流電壓(輸入電壓)時，在FET432的源極上出現與該輸入電壓同相的交流電壓，相反，在FET432的漏極上出現與該輸入電壓反相而其振幅與出現在源極上的電壓相等的交流電壓。將在該源極和漏極上出現的交流電壓的振幅均假定為Ei。
在該FET432的源·漏之間連接著由電容器414和電阻436構成的串聯電路(CR電路)。因此，從輸出端144輸出分別通過電容器414或電阻416將出現在FET432的源極和漏極上的電壓合成后的信號。
圖45是表示后級移相電路430C的輸入輸出電壓與出現在電容器等上的電壓之間的關系的矢量圖。
由于在FET432的源極和漏極上出現分別與輸入電壓同相和反相而電壓振幅為Ei的交流電壓，所以源·漏之間的電位差為2Ei。此外，出現在電阻436兩端的電壓VR2與出現在電容器434兩端的電壓VC2相互之間相差90°的相位，將二者矢量相加后，等于FET432的源·漏之間的電位差2Ei。
因此，如圖45所示，以電壓Ei的2倍為斜邊，可以形成構成電阻436的兩端電壓VR2與電容器434的兩端電壓VC2正交的2邊的直角三角形。因此，在輸入信號的振幅恒定而只是頻率變化的情況下，電阻436的兩端電壓VR2及電容器434的兩端電壓VC2沿著圖45所示的半圓圓周變化。
如假定將電阻436和電容器434的連接點與接地電平的電位差取出作為輸出電壓Eo，則在圖45所示的半圓中，可將該輸出電壓Eo用以其中心點為起點、以電壓VR2和電壓VC2在圓周上的交點為終點的矢量表示，其大小等于半圓的半徑Ei。而且，由于該矢量的終點只在圓周上移動，所以，即使輸入信號的頻率變化，輸出振幅也不隨頻率改變，因而能獲得穩定的輸出。
從圖45還可以清楚地看出，由于電壓VR2與電壓VC2在圓周上相交成直角，所以，施加在FET432的柵極上的輸入電壓與電壓VC2的相位差，當頻率ω從0到∞變化時，理論上從0°到90°變化。于是，移相電路430C的總體的相移量_6，根據頻率而在0°到180°之間變化。
另外，如假定由電容器434和可變電阻436構成的CR電路的時間常數為T2(如設電容器434的靜電電容為C、可變電阻的電阻值為R，則T2＝CR)，則圖44所示的移相電路430C的傳遞函數可以不加修改地采用式(3)所示的K3(但式中的a2＜1)，圖45所示的相移量_6，也與上述的式(7)給出的_2相同。
按上述方式，如圖43和圖45所示，在2個移相電路410C、430C中分別使相位移動規定量，因而在規定頻率下輸出由2個移相電路410C、430C的總體產生的相移量合計為360°的信號。
另外，圖41所示的同相電路450，在結構上包含FET452，分別在漏極與正電源之間連接電阻454、在源極與地之間連接電阻456；晶體管458，基極與FET452的漏極連接，集電極通過電阻460與FET452的源極連接；及電阻462，用于對FET452施加適當的偏壓。而設在圖41所示的同相電路450的前級的電容器164，用于阻止直流電流，以將直流分量從后級的移相電路430C的輸出中除去，從而只向同相電路450輸入交流分量。
FET452，當在其柵極上輸入交流信號時，從漏極輸出反相信號。而晶體管458，當該反相信號輸入到其基極時，從集電極輸出使相位進一步反轉的信號、即如以在FET452的柵極上輸入的信號的相位為基準則為與其同相的信號，并從該同相電路450輸出該同相信號。
該同相電路450的輸出，作為調諧電路1的輸出從輸出端子192取出，同時將該同相電路450的輸出通過分壓電路160后的信號經由反饋電阻170反饋到前級移相電路410C的輸入側。然后，將該反饋信號與通過電阻174輸入的信號相加，并將該相加后的信號的電壓施加于前級移相電路410C的輸入端(圖42所示的輸入端122)。
另外，上述同相電路450的增益，由上述電阻454、456、460的各電阻值決定，通過調整各電阻的電阻值，可以補償由圖41所示的2個移相電路410C、430C、及分壓電路160造成的衰減及在反饋回路中產生的損失，且能將調諧電路整體的回路增益設定在1以下。
此外，由于從調諧電路1的輸出端子192取出輸入分壓電路160之前的同相電路450的輸出信號，所以可以使調諧電路1F本身具有增益，因而可以在進行調諧動作的同時將信號的振幅放大。
圖41所示的調諧電路，在各移相電路410C、430C的內部包含CR電路，但也可以采用將CR電路置換為由電阻和電感器構成的LR電路后的移相電路構成調諧電路。
圖46是表示包含LR電路的移相電路的結構的電路圖，示出置換圖41所示調諧電路1F的前級移相電路410C的一種可能的結構。該圖所示的移相電路410L，具有將圖41所示移相電路410C內的由電容器414和可變電阻416構成的CR電路置換成由可變電阻416和電感器417構成的LR電路后的結構，并將電阻418和電阻420的各電阻值設定為相同的值。而插接在電感器和FET412的漏極之間的電容器419，用于阻止直流電流。
上述移相電路410L的輸入輸出電壓等關系，如圖47的矢量圖所示，可以看作是分別將圖43所示的電壓VC1置換成可變電阻116兩端的電壓VR1、將圖43所示的電壓VR1置換成電感器417兩端的電壓VL1。
另外，如假定由電感器417和可變電阻416構成的LR電路的時間常數為T1(如設電感器417的電感為L、可變電阻416的電阻值為R，則T1＝L/R)，則圖46所示的移相電路410L的傳遞函數可以不加修改地采用式(2)所示的K2(但式中的a1＜1)，圖47所示的相移量_7，也與上述的式(6)給出的_1相同。
因此，圖46中示出的移相電路410L與圖42中示出的移相電路410C基本等效，因而可以將圖42所示的移相電路410C置換為圖46所示的移相電路410L。
而如果將圖42所示的移相電路410C與圖46所示的移相電路410L進行比較，則使形成可變電阻416的FET的柵電壓改變時的各相移量的變化方向相反。例如，在移相電路410C中，使可變電阻416的柵電壓上升而使電壓VR1減低時，調諧頻率向高頻側變化。另一方面，在移相電路410L中，使可變電阻416的柵電壓上升而使電壓VR1減低時，調諧頻率向低頻側變化。因此，在將移相電路410C置換成移相電路410L時，在圖13中，必須將觸發器63的2個端子與三態緩沖器700、702的連接調換，或將2個三態緩沖器700、702的輸出端的連接端彼此調換，即必須作若干的變更，以便使從頻率控制電路2向調諧電路施加的控制電壓的變化方向與調諧電路的調諧頻率的變化方向變成反向。
圖48是表示包含LR電路的移相電路的另一種結構的電路圖，示出置換圖41所示調諧電路1F的后級移相電路430C的一種可能的結構。該圖所示的移相電路430L，具有將圖44所示移相電路430C內的由電阻436和電容器434構成的CR電路置換成由電阻436和電感器437構成的LR電路后的結構，并將電阻438和電阻440的各電阻值設定為相同的值。而插接在電阻436和FET432的漏極之間的電容器439，用于阻止直流電流。
上述移相電路430L的輸入輸出電壓等關系，如圖49的矢量圖所示，可以看作是分別將圖45所示的電壓VR2置換成電感器437的兩端電壓VL2、將圖45所示的電壓VC2置換成可變電阻436的兩端電壓VR2。
另外，如假定由電阻436和電感器417構成的LR電路的時間常數為T2(如設電阻436的電阻值為R、電感器417的電感為L，則T2＝L/R)，則圖48所示的移相電路430L的傳遞函數可以不加修改地采用式(3)所示的K3(但式中的a2＜1)，圖49所示的相移量_8，也與上述的式(7)給出的_2相同。
因此，圖48中示出的移相電路430L與圖44中示出的移相電路430C基本等效，因而可以將圖44所示的移相電路430C置換為圖48所示的移相電路430L。
這樣，可以將圖41中示出的2個移相電路410C和430C中的任何一個、或雙方置換為圖46、圖48所示出的移相電路410L、430L。在將2個移相電路410C和430C的雙方置換為移相電路410L、430L的情況下，通過對調諧電路的整體進行集成，很容易使調諧頻率達到高的頻率。
另外，在只將2個移相電路410C、430C中的任何一個置換為移相電路410L或430L的情況下，在對含有構成LR電路的電感器、或將該電感器除去的調諧電路的整體進行集成時，可以防止因溫度變化而引起的調諧頻率的變化、即可以進行所謂的溫度補償。
而在將2個移相電路410C、430C中的至少一個置換為移相電路410L或430L的情況下，也可將分壓電路160省略而將后級移相電路的輸出直接反饋到前級側。或者，也可以將分壓電路160內的電阻162去掉而只采用電阻164。當省去分壓電路160時，或將電阻162去掉時，可以只進行調諧動作。
圖50是表示調諧電路的另一變形例的電路圖。在該圖中示出的調諧電路1G，在結構上包含2個移相電路410C、410C′，通過將各自的輸入交流信號的相位移動規定量而在規定頻率下進行合計為180°的相移；反相電路480，將后級移相電路410C′的輸出信號再次反轉；及加法電路，分別通過反饋電阻170和輸入電阻174將從反相電路480輸出的信號(反饋信號)與在輸入端子190上輸入的信號(輸入信號)以規定的比例相加。
前級移相電路410C，其詳細結構及輸入輸出的相位關系，與采用圖42和圖43說明過的一樣，例如，假定由電容器414和可變電阻416構成的CR電路的時間常數為T1，則頻率為ω＝1/T1時的相移量_5，為沿時針轉動方向(相位滯后方向)的270°。
而后級移相電路410C′，其基本結構與上述前級移相電路410C相同，具有將移相電路410C內的可變電阻416置換為電阻值固定的電阻415的結構。因此，例如，假定由電阻415和電容器414構成的CR電路的時間常數為T3，則頻率為ω＝1/T3時的相移量_5′，為沿時針轉動方向(相位滯后方向)的270°。
這樣，由2個移相電路410C、410C′的總體產生的相位滯后方向的合計相移量，在規定的頻率下，等于_5+_5′＝270°+270°＝540°(＝180°)。
另外，反相電路480，在結構上包含FET482，分別與在漏極和正電源之間的電阻484及在源極和地之間的電阻486連接；及電阻488，用于在FET482的柵極上施加規定的偏壓。當在FET482的柵極上輸入交流信號時，從FET482的漏極輸出使相位反轉后的反相信號。此外，該反相電路480具有由2個電阻484、486的電阻比決定的規定增益。
這樣，在規定頻率下，由2個移相電路410C、410C′使相位移動180°，并由連接于后級的反相電路480使相位進一步反轉，因而由這3個電路的總體產生的合計相移量為360°。因此，將反相電路480的輸出通過反饋電阻170反饋到前級移相電路410C的輸入側，并將該反饋信號與通過輸入電阻174輸入的信號相加，同時，通過調整反相電路480的增益，進行與圖2所示的調諧電路1同樣的調諧動作。
另外，在圖50所示的調諧電路1G中，將反相電路480的輸出通過反饋電阻170進行了反饋，但也可以與圖41所示的調諧電路1F一樣，在該反相電路480的后級連接分壓電路160。
圖51是表示調諧電路的另一變形例的電路圖。與圖50不同，在結構上包含圖41所示的后級移相電路430C。
圖51所示的調諧電路1H，在結構上包含2個移相電路430C′、430C，通過將各自的輸入交流信號的相位移動規定量而在規定頻率下進行合計為180°的相移；反相電路480，使后級移相電路430C的輸出信號的相位進一步反轉；及加法電路，分別通過反饋電阻170和輸入電阻174將從反相電路480輸出的信號(反饋信號)與在輸入端子190上輸入的信號(輸入信號)以規定的比例相加。
后級移相電路430C，其詳細結構及輸入輸出的相位關系，與采用圖44和圖45說明過的一樣，例如，假定由電容器434和電阻436構成的CR電路的時間常數為T2，則頻率為ω＝1/T2時的相移量_6，為沿時針轉動方向(相位滯后方向)的90°。
而前級移相電路410C′，其基本結構與上述后級移相電路430C相同，具有將移相電路430C內的電阻435置換為可以由從外部施加的控制電壓改變電阻值的可變電阻436的結構。因此，例如，如假定由可變電阻436和電容器434構成的CR電路的時間常數為T4，則頻率為ω＝1/T4時的相移量_6′，為沿時針轉動方向的90°。
這樣，在規定頻率下，由2個移相電路430C′、430C使相位移動180°，并由連接于后級的反相電路480使相位進一步反轉，因而由這3個電路的總體產生的合計相移量為360°。因此，將反相電路480的輸出通過反饋電阻170反饋到前級移相電路430C′的輸入側，并將該反饋信號與通過電阻174輸入的信號相加，同時，通過調整反相電路480的增益，進行與圖2所示的調諧電路1同樣的調諧動作。
另外，與圖41所示的調諧電路一樣，在圖51所示的調諧電路中，也可以在反相電路480的后級連接分壓電路160，從而在調諧的同時進行放大。
同時，上述各種調諧電路1F、1G、1H等，由2個移相電路和同相電路或2個移相電路和反相電路構成，并由連接后的3個電路總體在規定頻率下使合計的相移量為360°，從而可進行規定的調諧動作。因此，當只著眼于相移量時，3個電路按怎樣的順序連接，具有一定程度的自由度，可以根據需要決定連接順序。
另外，在上述圖50和圖51所示的調諧電路1G、1H中，給出了在移相電路內部包含CR電路的例，但也可以將在內部包含LR電路的移相電路級聯連接而構成調諧電路。例如，可以連接圖46所示的移相電路410L以代替圖50所示調諧電路的前級移相電路410C，也可以連接將移相電路410L的可變電阻116置換為電阻值固定的電阻后的移相電路，以代替后級移相電路410C′。或者，可以連接將圖48所示移相電路430L的電阻436置換為可變電阻后的移相電路，以代替圖51所示調諧電路的前級移相電路430C′，也可以連接移相電路430L以代替后級移相電路430C。
圖52是表示調諧電路的第12變形例的電路圖。在該圖中示出的調諧電路1J，在結構上包含同相電路550，不改變所輸入的交流信號的相位地進行輸出；2個移相電路510C、530C，分別使輸入信號的相位移動規定量，從而在規定的頻率下進行合計為360°的相移；分壓電路160，由設在后級移相電路530C的更后一級的電阻162和164構成；及加法電路，由于分別通過反饋電阻170和輸入電阻174(假定輸入電阻174的電阻值為反饋電阻170的電阻值的n倍)使分壓電路160的分壓輸出(反饋信號)和在輸入端子190輸入的信號(輸入信號)按規定比例相加。
同相電路550起緩沖器的作用，設置該電路的目的是為了防止在將前級移相電路510C與上述加法電路直接連接時產生信號損失等。同相電路550，例如由發射極跟隨器電路或源極跟隨器電路構成。在選擇反饋電阻170等各元件的元件參數以將直接連接時的損失等抑制到最低限度的情況下，在構成調諧電路時也可以將該同相電路550省去。
圖53是將圖52所示的前級移相電路510C的結構抽出后示出的電路圖。該圖所示的前級移相電路510C，在結構上包含差動放大器512，用于以規定的放大倍數將2個輸入的差分電壓放大后輸出；電容器514和可變電阻516，將在輸入端122上輸入的信號的相位移動規定量后輸入到差動放大器512的同相輸入端子；電阻518和520，不改變在輸入端122上輸入的信號的相位而將其電壓電平分壓為大約1/2后輸入到差動放大器512的反相輸入端子。
上述可變電阻516，例如，如圖53所示，采用在結型FET的源·漏之間形成的溝道作為電阻體，通過改變柵電壓，可以使電阻值在一定范圍內任意變化。
當在圖53所示的輸入端122上輸入規定的交流信號時，通過電阻518和電阻520將施加在輸入端122上的電壓Ei分壓為大約1/2后的電壓施加于差動放大器512的反相輸入端子。
另一方面，當輸入信號輸入到輸入端122時，在電容器514和可變電阻516的連接點上出現的信號輸入到差動放大器512的同相輸入端子。由于輸入信號輸入到由電容器514和可變電阻516構成的CR電路的一端，所以，由該CR電路將輸入信號的相位移動規定量后的信號電壓施加于差動放大器512的同相輸入端子。差動放大器512輸出以規定的放大倍數將按上述方式施加于2個輸入端子的電壓的差分放大后的信號。
圖54是表示圖53所示前級移相電路510C的輸入輸出電壓與出現在電容器等上的電壓之間的關系的矢量圖。
如該圖所示，出現在可變電阻516兩端的電壓VR1與出現在電容器114兩端的電壓VC1相互之間相差90°的相位，將二者矢量相加后，等于輸入電壓Ei。因此，在輸入信號的振幅恒定而只是頻率變化的情況下，可變電阻416的兩端電壓VR1及電容器514的兩端電壓VC1沿著圖54所示的半圓圓周變化。
另外，將施加于差動放大器512的同相輸入端子的電壓(可變電阻516的兩端電壓VR1)與施加于的反相輸入端子的電壓(電阻520的兩端電壓Ei/2)矢量相減，可得差分電壓Eo′。該差分電壓Eo′，在圖54所示的半圓中，可以用以其中心點為起點、以電壓VR1和電壓VC1在圓周上的交點為終點的矢量表示，其大小等于半圓的半徑Ei/2。
以規定的放大倍數將該差分電壓Eo′放大后，可得差動放大器512的輸出電壓Eo。因此，在上述移相電路510C中，不論輸入信號的頻率為何值，輸出電壓Eo都是恒定的，因而可作為全通電路操作。
另外，從圖54可以清楚看出，由于電壓VR1與電壓VC1在圓周上相交成直角，所以，輸入電壓Ei與電壓VR1的相位差，當頻率ω從0到∞變化時，以輸入電壓Ei為基準沿時針轉動方向(相位滯后方向)從270°到360°變化。于是，移相電路510C的整體的相移量_9，根據頻率而在180°到360°之間變化。
同樣，圖55是將圖52所示的后級移相電路530C的結構抽出后示出的電路圖。該圖所示的后級移相電路530C，在結構上包含差動放大器532，用于以規定的放大倍數將2個輸入的差分電壓放大后輸出；電阻526和電容器534，將在輸入端142上輸入的交流信號的相位移動規定量后輸入到差動放大器532的同相輸入端子；電阻538和540，不改變在輸入端142上輸入的信號的相位而將其電壓電平分壓為大約1/2后輸入到差動放大器532的反相輸入端子。
當在圖55所示的輸入端142上輸入規定的交流信號時，通過電阻538和電阻540將施加在輸入端142上的電壓Ei分壓為大約1/2后的電壓，施加于差動放大器532的反相輸入端子。
另一方面，當輸入信號輸入到輸入端142時，在電阻536和電容器534的連接點上出現的信號輸入到差動放大器532的同相輸入端子。由于輸入信號輸入到由電阻536和電容器534和構成的CR電路的一端，所以，由該CR電路將輸入信號的相位移動規定量后的信號電壓施加于差動放大器512的同相輸入端子。差動放大器532輸出以規定的放大倍數將按上述方式施加于2個輸入端子的電壓的差分放大后的信號。
圖56是表示后級移相電路530C的輸入輸出電壓與出現在電容器等上的電壓之間的關系的矢量圖。
如該圖所示，出現在電容器534兩端的電壓VC2與出現在電阻536兩端的電壓VR2相互之間相位相差90°的相位，將二者矢量相加后，等于輸入電壓Ei。因此，在輸入信號的振幅恒定而只是頻率變化的情況下，電容器534的兩端電壓VC2及電阻536的兩端電壓VR2沿著圖56所示的半圓圓周變化。
另外，將施加于差動放大器532的同相輸入端子的電壓(電容器534的兩端電壓VC2)與施加于反相輸入端子的電壓(電阻540的兩端電壓Ei/2)矢量相減，可得差分電壓Eo′。該差分電壓Eo′，在圖56所示的半圓中，可以用以其中心點為起點、以電壓VC2和電壓VR2在圓周上的交點為終點的矢量表示，其大小等于半圓的半徑Ei/2。
以規定的放大倍數將該差分電壓Eo′放大后，可得差動放大器532的輸出電壓Eo。因此，在上述移相電路530C中，不論輸入信號的頻率為何值，輸出電壓Eo都是恒定的，可作為全通電路操作。
另外，從圖56可以清楚看出，由于電壓VC2與電壓VR2在圓周上相交成直角，所以，輸入電壓Ei與電壓VC2的相位差，當頻率ω從0到∞變化時，從0°到90°變化。于是，移相電路530C的整體的相移量_10，根據頻率而在0°到180°之間變化。
按照上述方式，在2個移相電路510C、530C的每一個中分別將相位移動規定量，并如圖54和圖56所示，在規定頻率下，由2個移相電路510C、530C的總體輸出相移量合計為360°的信號。
另外，后級移相電路530C的輸出，被從輸出端子192作為調諧電路1J的輸出取出，同時，將使該移相電路530C的輸出通過分壓電路160后的信號經由反饋電阻170反饋到同相電路550C的輸入側。然后，將該反饋信號與通過輸入電阻174輸入的信號相加，并將該相加后的信號通過同相電路550輸入到前級移相電路510C。
此外，通過調整上述2個移相電路510C、530C的各自的增益，可以補償圖52所示的二個移相電路510C、530C、分壓電路160的衰減及在反饋回路中產生的損失，且能將調諧電路整體的回路增益設定在1以下。也可以不調整移相電路510C、530C的各自的增益，而調整同相電路550的增益，使其保持1以上的值。
從調諧電路1J的輸出端子192取出的是輸入到分壓電路160前的移相電路530C的輸出，所以，可以保持調諧電路1J本身的增益，因而能在進行調諧動作的同時將信號的振幅放大。
在圖52所示的調諧電路中，當不需要放大動作時，也可將分壓電路160省略，而將移相電路530C的輸出直接反饋到前級側。或者，使分壓電路160內的電阻162的電阻值為極小的值，從而將分壓比設定為1。
圖52所示的調諧電路1J，雖然其構成為在各移相電路510C、530C中包含CR電路，但也可以采用將CR電路置換為由電阻和電感器構成的LR電路后的移相電路構成調諧電路。
圖57是表示包含LR電路的移相電路的另一種結構的電路圖，示出置換圖52所示調諧電路1J的前級移相電路510C的一種可能的結構。該圖所示的移相電路510L，具有將圖52所示移相電路510C內的由電容器514和可變電阻516構成的CR電路置換成由可變電阻516和電感器517構成的LR電路后的結構。與電感器517串聯連接的電容器519，用于阻止直流電流，其阻抗在動作頻率下設定得極小、即具有大的靜電電容。
圖57是表示移相電路510L的輸入輸出電壓與出現在電感器等上的電壓的關系的矢量圖。如假定由可變電阻516和電感器517構成的LR電路的時間常數為T1(如設可變電阻516的電阻值為R、電感器517的電感為L，則T1＝L/R)，則圖58所示的移相電路510L的相移量_11與上述的式(6)給出的_1相同。
而如果將圖52所示的移相電路510C與圖57所示的移相電路510L進行比較，則使形成可變電阻516的FET的柵電壓改變時的各相移量的變化方向相反。例如，在移相電路510C中，使可變電阻516的柵電壓上升而使電壓VR1減低時，調諧頻率向高頻側變化。另一方面，在移相電路510L中，使可變電阻516的柵電壓上升而使電壓VR1減低時，調諧頻率向低頻側變化。因此，在將移相電路510C置換成移相電路510L時，在圖13中，必須將觸發器63的2個端子與三態緩沖器700、702的連接調換，或將2個三態緩沖器700、702的輸出端的連接端彼此調換，即必須作若干的變更，以便使從頻率控制電路2向調諧電路施加的控制電壓的變化方向與調諧電路的調諧頻率的變化方向變成反向。
圖59是表示包含LR電路的移相電路的另一種結構的電路圖，示出置換圖52所示調諧電路1J的前級移相電路530C的一種可能的結構。該圖所示的移相電路530L，具有將圖55所示移相電路530C內的由電阻536和電容器534構成的CR電路置換成由電感器537和電阻536構成的LR電路后的結構。與電感器537串聯連接的電容器539，用于阻止直流電流，其阻抗在動作頻率下設定得極小、即具有大的靜電電容。
該移相電路530L具有將圖55所示移相電路530C內的由電阻536和電容器534構成的CR電路置換為由電感器537和電阻536構成的LR電路后的結構。
圖60是表示移相電路530L的輸入輸出電壓與出現在電感器等上的電壓的關系的矢量圖。如假定由電感器537和電阻536構成的LR電路的時間常數為T2(如設電感器537的電感為L、電阻536的電阻值為R、，則T2＝L/R)，則圖60所示的移相電路530L的相移量_12與上述的式(7)給出的_2相同。
這樣，圖57中示出的移相電路510L及圖59中示出的移相電路530L，分別與圖53或圖55所示的移相電路510C、530C等效，因而在圖52所示的調諧電路1J中，可分別將前級的移相電路510C置換為圖57中示出的移相電路510L、將后級的移相電路530C置換為圖59中示出的移相電路530L。在將2個移相電路510C、530C的雙方置換為移相電路510L、530L時，通過對調諧電路的整體進行集成，很容易使調諧頻率達到高的頻率。
另外，在只將2個移相電路510C、530C中的任何一個置換為移相電路510L或530L的情況下，在對含有構成LR電路的電感器、或將該電感器除去的調諧電路的整體進行集成時，可以防止因溫度變化而引起的調諧頻率的變化、即可以進行所謂的溫度補償。
在圖52中示出的調諧電路1J包含移相方向彼此不同的2個移相電路，但也可以將結構基本相同的2個移相電路組合而構成調諧電路。
圖61是表示調諧電路的另一種結構的電路圖。在該圖中示出的調諧電路1K，在結構上包含反相電路580，用于將所輸入的交流信號反相后輸出；2個移相電路510C、510C′，通過將各自的輸入交流信號的相位移動規定量而在規定頻率下進行合計180°的相移；分壓電路160，由設置在后級的移相電路510C′的更后級上的電阻162和164構成；及加法電路，分別通過反饋電阻170和輸入電阻174將分壓電路160的分壓輸出(反饋信號)與在輸入端子190上輸入的信號(輸入信號)以規定的比例相加。
前級移相電路510C，其詳細結構及輸入輸出的相位關系，與采用圖53和圖54說明過的一樣，后級移相電路510C′，具有將前級移相電路510C內的可變電阻516置換為電阻值固定的電阻515的結構。因此，在規定的頻率下，由2個移相電路510C、510C′的總體產生的合計相移量為180°。
另外，連接在2個移相電路510C、510C′的前級的反相電路580，用于使所輸入的交流信號反相，例如由發射極接地電路或源極接地電路、或者將運算放大器與電阻組合的電路實現。
這樣，在規定頻率下，由2個移相電路510C、510C′使相位移動180°，并由連接于前級的反相電路580使相位進一步反轉，因而由這3個電路的總體產生的合計相移量為360°。
另外，后級移相電路510C′的輸出，從輸出端子192作為調諧電路1K的輸出取出，同時，將使后級移相電路510C′的輸出通過分壓電路160后的信號經由反饋電阻170反饋到反相電路580的輸入側。然后，將該反饋的信號與通過電阻174輸入的信號相加，并將該相加后的信號輸入到反相電路580。
這樣，將分壓電路160的輸出通過反饋電阻170反饋到反相電路580的輸入側，并將該反饋信號與通過電阻174輸入的信號相加，同時，調整2個移相電路510C、510C′的增益，以補償由分壓電路160或在反饋電阻170與輸入電阻174的連接部產生的損失等，從而可以進行與圖52所示調諧電路1J相同的調諧動作及放大動作。另外，也可以不調整移相電路510C、510C′各自的增益，而調整反相電路580的增益。
在圖61所示的調諧電路1K中，當不需要放大動作時，也可將分壓電路160省略，而將移相電路510C′的輸出直接反饋到前級側。或者，使分壓電路160內的電阻162的電阻值為極小的值，從而將分壓比設定為1。
圖62是表示調諧電路的另一變形例的電路圖。與圖55不同，在結構上包含圖52所示的后級移相電路530C。
圖62所示的調諧電路1L，在結構上包含2個移相電路530C′、530C，通過將各自的輸入交流信號的相位移動規定量而在規定頻率下進行合計180°的相移；反相電路580，用以使后級移相電路530C的輸出信號的相位進一步反轉；及加法電路，分別通過反饋電阻170和輸入電阻174將從反相電路580輸出的信號(反饋信號)與在輸入端子190上輸入的信號(輸入信號)以規定的比例相加。
后級移相電路530C，其詳細結構及輸入輸出的相位關系，與采用圖55和圖56說明過的一樣，例如，假定由電容器534和電阻536構成的CR電路的時間常數為T2，則頻率為ω＝1/T2時的相移量_10，為沿時針轉動方向(相位滯后方向)的90°。
而前級移相電路530C′，其基本結構與上述后級移相電路530C相同，具有將移相電路530C內的電阻536置換為可以由從外部施加的控制電壓改變電阻值的可變電阻535的結構。因此，例如，假定由可變電阻535和電容器534構成的CR電路的時間常數為T2，則頻率為ω＝1/T2時的相移量_10′，為沿時針轉動方向的90°。因此，在規定頻率下，由2個移相電路530C′、530C的總體產生的合計相移量為180°。
這樣，在采用上述移相電路530C′、530C時，在規定頻率下，也是由2個移相電路530C′、530C使相位移動180°，并由連接于前級的反相電路580使相位進一步反轉，因而由這3個電路的總體產生的合計相移量為360°因此，在上述調諧電路1L中，將分壓電路160的輸出通過反饋電阻170反饋到反相電路580的輸入側，并將該反饋信號與通過輸入電阻174輸入的信號相加，同時，調整2個移相電路530C、530C′的增益，以補償由分壓電路160或在反饋電阻170與輸入電阻174的連接部產生的損失等，且將反饋回路的回路增益設定在1以下，從而可以進行與圖61所示調諧電路1K等相同的調諧動作及放大動作。
另外，圖61和圖62所示的調諧電路1K、1L，將內部包含CR電路的移相電路級聯連接，但也可以在至少一個移相電路內部包含LR電路。
具體地說，在圖61所示的調諧電路1K中，將前級移相電路510C置換為圖57所示的移相電路510L，或將后級移相電路510C′置換為采用電阻值固定的電阻515代替圖57所示的移相電路510L內的可變電阻516后的移相電路510L′。或者，將2個移相電路510C、510C′的雙方置換為上述的移相電路510L、510L′。
另外，在圖62所示的調諧電路1L中，將前級移相電路530C′置換為采用可變電阻535代替圖59所示的移相電路530L內的電阻536后的移相電路530L′，或將后級移相電路530C置換為圖59所示的移相電路530L。或者，將移相電路530C′、530C的雙方置換為上述的移相電路530L′、530L。
但是，在將圖61所示的前級移相電路510C置換為圖57所示的移相電路510L時，或將圖62所示的前級移相電路530C′置換為將圖59所示的移相電路530L的電阻變更為可變電阻535后的移相電路時，由于形成可變電阻的FET的柵電壓改變時的各相移量的變化方向相反，所以，在圖13中，必須將觸發器63的2個輸出端子與三態緩沖器700、702的連接調換，或將2個三態緩沖器700、702的輸出端的連接端彼此調換，即必須作若干的變更，以便使從頻率控制電路2向調諧電路施加的控制電壓的變化方向與調諧電路的調諧頻率的變化方向變成反向。
在圖61和圖62所示的調諧電路1K、1L中，當不需要放大動作時，也可將分壓電路160省略，而將移相電路510C′等的輸出直接反饋到前級側。或者，使分壓電路160內的電阻162的電阻值為極小的值，從而將分壓比設定為1。
同時，上述各種調諧電路1J、1K、1L，在結構上包含反相電路和2個移相電路、或同相電路和2個移相電路，并當著眼于相移時由連接3個電路后的總體在規定頻率下使合計的相移量為360°，從而可進行規定的調諧動作。因此，當只著眼于相移量時，在前級使用二個移相電路中哪一個，或者將上述3個電路按怎樣的順序連接，具有一定程度的自由度，可以根據需要決定連接順序。
同時，在圖1等中示出的各種調諧機構，使在構成調諧電路的移相電路中的一個移相電路內的可變電阻116等用結型FET形成，但也可以采用其他元件構成可變電阻。
圖63是表示將圖3所示移相電路110C內的可變電阻116置換為用MOS型的FET形成的可變電阻126的結構的電路圖。這樣，可以用在MOS型的FET的源·漏間形成的溝道作為電阻體。在這種情況下，通過改變施加于柵極的控制電壓即可使該FET的溝道電阻變化，所以，可以使調諧電路1等的調諧頻率在一定范圍內任意變化。
另外，在上述各調諧電路中，通過改變前級移相電路內部的可變電阻116的電阻值來改變調諧頻率，但也可以將該可變電阻置換為固定電阻，同時將后級移相電路內部的電阻136等置換為由結型或MOS型FET形成的可變電阻，并通過改變施加于該FET柵極的控制電壓而使總體的調諧頻率改變。但當控制電壓改變時的相移方向變成反向時，在圖13中，必須將觸發器63的2個端子與三態緩沖器700、702的連接調換，或將2個三態緩沖器700、702的輸出端的連接端彼此調換，即必須作若干的變更，以便使從頻率控制電路2向調諧電路1施加的控制電壓的變化方向與調諧電路1的調諧頻率的變化方向變成反向。
或者，也可以在前級和后級移相電路內部分別設置可變電阻。在這種情況下，由于可以同時改變2個移相電路的各自的相移量，所以，具有能夠將總體的調諧頻率變化量、即調諧頻率的變化范圍設定得很大的優點。進一步，在圖2等中，也可以將調諧電路內的2個移相電路的前后位置交換。
另外，上述移相電路110C等，通過改變與電容器114等串聯連接的可變電阻116等的電阻值而使相移量變化，從而改變總體的調諧頻率，但也可以通過改變電容器114等的靜電電容來改變總體的調諧頻率。
例如，通過將2個移相電路的至少一個內所包含的電容器114等置換為可變電容元件來改變其靜電電容，可以使各移相電路的相移量改變，從而改變調諧頻率。更具體地說，上述可變電容元件，可以由能夠改變施加在陽極·陰極之間的反向偏置電壓的變容二極管、或能夠通過柵極電壓改變柵極電容的FET形成。而為使施加于上述可變電容元件的反向偏置電壓可變，只須將阻止直流電流用的電容器與該可變電容元件串聯連接即可。
另外，在圖2等中，移相電路110C內的可變電阻116由FET形成，但也可以用FET以外的元件形成可變電阻116。例如，圖64是采用FET以外的元件作為移相電路110C或130C內的可變電阻時的一例的電路圖。在該圖中示出的結構是，使調諧電路1所包含的一個移相電路110C′在結構上包含CdS光耦合器，同時，在頻率控制電路2所包含的電壓合成電路7E與該移相電路110C′之間連接將控制電壓變換為控制電流的電壓-電流變換電路200。
圖64所示的移相電路110C′，具有將圖3所示移相電路110C內的用FET形成的可變電阻116置換為由CdS光傳感器及發光二極管構成的CdS光耦合器177的結構。該光耦合器177所包含的CdS傳感器，具有發光二極管的發光量越多電阻值越小的特性，所以，可以將這種CdS光耦合器177作為其電阻值可隨從外部施加的控制電流而變化的可變電阻使用。
圖64所示的電壓合成電路7E，具有將圖13所示電壓合成電路7部分地改變后的結構，其不同點是將圖13的電壓合成電路7內的由可變電阻706和電阻722構成的偏置電路去掉。
另外，圖64所示的電壓-電流變換電路200，在結構上包含運算放大器204，在其反相輸入端子上通過電阻202輸入電壓合成電路7E的輸出即控制電壓；及可變電阻206，用于產生可變的偏置電壓。
運算放大器204，在輸出端子與反相輸入端子之間連接著上述光耦合器177內的發光二極管，同相輸入端子接地。因此，當電壓合成電路7E的輸出電壓(控制電壓)確定時，由電阻202和可變電阻206的電阻比決定的規定電流流過光耦合器177內的發光二極管，使與該發光二極管相對的CdS光傳感器具有與發光二極管的發光量對應的一定的電阻值。
因此，通過降低電壓合成電路7E的輸出電壓，使流過發光二極管的電流值減小而減少發光量，就可以使CdS光傳感器具有的電阻值增大，從而使調諧電路1的調諧頻率降低。相反，通過升高電壓合成電路7E的輸出電壓，使流過發光二極管的電流值增大而增加發光量，即可使CdS光傳感器具有的電阻值減小，從而使調諧電路1的調諧頻率升高。這種關系與由上述FET形成的可變電阻和控制電壓的關系相同，可以通過完全相同的控制程序使調諧電路1的調諧頻率與輸入信號的頻率一致。
這樣，通過采用光耦合器177作為可變電阻，也可以構成實現上述實施形態的調諧機構的調諧電路。當采用光耦合器177作為可變電阻時，不論可變電阻的兩端電壓等是何值，總是可以得到一定的電阻值，所以具有很容易獲得畸變小的調諧輸出的優點。但是，由于不可能將包含光耦合器的調諧電路1的整體在半導體襯底上進行集成，所以只有將光耦合器177作為單個部件用連接線等接線。
另外，在上述的實施形態中，由采用運算放大器的移相電路110C等構成調諧電路1-1E，從而能實現高的穩定性，但在象本實施形態的移相電路110C等這樣的用法中，在偏移電壓或電壓增益上并不要求有那么高的性能，所以，也可以使用具有規定放大倍數的差動放大器代替各移相電路內的運算放大器。
圖65是在采用運算放大器的結構中將移相電路的動作所需要的部分抽出的電路圖，整體作為具有規定放大倍數的差動放大器而進行操作。該圖所示的差動放大器，包括由FET構成的差動輸入級100、對該差動輸入級100供給恒定電流的恒流電路102、對恒流電路102供給規定偏置電壓的偏置電路104、及與差動輸入級100連接的輸出放大器106。如該圖所示，省去了實際運算放大器所包含的用于獲得電壓增益的多級放大電路，因而可以使差動放大器的結構簡化，并能實現寬的頻帶。這樣，通過進行電路的簡化，可以提高動作頻率的上限，所以能夠提高采用這種形態的差動放大器構成的調諧電路1等的調諧頻率上限。
另外，本發明并不限定于上述各種實施形態，在本發明的基本實質范圍內可以實施各種變形。
例如，在圖2中示出了詳細結構的調諧電路1等，采用反饋電阻170作為反饋阻抗元件、采用輸入電阻174作為輸入阻抗元件，但由于只要能將輸入到各元件的信號相加而不改變相位關系即可，所以可以用電容器代替電阻形成反饋阻抗元件及輸入阻抗元件，或也可以將電阻和電容等組合并同時調整阻抗的實數部分與虛數部分之比。
反饋電阻170及輸入電阻174中的至少一個電阻，還可以用可變電阻構成，從而能使調諧電路1等的調諧頻帶寬度可變。
另外，在圖2所示的移相電路110C等中，可變電阻116由一個FET構成，但也可以將p溝道的FET與n溝道的FET并聯連接而構成一個可變電阻。這樣，通過將2個FET組合而構成可變電阻，由于可以改善FET的非線性區域，所以能減小調諧輸出的畸變。
產業上的應用可能性如上所述，本發明的調諧方式，由于對調諧電路的調諧頻率進行反饋控制以消除調諧電路的輸入信號頻率與調諧頻率的偏差，所以能夠可靠地使調諧頻率與輸入信號的頻率一致。因此，在將調諧電路整體集成時，即使每片制成的芯片存在離散偏差，調諧特性也不會有偏差。另外，即使決定調諧頻率的各元件的參數隨溫度等而變化，調諧頻率也不發生變化，所以也適合于集成化。
權利要求
1.一種調諧控制方式，其特征在于備有調諧電路，包含2個級聯連接的全通型移相電路、及將后級的上述移相電路的輸出作為反饋信號反饋到前級的上述移相電路的輸入側、同時將上述反饋信號與輸入信號相加后輸入到前級的上述移相電路的加法電路，并僅使靠近規定頻率的信號通過；及頻率控制電路，當對上述調諧電路輸入了其頻率靠近上述規定頻率的信號時，根據上述調諧電路的輸入輸出信號之間的相位差，使上述調諧電路的調諧頻率與上述調諧電路的輸入信號的頻率一致。
2.根據權利要求1所述的調諧控制方式，其特征在于上述調諧電路所包含的上述2個移相電路的至少一個可以根據從上述頻率控制電路輸出的控制信號改變相移量，當輸入到上述調諧電路的信號的頻率與上述調諧電路的調諧頻率不同時，通過改變上述2個移相電路的至少一個的相移量，使上述調諧頻率與上述調諧電路的輸入信號的頻率一致。
3.根據權利要求2所述的調諧控制方式，其特征在于上述頻率控制電路備有同步整流電路，根據與上述調諧電路的輸出信號同步的參照信號，對上述調諧電路的輸入信號進行同步整流；及控制信號生成電路，根據上述同步整流電路的輸出對上述調諧電路的輸入輸出信號間的相位差進行檢測，并輸出使上述調諧電路的調諧頻率向著消除該相位差的方向變化的控制信號。
4.根據權利要求3所述的調諧控制方式，其特征在于上述同步整流電路備有參照信號生成電路，輸出與上述調諧電路的輸出信號同步的參照信號；及開關，與上述參照信號同步地使上述調諧電路的輸入信號通過或切斷。
5.根據權利要求4所述的調諧控制方式，其特征在于上述參照信號生成電路包含電壓比較器，通過將上述調諧電路的輸出信號的電壓電平與規定電壓值進行比較，輸出與該比較結果對應的矩形波作為上述參照信號；上述開關將上述矩形波具有的2個電壓電平分別作為接通狀態和斷開狀態，在接通狀態時使上述調諧電路的輸入信號通過。
6.根據權利要求3所述的調諧控制方式，其特征在于上述控制信號生成電路備有脈沖變換電路，根據上述同步整流電路的輸出，輸出具有與上述調諧電路的輸入輸出信號間的相位差對應的脈沖寬度的信號；極性判別電路，根據上述調諧電路的輸入輸出信號中的任何一個，判斷上述相位差的極性；及電壓合成電路，用于產生與從上述脈沖變換電路輸出的信號的脈沖寬度成比例的電壓分量，同時，按照上述極性判別電路的判斷結果，通過將該電壓分量與規定電壓相加或相減而進行控制電壓合成；將由上述電壓合成電路合成的上述控制電壓作為上述控制信號輸出。
7.根據權利要求6所述的調諧控制方式，其特征在于上述脈沖變換電路包含電壓比較器，通過將從上述同步整流電路輸出的同步整流輸出的電壓電平與規定電壓值進行比較，輸出具有與該比較結果對應的脈沖寬度的信號。
8.根據權利要求6所述的調諧控制方式，其特征在于上述極性判別電路，按照與上述脈沖變換電路輸出信號的上升或下降同步的時序，根據上述參照信號進行上述相位差的極性判斷。
9.根據權利要求8所述的調諧控制方式，其特征在于上述極性判別電路包含級聯連接的2級觸發器，與上述脈沖變換電路輸出信號的上升或下降同步地保持與上述參照信號對應的邏輯電平。
10.根據權利要求9所述的調諧控制方式，其特征在于上述極性判別電路還包含使上述脈沖變換電路的輸出信號延遲規定時間的延遲元件，根據上述脈沖變換電路輸出信號的上升或下降按照上述規定延遲時間的時序，進行上述相位差的極性判斷。
11.根據權利要求6所述的調諧控制方式，其特征在于上述電壓合成電路備有2個開閉裝置，根據上述極性判別電路的判斷結果，使上述脈沖變換電路的輸出信號通過或切斷；及電壓相加裝置，按照從上述2個開閉裝置中的任何一個輸出的信號的脈沖寬度，進行電壓的相加，并按照其中的另一個輸出的信號的脈沖寬度，進行電壓的相減。
12.根據權利要求11所述的調諧控制方式，其特征在于上述2個開閉裝置分別備有第1輸入端子、第2輸入端子、及輸出端子，在上述第1輸入端子上輸入表示上述極性判別電路的判斷結果的信號，在上述第2輸入端子上輸入上述脈沖變換電路的輸出信號，按照上述第1輸入端子的電壓電平，從上述輸出端子輸出其邏輯電平與上述第2輸入端子相同或不同的信號。
13.根據權利要求12所述的調諧控制方式，其特征在于上述2個開閉裝置分別由三態緩沖器、模擬開關、及邏輯門中的任何一個構成。
14.根據權利要求11所述的調諧控制方式，其特征在于上述電壓相加裝置包含對上述2個開閉裝置各自的輸出電壓的差分進行運算的差分電路。
15.根據權利要求14所述的調諧控制方式，其特征在于上述電壓相加裝置還包含用于將上述差分電路的輸出的高頻分量除去的濾波電路。
16.根據權利要求3所述的調諧控制方式，其特征在于在上述同步整流電路的后級連接低通濾波器，當對上述調諧電路被輸入AM波時，從上述低通濾波器輸出AM檢波信號。
17.根據權利要求3所述的調諧控制方式，其特征在于上述頻率控制電路備有高頻除去電路，用于將與在上述控制信號生成電路中生成的上述控制信號相關的信號所含有的規定頻率以上的高頻分量除去，在上述調諧電路輸入FM波時，從上述高頻除去電路輸出FM檢波信號。
18.根據權利要求2所述的調諧控制方式，其特征在于上述調諧電路所包含的上述2個移相電路的至少一個包含差動放大器，第1電阻的一端與反相輸入端子連接，并通過上述第1電阻輸入交流信號；第2電阻，連接在上述差動放大器的輸出端與上述差動放大器的反相輸入端子之間；及串聯電路，由電容器或電感器的電抗元件和第3電阻構成，可以根據上述控制信號改變時間常數，并與上述第1電阻的另一端連接；將上述第3電阻及上述電抗元件的連接部與上述差動放大器的同相輸入端子連接。
19.根據權利要求18所述的調諧控制方式，其特征在于上述調諧電路備有不改變所輸入的交流信號的相位而進行輸出的同相電路，上述同相電路插接在由上述級聯連接的2個移相電路形成的反饋回路的一部分內；上述調諧電路，僅使靠近由上述級聯連接的2個移相電路的總體產生的相移量合計為360°的頻率的信號通過。
20.根據權利要求18所述的調諧控制方式，其特征在于上述調諧電路備有使所輸入的交流信號的相位反轉后輸出的反相電路，上述反相電路插接在由上述級聯連接的2個移相電路形成的反饋回路的一部分內；上述調諧電路，僅使靠近由上述級聯連接的2個移相電路的總體產生的相移量合計為180°的頻率的信號通過。
21.根據權利要求18所述的調諧控制方式，其特征在于在上述級聯連接的2個移相電路的前級插入由晶體管構成的跟隨器電路。
22.根據權利要求18所述的調諧控制方式，其特征在于在由上述級聯連接的2個移相電路形成的反饋回路的一部分內插入分壓電路；上述調諧電路將輸入到上述分壓電路的交流信號作為調諧信號輸出。
23.根據權利要求18所述的調諧控制方式，其特征在于構成上述級聯連接的2個移相電路內的上述串聯電路的電阻的至少一個，由可變電阻形成，按照上述控制信號的電壓電平改變上述可變電阻的電阻值，即可改變上述調諧電路的調諧頻率。
24.根據權利要求18所述的調諧控制方式，其特征在于上述差動放大器是運算放大器。
25.根據權利要求18所述的調諧控制方式，其特征在于將構成部件在半導體襯底上整體形成。
26.根據權利要求2所述的調諧控制方式，其特征在于上述調諧電路所包含的2個移相電路的至少一個包含差動放大器，第1電阻的一端與反相輸入端子連接，并通過上述第1電阻輸入交流信號；第1分壓電路，連接于上述差動放大器的輸出端子；第2電阻，連接在上述第1分壓電路的輸出端與上述差動放大器的反相輸入端子之間；及串聯電路，由電容器或電感器的電抗元件和第3電阻構成，可以根據上述控制信號改變時間常數，并與上述第1電阻的另一端連接；將上述第3電阻及上述電抗元件的連接部與上述差動放大器的同相輸入端子連接。
27.根據權利要求26所述的調諧控制方式，其特征在于上述調諧電路備有不改變所輸入的交流信號的相位而進行輸出的同相電路，上述同相電路插接在由上述級聯連接的2個移相電路形成的反饋回路的一部分內；上述調諧電路，僅使靠近由上述級聯連接的2個移相電路的總體產生的相移量合計為360°的頻率的信號通過。
28.根據權利要求26所述的調諧控制方式，其特征在于上述調諧電路備有使所輸入的交流信號的相位反轉后輸出的反相電路，上述反相電路插接在由上述級聯連接的2個移相電路形成的反饋回路的一部分內；上述調諧電路，僅使靠近由上述級聯連接的2個移相電路的總體產生的相移量合計為180°的頻率的信號通過。
29.根據權利要求26所述的調諧控制方式，其特征在于在上述級聯連接的2個移相電路的前級插入由晶體管構成的跟隨器電路。
30.根據權利要求26所述的調諧控制方式，其特征在于在由上述級聯連接的2個移相電路形成的反饋回路的一部分內插入第2分壓電路；上述調諧電路將輸入到上述第2分壓電路的交流信號作為調諧信號輸出。
31.根據權利要求26所述的調諧控制方式，其特征在于構成上述級聯連接的2個移相電路內的上述串聯電路的電阻的至少一個，由可變電阻形成，按照上述控制信號的電壓電平改變上述可變電阻的電阻值，即可改變上述調諧電路的調諧頻率。
32.根據權利要求26所述的調諧控制方式，其特征在于上述差動放大器是運算放大器。
33.根據權利要求26所述的調諧控制方式，其特征在于將構成部件在半導體襯底上整體形成。
34.根據權利要求2所述的調諧控制方式，其特征在于上述調諧電路所包含的上述2個移相電路的至少一個包含差動放大器，第1電阻的一端與反相輸入端子連接，并通過上述第1電阻輸入交流信號；第2電阻，連接在上述差動放大器的反相輸入端子與輸出端子之間；第3電阻，一端與上述差動放大器的反相輸入端子連接，另一端接地；及串聯電路，由電容器或電感器的電抗元件和第4電阻構成，可以根據上述控制信號改變時間常數，并與上述第1電阻的另一端連接；將上述第4電阻及上述電抗元件的連接部與上述差動放大器的同相輸入端子連接。
35.根據權利要求34所述的調諧控制方式，其特征在于上述調諧電路備有不改變所輸入的交流信號的相位而進行輸出的同相電路，上述同相電路插接在由上述級聯連接的2個移相電路形成的反饋回路的一部分內；上述調諧電路，僅使靠近由上述級聯連接的2個移相電路的總體產生的相移量合計為360°的頻率的信號通過。
36.根據權利要求34所述的調諧控制方式，其特征在于上述調諧電路備有使所輸入的交流信號的相位反轉后輸出的反相電路，上述反相電路插接在由上述級聯連接的2個移相電路形成的反饋回路的一部分內；上述調諧電路，僅使靠近由上述級聯連接的2個移相電路的總體產生的相移量合計為180°的頻率的信號通過。
37.根據權利要求34所述的調諧控制方式，其特征在于在上述級聯連接的2個移相電路的前級插入由晶體管構成的跟隨器電路。
38.根據權利要求34所述的調諧控制方式，其特征在于在由上述級聯連接的2個移相電路形成的反饋回路的一部分內插入分壓電路；上述調諧電路將輸入到上述分壓電路的交流信號作為調諧信號輸出。
39.根據權利要求34所述的調諧控制方式，其特征在于構成上述級聯連接的2個移相電路內的上述串聯電路的電阻的至少一個，由可變電阻形成，按照上述控制信號的電壓電平改變上述可變電阻的電阻值，即可改變上述調諧電路的調諧頻率。
40.根據權利要求34所述的調諧控制方式，其特征在于上述差動放大器是運算放大器。
41.根據權利要求34所述的調諧控制方式，其特征在于將構成部件在半導體襯底上整體形成。
42.根據權利要求2所述的調諧控制方式，其特征在于上述調諧電路備有不改變所輸入的交流信號的相位而進行輸出的同相電路，上述同相電路插接在由上述級聯連接的2個移相電路形成的反饋回路的一部分內；上述2個移相電路的至少一個，包含變換裝置，將所輸入的交流信號變換為同相和反相的交流信號；串聯電路，由電容器或電感器的電抗元件和第1電阻構成，可以根據上述控制信號改變時間常數；及合成裝置，使由上述變換裝置變換后的一個交流信號通過上述串聯電路的一端、使另一個交流信號通過上述串聯電路的另一端而進行合成。
43.根據權利要求42所述的調諧控制方式，其特征在于上述調諧電路僅使靠近由上述級聯連接的2個移相電路的總體產生的相移量合計為360°的頻率的信號通過。
44.根據權利要求42所述的調諧控制方式，其特征在于在由上述級聯連接的2個移相電路及上述同相電路形成的反饋回路的一部分內插入分壓電路；上述調諧電路將輸入到上述分壓電路的交流信號作為調諧信號輸出。
45.根據權利要求42所述的調諧控制方式，其特征在于上述2個移相電路內的上述變換裝置包含晶體管，在上述晶體管的源極和漏極、或發射極和集電極上分別連接其電阻值基本相等的第2電阻，在上述晶體管的柵極或基極上輸入交流信號，在上述晶體管的源·漏之間或發射極·集電極之間連接構成上述串聯電路的上述電抗元件及上述第1電阻。
46.根據權利要求42所述的調諧控制方式，其特征在于上述級聯連接的2個移相電路內的上述第1電阻的至少一個，由可變電阻形成，按照上述控制信號的電壓電平改變上述可變電阻的電阻值，即可改變上述調諧電路的調諧頻率。
47.根據權利要求42所述的調諧控制方式，其特征在于將構成部件在半導體襯底上整體形成。
48.根據權利要求2所述的調諧控制方式，其特征在于上述調諧電路備有使所輸入的交流信號的相位反轉后輸出的反相電路，上述反相電路插接在由上述級聯連接的2個移相電路形成的反饋回路的一部分內；上述2個移相電路的至少一個，包含變換裝置，將所輸入的交流信號變換為同相和反相的交流信號；串聯電路，由電容器或電感器的電抗元件和第1電阻構成，可以根據上述控制信號改變時間常數；及合成裝置，使由上述變換裝置變換后的一個交流信號通過上述串聯電路的一端、使另一個交流信號通過上述串聯電路的另一端而進行合成。
49.根據權利要求48所述的調諧控制方式，其特征在于上述調諧電路僅使靠近由上述級聯連接的2個移相電路的總體產生的相移量合計為180°的頻率的信號通過。
50.根據權利要求48所述的調諧控制方式，其特征在于在由上述級聯連接的2個移相電路及上述反相電路形成的反饋回路的一部分內插入分壓電路；上述調諧電路將輸入到上述分壓電路的交流信號作為調諧信號輸出。
51.根據權利要求48所述的調諧控制方式，其特征在于上述2個移相電路內的上述變換裝置包含晶體管，在上述晶體管的源極和漏極、或發射極和集電極上分別連接其電阻值基本相等的第2電阻，在上述晶體管的柵極或基極上輸入交流信號，在上述晶體管的源·漏之間或發射極·集電極之間連接構成上述串聯電路的上述電抗元件及上述第1電阻。
52.根據權利要求48所述的調諧控制方式，其特征在于上述級聯連接的2個移相電路內的上述第1電阻的至少一個，由可變電阻形成，按照上述控制信號的電壓電平改變上述可變電阻的電阻值，即可改變上述調諧電路的調諧頻率。
53.根據權利要求48所述的調諧控制方式，其特征在于將構成部件在半導體襯底上整體形成。
54.根據權利要求2所述的調諧控制方式，其特征在于上述調諧電路所包含的上述2個移相電路的至少一個，包括第1串聯電路，由電阻值基本相等的第1和第2電阻構成；第2串聯電路，由電容器或電感器的電抗元件和第3電阻構成；及差動放大器，以規定的放大倍數對構成上述第1串聯電路的第1和第2電阻的連接點的電位與構成上述第2串聯電路的上述電抗元件和第3電阻的連接點的電位的差分進行放大并輸出；在上述第1和第2串聯電路的一端分別輸入交流信號，上述第2串聯電路可以根據上述控制信號改變時間常數。
55.根據權利要求54所述的調諧控制方式，其特征在于上述調諧電路備有不改變所輸入的交流信號的相位而進行輸出的同相電路，上述同相電路插接在由上述級聯連接的2個移相電路形成的反饋回路的一部分內；上述調諧電路，僅使靠近由上述級聯連接的2個移相電路的總體產生的相移量合計為360°的頻率的信號通過。
56.根據權利要求54所述的調諧控制方式，其特征在于上述調諧電路備有使所輸入的交流信號的相位反轉后輸出的反相電路，上述反相電路插接在由上述級聯連接的2個移相電路形成的反饋回路的一部分內；上述調諧電路，僅使靠近由上述級聯連接的2個移相電路的總體產生的相移量合計為180°的頻率的信號通過。
57.根據權利要求54所述的調諧控制方式，其特征在于在由上述級聯連接的2個移相電路形成的反饋回路的一部分內插入分壓電路；上述調諧電路將輸入到上述分壓電路的交流信號作為調諧信號輸出。
58.根據權利要求54所述的調諧控制方式，其特征在于構成上述級聯連接的2個移相電路內的上述第1和第2串聯電路的電阻的至少一個，由可變電阻形成，按照上述控制信號的電壓電平改變上述可變電阻的電阻值，即可改變上述調諧電路的調諧頻率。
59.根據權利要求54所述的調諧控制方式，其特征在于將構成部件在半導體襯底上整體形成。
60.根據權利要求2所述的調諧控制方式，其特征在于上述調諧電路包含在一端輸入上述輸入信號的輸入阻抗元件、及在一端輸入上述反饋信號的反饋阻抗元件；上述加法電路將上述輸入阻抗元件的另一端的信號與上述反饋阻抗元件的另一端的信號相加。
61.根據權利要求60所述的調諧控制方式，其特征在于通過改變上述輸入阻抗元件與上述反饋阻抗元件的元件參數之比，改變上述調諧電路的頻帶寬度。
全文摘要
調諧機構具有調諧電路1、及包含同步整流電路3、脈沖變換電路5、極性判別電路6和電壓合成電路7的頻率控制電路2。同步整流電路3與調諧電路1的輸出同步地進行與輸入信號對應的同步整流,脈沖變換電路5,根據同步整流輸出,輸出具有與輸入信號頻率和調諧頻率的偏差(相位差)相當的脈沖寬度的信號。極性判別電路6判斷相位差的極性,電壓合成電路7按照所判斷的相位差的極性將與從脈沖變換電路5輸出的脈沖對應的電壓相對于規定電壓進行合成并生成施加于調諧電路1用的控制電壓。而調諧電路1根據來自頻率控制電路2的控制電壓使調諧頻率與調諧電路1的輸入信號頻率一致。
文檔編號H03J7/02GK1201568SQ96198160
公開日1998年12月9日 申請日期1996年4月23日 優先權日1995年11月9日
發明者池田毅, 大江忠孝, 岡本明 申請人:池田毅