專利名稱：：頻率為p/q整數比關系的數字器件間同步數據傳輸的方法和設備的制作方法
技術領域：
：本發明總體上涉及同步數據傳輸，更確切地說涉及工作于不同的頻率，卻有P/Q整數比關系的數字邏輯器件之間的同步數據傳輸。計算機系統的頻率，在歷史上總是受可使用的硅技術所限制。換句話說，系統板技術能夠使用的頻率比當時硅技術所能裝備的微處理器頻率要高些。過去設計的計算機系統采用比較落后的技術，微處理器所需的系統板和微處理器都普遍地工作于較低的頻率。但是，由于硅技術已有比系統板技術更為長足的進步，已經出現了技術上的交錯。今天，先進的硅技術為微處理器提供了比目前可用的系統板能夠工作得高得多的頻率。除系統板和微處理器外，在其他的場合里，不同的頻率領域中會發生不同的技術上的制約。例如，一部微處理器和一個超高速緩沖存儲器可以用不同的硅技術來制造，每一種技術有不同的最高工作頻率。一部微處理器和一個浮點單元可以也工作在不同的頻率上是有利的。在這些例子里，超高速緩沖存儲器和(或)浮點單元可以象CPU(中央處理器)一樣裝在同一塊芯片上，或者是在不同的芯片上。甚至于制造在同一塊芯片上時，用于交換數據的個別的功能塊最好工作在不同的頻率。其它設備最好工作在不同頻率的例子是離散邏輯組件和電信器件。因此本發明可應用于各種各樣的數字邏輯器件和存儲器件。今天，為了提供高性能的計算機系統，微處理器最好工作在它最高的可用頻率上，而計算機系統的其它部分則工作于由每一塊系統板技術或其它技術所制約而確定的較低頻率，在這些計算機系統中工作于不同頻率的各個器件之間傳送數據，是一個重要的問題，提供一個非同步傳送機制是一個解決辦法。非同步傳送機制能夠提供精確的數據傳送，但在和微處理器一起使用時卻往往并不需要。非同步傳送機制有一個固有的設計折衷問題，即在數據傳送時間的不確定性和數據傳送的精確度兩者之間的折衷問題。典型的情況如非同步機制設計是以犧牲數據傳送時間的不確定性為代價選擇最佳的數據傳送精確度。微處理器中的同步設計有利于超越非同步設計有幾個理由第一，微處理器設計有效工具被最佳化以供調試同步邏輯設計。利用同步設計技術可使微處理器的設計和使其生效更為方便和更加可靠。第二，同步設計是由采用主機－檢驗器的電路的差錯容許計算機系統進行管理的。在主機－檢驗器系統里，第一個處理器是主機，與第二個處理器(檢驗器)鎖定步進地一起工作。在每一個時鐘周期內，檢驗器處理器監視著兩個處理器在它們的引線上是否產生完全相同的結果以便校核差錯。由于非同步數據傳送設計并不提供必要的鎖定步進工作，所以在主機－檢驗器系統里，它們不可能被采用。一些微處理器內部工作于計算機系統總線頻率的整數倍上。在這樣的計算機系統里，部件間的同步數據傳送工作于不同的頻率上是相當方便的，即較低頻率時鐘的數據傳送邊緣符合于較高頻率時鐘的數據傳送邊緣。因此，較低頻率時鐘(和/或相當于較高頻率時鐘的數據傳送邊緣)的數據傳送邊緣，能夠用來促使數據傳送。但是，整數倍頻率設計只可利用硅技術中量子跳躍技術的進步。例如，如果系統板技術限于50MHz操作，則整數倍的設計中可使用操作于100、150、200、……MHz的微處理器。假設現有可用的硅技術能夠使微處理器操作于120MHz。100MHz以外所增加的20％的性能在整數倍設計中就不利用了。給微處理器設計能夠操作在對系統總線來說有更為靈活的頻率比是很有好處的，同時對微處理器與其它設備之間，在計算機系統總線上也可提供同步數據傳送。總的來說，在多種多樣的數字邏輯和存儲器件之間，如提供同步數據傳送，按照靈活的工作頻率比來運行是大有好處的。本發明提供這些有益的成果。因此，數據器件間同步數據傳輸的系統、方法和設備，需要運行在具有P/Q整數比關系的頻率上。本發明包括在運行于具有P/Q整數比關系的頻率上的設備間提供同步數據傳輸，以及如何在微處理器和計算機系統中付諸實現的方法和設備。本設備在高頻器件和低頻器件間提供同步數據傳送，具有如下的頻率關系低頻率＝(P/Q)×高頻率公式里P和Q代表整數，而且P小于Q。對于高、低頻領域間同步地傳輸的數據來說，設備產生數據傳輸信號能限定安全可靠數據傳輸時間或窗口。以一種方式，安全的數據傳輸窗口是在傳送的數據是穩定的且接收器件能夠接收數據(即準備好接收)的時候。本發明的設備，宜與按高頻時鐘運行的高頻器件接在一起使用，而且也與按低頻時鐘運行的低頻器件接在一起使用，低頻時鐘在實際上是高頻時鐘頻率的P/Q倍，在這里P和Q是整數值。在一個實施例中，本發明的設備包括一個用來指示高頻與低頻時鐘的預定相位關系的器件，一個響應指示器件和高頻時鐘的器件，用于在安全傳輸窗口期間里產生符合于P和Q值的和預定相位關系的第一個傳送信號；以及一個響應于第一個傳送信號的器件，用于使數據從高頻和低頻器件之中的一個同步地傳輸到另外的一個中去。一種方式中，在要傳送的數據是穩定的，且接收數據的器件能夠接收數據時，安全的傳送窗口至少是高頻時鐘的一個周期。一種方式中，預定相位關系實際上是與高、低頻時鐘的邊緣相重合。一種方式中，P小于Q，而且Q并非是P的整數倍。另外的實施例中，本發明包括一個用來選擇P和Q數值的器件。一種方式中，P和Q選擇器器件包括設備可編程的引腳。另一種方式里，P和Q選擇器器件包括設備的寄存器。另一種方式中，P和Q選擇器器件包括一個執行算法的處理器。另一種方式里，P和Q選擇器器件包括一個執行算法的狀態機。在本發明的特殊實踐中，第一傳送信號發生器器件包括一個計數器器件，它產生響應于高頻時鐘的計數值，并響應于指示器器件將計數值復位至預定的計數值；以及一個譯碼器部件，它聯接于計數器部件，用以譯碼計數值和P、Q值，并按照預定的P和Q的組合和計數值產生第一傳送信號。在另外的實施例中，本發明包括一個P/Q時鐘發生器部件，用以按照P和Q值產生高頻和低頻時鐘中的一個或兩個。一種方式中，P/Q時鐘發生器部件響應于高頻時鐘，按照P/Q值產生低頻時鐘。在另一方式中，P/Q時鐘發生器部件響應于低頻時鐘，按照P、Q值產生高頻時鐘。在一個特殊的實踐中，P/Q時鐘發生器包括一個分頻器部件，響應于低頻時鐘，用以產生具有實際上等于[低頻時鐘]/P的頻率的第二個信號；以及一個鎖相環，響應予第二個信號，用以產生實際上為低頻時鐘的頻率的Q/P倍的高頻時鐘。本發明利用舉例進行說明，并且不限于附圖的圖形，附圖中相同的標號表示同樣的元件，其中圖1是本發明設備的一種實施例的框圖；圖1A是具有可編程引線的P/Q選擇器的框圖；圖1B是具有可編程寄存器的P/Q選擇器的框圖；圖1C是具有狀態機的P/Q選擇器的框圖；圖1D說明為選擇P/Q的一個算法；圖2說明L-→H_en數據傳送信號的一種方式，L-→H_en信號由接口控制器產生；圖3說明H-→L_en數據傳送信號的一種方式，H-→L_en信號由接口控制器產生圖4是本發明設備的一種實施例在計算機系統的處理器中的框圖；圖5是一組波形圖，表示了圖4的實施例的從系統總線傳送數據到處理器的一種工作方式；圖6是一組波形圖，表示了圖4的實施例的從處理器傳送數據到系統總線的一種工作方式；圖7是P/Q時鐘發生器的一種實施例的框圖；圖8是接口控制器的一種實施例的框圖；圖8A-8H說明接口控制器所產生的“使取樣”和“使驅動”的信號的波形圖，都是在一種方式中，P＝4，Q分別為4至15；圖9是一組波形圖說明同步信號的一種方式；圖10說明計算機的微處理器中本發明設備的一種實施例；以及圖11是本發明方法的流程圖，在工作于不同頻率的器件之間，同步地傳送數據。現敘述工作在具有P/Q整數比關系的頻率上的器件之間提供同步數據傳輸的系統、方法和設備。在以下的敘述里將陳述許多具體細節，如信號名稱、輸入或輸出的信號型式、器件頻率、時鐘頻率、總線頻率和P/Q頻率比等，以便對本發明有個透徹的理解。但是，很顯然，對于一個本領域的技術人員來說，沒有具體細節也是可以實踐本發明的。在另外的情況下為了不致混淆本發明，對各種公知的方法和電路都以框圖形式表示出來。很清楚，本發明可以由晶體管電路來組成，它們已經可以用大家所熟知的CMOS(互補型金屬氧化物半導體)技術，或者其它相當的半導體制造工藝制造出來。此外，本發明可以用其它的制造工藝來實現數字器件的制作。在以下討論中本發明是關于在微處理器中的應用，本發明并不限于那種應用。不同數字器件，諸如離散邏輯器件、存儲器件、在同一芯片上或分開的芯片上的器件、通信器件等等，在它們之間的同步數據傳送的應用也屬于本發明的領域和精神實質之內。圖1是本發明設備的一種實施例的框圖。本發明一般使用于數字器件，它們同步地交換數據并工作于具有P/Q整數比關系的頻率上。在高頻領域中的器件由一個高頻時鐘來同步，而在低頻領域中的器件則由低頻時鐘來同步，低頻時鐘的頻率是高頻時鐘頻率的P/Q倍，在這里P和Q都是整數值。在此實施例中P小于Q以便提供[較高頻率]/[較低頻率]的頻率關系。P/Q同步傳送器件7，在高頻與低頻器件之間提供同步數據傳送。P/Q時鐘發生器10產生一個或多個時鐘。一種方式中，P/Q時鐘發生器接收低頻時鐘(LFclk)作為輸入，并產生高頻時鐘(HFclk)。這種方式中，P/Q時鐘發生器10可以是鎖相環路。另一種方式中，P/Q時鐘發生器10接收高頻時鐘并產生低頻時鐘。還有一種方式，P/Q時鐘發生器10，同時產生高頻和低頻兩種時鐘，高低時鐘頻率有P/Q整數比的關系，這個關系是由公式1所定義的P和Q兩個數值來確定的(公式1)低頻＝(P/Q)×高頻；其中，P＜Q；且P和Q代表整數值。P和Q的數值能夠用各種方法編程、編組或選用。例如，圖1A說明一個P/Q選擇器，選擇P和Q值，包括可編程引線126。圖1B說明一個P/Q選擇器由一個P寄存器和一個Q寄存器所組成。圖1C說明一個P和Q狀態機140，用以選擇P和Q值。圖1D說明用于選擇P和Q值的一個算法。此算法能夠由一個處理器或一個狀態機來執行。例如，一個處理器在缺少P和Q值的情況下，可以上電而工作在最高可用頻率上，并反復地選擇P和Q值，以便與系統總線一起取得最佳工作情況。再一次參照圖1，同步發生器11產生一個同步信號，表明高頻和低頻時鐘的預定相位關系。在一種方式中，同步發生器11是一個鑒相器電路，用于接收高頻和低頻時鐘并在檢測到預定相位關系時產生同步信號，該同步信號能夠在不同的時刻上認定同步信號，示出預定相位關系。在一種方式中，在高頻時鐘周期里，在高頻和低頻時鐘的上升邊緣重合之前認定同步信號。在一種方式中預定相位關系每次出現時，產生同步信號。在另外的方式中，只在預定相位關系第一次出現時，產生同步信號。在一種方式中，預定相位關系是高頻和低頻時鐘的重合邊緣。在另一種方式中，同步信號示出其它重合邊緣或高低頻時鐘的其它相位關系，而且在其它時刻也同樣認定。高頻器件16響應高頻時鐘而工作，亦通過其數據輸入端和數據輸出端(分別為DataIN和DataOUT)與其它器件交換數據。低頻器件18響應低頻時鐘而工作，并且也通過它自身的數據輸入端和數據輸出端(分別為DataIN和DataOUT)交換數據。高低頻器件的數據輸入和輸出端聯接到數據限定器(qualifier)14。在一種方式中，高低頻器件都是組裝著的邏輯器件。在另一方式中，高低頻器件都是分立的邏輯器件。在另一方式中高低頻器件都是處理器。在另外方式中，高低頻器件是微處理器的不同的功能塊，諸如一個CPU和一個超高速緩沖存儲器，或者一個CPU和一個浮點單元。在另一種方式中，高低頻器件是一個CPU和一個超高速緩沖存儲器，分別在不同的芯片上。還有一種方式，高頻器件是一個處理器，而低頻器件是計算機系統的外圍設備和系統總線。數據限定器14將高頻器件的輸入和輸出端分別聯接到低頻器件的輸出和輸入端，并使數據在高低頻器件間傳送。數據限定器14能按照高至低數據傳送信號H-→L_en將數據從高頻器件傳送到低頻器件，并按低至高數據傳送信號L-→H_en將數據從低頻器件傳送到高頻器件。數據傳送信號H-→L_en和L-→H_en分別聯接到數據限定器14的輸入端en1和en2處。一種方式，數據限定器14包括傳送門電路以便按數據傳送信號傳送數據。另一種方式，數據限定器14包括邏輯門電路，例如“與門”，以便用數據傳送信號來限制傳送數據。另一方式，數字限定器14裝有鎖存器，按照數據傳送信號鎖存輸入和輸出數據。還有一方式，數據限定器14裝有鎖存器，由數據傳送信號并響應一個時鐘而啟動鎖存器。接口控制器12接收P和Q值，高頻時鐘和同步信號以及響應于這些輸入，產生高至低H-→L_en和低至高L-→H_en數據傳輸信號，以便分別使同步信號從高到低和從低到高的頻率范圍傳輸。一種方式，接口控制器是一個狀態機。另一方式，接口控制器是一個處理器。還有一種方式，接口控制器是組合的邏輯器件。運行時，數據傳送信號指出安全的數據傳輸時間，或窗口，以便在高低頻器件間同步地傳送數據。一種方式，安全數據傳送時間是在發送頻率里的數據已知是穩定的，同時在接收頻率范圍里的接收器件能夠接收數據。圖2說明圖1中接口控制器12所產生的L-→H_en信號的一種方式。這一方式中，在所選的高頻時鐘周期里，其中沒有低頻時鐘的上升邊緣(即數據改變的邊緣)時L-→H_en信號是有效的。低頻領域里的數據對低頻時鐘的上升邊緣響應而改變。在有效的L-→H_en期間，由于低頻領域數據在那個時間的期間里是穩定的，同時高頻器件在那個高頻時鐘周期里能夠接收數據，所以從低頻到高頻領域傳送數據是安全的。另外的方式，低頻領域數據響應于低頻時鐘的下降邊緣而改變，而在所選的高頻時鐘周期里，其中沒有低頻時鐘的下降邊緣時L-→H_en信號是有效的。另一種方式在所選的高頻時鐘周期里，其中沒有低頻時鐘的數據改變邊緣，L-→H_en信號是有效的。一種方式，數據的傳送也可由讀信號或寫信號來限定(qualified)。圖3說明圖1中接口控制器12所產生的H-→L_en信號的一種方式。在此方式里，在高頻時鐘周期里緊接在低頻時鐘的上升邊緣之前(即一個數據接收邊緣)，H-→L_en信號是有效的。按照H-→L_en信號，由高頻器件傳送的數據被鎖存，以便隨后傳送給低頻器件。于是，數據被鎖存，或在低頻時鐘的下一次的上升邊緣上，被低頻器件所接收。在一種方式中，數據的傳送也可由讀或寫的信號所限定。另外的方式，在緊接于低頻時鐘的接收邊緣之前的一個以上高頻時鐘周期，H-→L_en數據傳送信號也可有效。此種方式中從高頻領域來的數據在被低頻器件接收之前有額外的時間得到穩定。另外的方式，在低頻時鐘的數據接收邊緣期間，H-→L_en數據傳送信號可以有效。還有一種方式，低頻時鐘的邊緣是下降邊緣。還有另一方式，在高頻時鐘周期里，其中沒有低頻時鐘的數據改變或數據接收邊緣，H-→L_en信號可以有效。圖4是在計算機系統的處理器50中本發明設備的特殊應用的框圖。此實施例，與圖1的實施例不一樣，而是采用與微處理器和計算機相關的術語來敘述。例如，圖1的低至高和高至低傳送信號在這里稱為“使取樣”和“使驅動”的信號，以反映在它的輸入/輸出端點上取樣和驅動數據的處理器功能。處理器50與系統總線56相聯接，與外部器件54通信。外部器件54按照總線時鐘運行，總線時鐘可以是系統總線的一部分。一種情況，總線時鐘由處理器50產生。另一情況，總線時鐘是外部產生的，然后輸入到處理器50。處理器50包括一個P/Q同步傳送器件48，用于提供高頻處理器核心(core)34與外部器件54之間經過系統總線56的同步數據傳送。P/Q同步傳輸器件包括系統總線接口邏輯器件52。另一種情況，系統總線接口邏輯器件52是外部器件54的一部分。還有一種實施例，系統總線接口邏輯器件52是處理器50外部相分離的器件的一部分。系統總線接口邏輯器件52按照一個抗扭斜(de-skewed)的低頻總線時鐘運行。高頻處理器核心34按照高頻核心時鐘運行。抗扭斜的總線時鐘有與總線時鐘相同的頻率，而且有與核心時鐘相同的相位。總線與核心時鐘的頻率關系是整數比的關系，在下面公式2中加以定義。經抗扭斜后的總線時鐘可使邏輯設計比較簡單。另一種實施例中，用總線時鐘來代替抗扭斜的總線時鐘。處理器50包括一個P/Q時鐘發生器30，它接收一個P值和一個Q值并產生一個或一個以上的時鐘和一個同步信號。一種方式，P/Q時鐘發生器10接收一個總線時鐘作為輸入，并產生一個核心時鐘。這個方式中，P/Q時鐘發生器可以是鎖相環路。另一種方式中，P/Q時鐘發生器30接收核心時鐘并產生總線時鐘。還有一種方式，P/Q時鐘發生器30同時產生總線和核心時鐘。一種方式，P/Q時鐘發生器30產生一個經抗扭斜的總線時鐘，具有與核心時鐘相同的相位。一種方式，P/Q時鐘發生器30產生一個抗扭斜的總線時鐘，具有與總線時鐘相同的相位。核心時鐘和總線時鐘有整數比的關系P/Q，它是按公式2所定義的P和Q兩值所確定的。(公式2)[總線時鐘頻率]＝(P/Q)×[核心時鐘頻率]；其中P和Q代表整數比P/Q的整數值。一種方式，P小于Q，以致總線時鐘頻率低于核心時鐘頻率。另一方式，P大于Q，以致總線時鐘頻率高于核心時鐘頻率。P和Q值的設置可以有各種不同的方法(見圖1A～1D)。一種方式，P、Q值由處理器50的引線所設置。另一方式P、Q值由“寫進”處理器50的寄存器的數值所設置。還有一方式，P、Q值由一個算法所設置。例如，處理器50可以在缺少P和Q值時上電，工作在它的最高可用的核心時鐘頻率，并反復地選擇P和Q值以使其與系統總線有最佳工作狀態。這樣一個算法在BIOS系統里，在一個軟件子程序中，能由處理器來執行，或由處理器的硬件狀態機來執行。同步信號指出時鐘的預定相位關系。一種方式，同步信號實際上指出核心和總線時鐘重合的上升邊緣。另一方式，同步信號實際上指出核心和抗扭斜的總線時鐘重合的上升邊緣。另外方式，同步信號指出時鐘間其他的預定相位關系。同步信號以各種方法指出預定相位關系。一種方式，在核心時鐘周期內，緊接在核心時鐘與抗扭斜的總線時鐘的重合的數據變更邊緣之前，指出重合邊緣，可以認定同步信號。一種方式，對預定相位關系每次出現時產生同步信號。另一方式，只在預定相位關系第一次出現時產生同步信號。另外的方式，同步信號指出各時鐘的其它重合邊緣，并在其它時間對這樣的指出認定同步信號。處理器50也包括一個接口控制器32。接口控制器32接收P和Q值、核心時鐘和同步信號，并且按其輸入產生兩個數據傳輸信號，“使取樣”和“使驅動”，分別使處理器50進行輸入和輸出的數據傳送。一種方式，接口控制器是狀態機。另一方式，接口控制器是處理器。還有一種方式，接口控制器是組合的邏輯器件。運行時，數據傳送信號指出安全數據傳送時間或窗口，以便處理器50分別在其輸入46或輸出44端點上同步地進行數據取樣或驅動數據。另外方式，可用單個I/O端點代替分開的輸入和輸出的端點。為了數據輸入的目的，安全數據傳輸時間是當輸入數據是穩定的和鎖存器42能夠接收數據的時候。為了數據輸出的目的，安全數據傳輸時間是當輸出數據是穩定的和鎖存器38準備好接收數據的時候。處理器50包括一個處理器核心34，響應于核心時鐘來處理數據和指令，并通過系統總線56與外部器件54同步地交換數據。一組鎖存器36、38、40和42聯接于處理器核心34與系統總線56之間以便處理器核心34與外部器件54之間同步地交換數據。鎖存器36聯接接收從處理器核心34的數據輸出端子(DataOUT)來的數據。鎖存器36的啟動和時鐘輸入分別聯接“使驅動”和核心時鐘信號。一種方式，鎖定器是個透明的D-鎖定器，在核心時鐘的低周期里，假如啟動輸入是動作的時候，它是透明的。另一種方式，鎖定器36是個邊緣觸發的D一鎖定器。鎖定器36的輸出聯接到鎖定器38的輸入。鎖定器38的時鐘輸入聯接到抗扭斜的總線時鐘。一種方式，鎖定器38是個邊緣觸發的鎖定器，響應于抗扭斜的總線時鐘的上升邊緣。另一種方式，鎖定器38是個透明的D-鎖定器。鎖定器38的輸出聯接到輸出端點44。另一種方式，不產生抗扭斜的總線時鐘，鎖定器38的時鐘輸入聯接到總線時鐘。鎖定器40聯接到接收從輸入端點46來的數據。鎖定器40的時鐘輸入聯接到抗扭斜的總線時鐘。一種方式，鎖定器40是個邊緣觸發的D-鎖定器，響應于抗扭斜的總線時鐘的上升邊緣。另一種方式，鎖定器40是個透明的D-鎖定器。另一種方式，不產生抗扭斜的總線時鐘，同時鎖定器40的時鐘輸入聯接到總線時鐘。鎖定器42聯接到接收鎖定器40的輸出。鎖定器42的啟動和時鐘輸入分別聯接“使取樣”和核心時鐘信號。一種方式，鎖定器42是個透明的D-鎖定器，在核心時鐘的高周期里，如果啟動輸入動作的時候，它是透明的。另一種方式，鎖定器42是個邊緣觸發的D-鎖定器。鎖定器42的輸出聯接到處理器核心34的數據輸入端子(DataIN)。圖5是一組波形圖，說明圖4的處理器50的工作的一種方式，正從系統總線56向處理器核心34輸入數據。在T1期間，同步信號是高的，表明緊接著的抗扭斜的總線時鐘(或總線時鐘)的上升邊緣符合于核心時鐘的上升邊緣。在T2、T3和T4期間，外部器件54在總線56上驅動輸入數據。在T4期間，響應于抗扭斜的總線時鐘的上升邊緣，鎖定器40鎖定輸入數據。在T5期間，“使取樣”信號動作，表明鎖定器輸入數據是安全可靠的(即輸入數據是穩定的)。響應著動作的“使取樣”信號和核心時鐘的高周期，鎖定器42鎖定從鎖定器40來的輸入數據，鎖定器42的輸出供給處理器核心34的“數據輸入”(DataIN)端子。圖6是一組波形圖，說明圖4的處理器50工作的一種方式，正從處理器核心34向系統總線56輸出數據，供外部器件54使用。在T1期間，同步信號是高的，表明緊接著的抗扭斜的總線時鐘(或總線時鐘)的上升邊緣符合于核心時鐘的上升邊緣。在T3期間，“使驅動”信號動作，表明一個安全可靠的時間鎖定輸出數據，以便接著向輸出端點44傳送。在T3期間，響應著動作的“使驅動”信號和核心時鐘的低周期，鎖定器36鎖定從處理器核心的“數據輸出”(DataOUT)端子來的輸出數據。鎖定器36驅動它的輸出端子上鎖定了的數據，輸入到鎖定器38。在T4期間，響應總線時鐘的上升邊緣，鎖定器38鎖定輸出數據并向系統總線56驅動，供外部器件54使用。圖7是P/Q時鐘發生器一種實施例的框圖。P/Q時鐘發生器70裝有被P所除的分頻器60以及一個倍頻鎖相環路包括62、64、66和68等框塊。被P所除的分頻器60接收P值和總線時鐘，并產生一個輸出信號，頻率為[總線時鐘]/P。一種方式，被P所除的分頻器是個可編程計數器。另一種方式，被P所除的分頻器是個主-從分頻器電路。一個相位-頻率檢測器62接收[總線時鐘]/P的信號和從被Q所除的框塊68的[核心時鐘]/Q的輸出，并產生一個相位誤差信號和一個同步信號。相位誤差信號表明兩個輸入信號之間是否有相位或頻率的差異。一種方式，同步信號表明兩個輸入信號的上升邊緣重合。另一種方式，同步信號表明兩個輸入信號的其它預定相位關系。低通濾波器64接收相位誤差信號并產生一個控制電壓信號。控制電壓信號驅動壓控振蕩器66。響應于控制電壓，壓控振蕩器66產生一個輸出時鐘信號(核心時鐘)，其頻率由控制電壓所確定。被Q所除的分頻器68接收Q值和核心時鐘，并產生[核心時鐘]/Q信號。一種方式，被Q所除的分頻器是可編程計數器。另一種方式，被Q所除的分頻器是主-從分頻器電路。鎖相環路的動作是調整壓控振蕩器66的頻率，致使[核心時鐘]/Q反饋信號具有與[總線時鐘]/P信號相同的相位和頻率。因此，核心時鐘信號的頻率是Q/P乘以總線時鐘信號的頻率。或者，換句話說，總線時鐘頻率是核心時鐘頻率的P/Q倍。一種方式，P小于Q，使總線時鐘頻率比核心時鐘頻率低。圖8是接口控制器的一種實施例的框圖。接口控制器72包括一個計數器76，計數器76有一個四位計數寄存器74，由核心時鐘給以增量并由同步信號復位。一種方式，計數器76由組合邏輯器件實現。譯碼器74接收計數寄存器的數值以及P和Q的數值作為輸入并將它們譯碼，產生“使取樣“和“使驅動”數據傳送信號。一種方式，譯碼器由組合邏輯器件實現。另一種方式，譯碼器是個處理器。另一方式，譯碼器是狀態機。P和Q整數值能夠用各種方法編碼。例如，一種方式，接口控制器用P和Q編碼，定義于表1中。表1<tablesid="table1"num="001"><tablewidth="412">整數值二進制編碼P＝30P＝41Q＝8000Q＝9001Q＝10010Q＝11011Q＝12100Q＝13101Q＝14110Q＝15111</table></tables>一種方式，接口控制器產生“使取樣”和“使驅動”輸出，供[P＝4，Q＝8]和[P＝4，Q＝9]的P和Q編碼，如表2所示。表2圖8A～8H說明“使取樣”和“使驅動”信號的波形圖，如同接口控制器所產生的，一種方式，用于[P＝4，Q＝4](圖8A)直到[P＝4，Q＝15](圖8H)。圖9說明由P/Q時鐘發生器產生的同步信號的一種方式。在此方式中，同步信號在總線時鐘(即高頻時鐘)周期之中并在總線和核心時鐘的重合上升邊緣之前被認定。在一種方式中，對每個重合的上升邊緣出現時，產生同步信號。另一種方式中，只在第一次重合邊緣上，產生同步信號。另外的方式中，符合于高低頻時鐘的其它重合邊緣時，同步信號被認定并對這樣指出的其它時刻也加以認定。圖10說明在計算機系統中本發明設備的一種實施例。響應于較高頻率核心時鐘而工作的微處理器90聯接到系統總線56。系統總線裝有必需的地址、數據和控制等連接線，用以在系統的不同框塊間傳送數據。一種方式中較低頻率的總線時鐘也是系統總線56的一部分。一部用來存貯供微處理器90使用的指令和數據的外部存儲器88、一部能使計算機使用者將信息和命令與微處理器90通信的字母數字輸入設備80、一部用來向計算機使用者顯示信息的顯示設備82以及數據存貯設備84例如用來存貯信息的硬盤，也都聯接到系統總線56。以總線時鐘的頻率將信息傳送到系統總線56上。一個或更多的器件聯接到系統總線56上，并響應于總線時鐘而工作。因為微處理器90按照高頻內部核心時鐘而工作，微處理器90包括一個P/Q同步傳送器件86，用以在微處理器90和聯接到系統總線56的其它器件之間提供同步數據傳送。本發明的設備容許高頻微處理器與計算機系統各低頻組件同步地交換數據。應該清楚，對于一部給定的計算機系統設備，并非全部所示的各組件都是必需的。也應該清楚，在一部給定的計算機系統中可以有另外的組件。一種方式中，微處理器90是圖4的微處理器50。在計算機系統的設計中，在選擇總線和核心時鐘頻率的同時也要提供同步數據傳送，這是本發明提供的較大靈活性。例如，對于當今的系統板設計工作，50或66MHz是最佳的。在一種方式中，對于50和66MHz系統板設計，本發明為P/Q數值和相應的微處理器的表3所定義的頻率提供同步數據傳送。微處理器頻率示于表3的頂行，P/Q值示于左列。相應的總線頻率示于表3中。表3P/Q、CPU頻率與總線頻率的組合在另外一些方式中，可以使用其它的系統板頻率、P/Q組合以及微處理器的頻率。圖11是本發明方法的流程圖。用以對工作在P/Q相關頻率的數字器件間進行同步傳輸數據。步驟100產生低頻時鐘和高頻時鐘，它們有上述公式1的頻率關系。一種方式，上述P/Q時鐘發生器產生時鐘，步驟102產生同步信號指出高頻和低頻時鐘的預定相位關系。一種方式，同步信號指出重合的各時鐘上升邊緣。另一方式，同步信號指出高低頻時鐘的其它重合邊緣。一種方式，同步信號是由上述P/Q時鐘發生器所產生。另一方式，分開的相位檢測電路產生同步信號。步驟104響應同步信號和高頻時鐘，產生一個高至低數據傳送信號(如圖1的H-→L_en)和一個低至高數據傳送信號(如圖1的L-→H_en)。當動作時，數據傳送信號限定安全的數據傳輸時間，用以使同步數據傳送在工作于高和低頻領域里的器件之間。一般情況下安全的數據傳輸時間或窗口，是這樣的時間，即在已經知道發送頻率領域里的數據是穩定的時候且同時在接收頻率領域里的器件能夠接收數據的時候。一種方式，數據傳送信號是由上述的接口控制器所產生的。步驟106，數據限定器，響應于高至低數據傳送信號和高頻時鐘，使數據的傳送從高頻器件(按高頻時鐘工作)到低頻時鐘(按低頻時鐘工作)。步驟108，數據限定器按照低至高數據傳送信號和高頻時鐘，使數據的傳送從低頻器件到高頻器件。這樣，已經敘述了一種系統、方法和設備，用以在數字器件間提供同步數據傳輸，數字器件工作在具有P/Q整數比關系的頻率上。在前面的詳細說明里，本發明已經根據其具體示例性的實施例加以敘述。但是，很顯然對其進行各種不同的修改和變動，沒有脫離本發明廣泛的精神實質和范圍，正如后附的權利要求書中所陳述的那樣。因此，說明書和附圖應看作為一種說明的意義而不是限定的意義。權利要求1.一種與一個按高頻時鐘工作的高頻器件一起使用同時與一個按實際上具有為高頻時鐘P/Q倍的頻率的低頻時鐘工作的低頻器件一起使用的設備，其特征在于P和Q是具有預定值的整數，該設備包括供指示高低頻時鐘的預定相位關系的裝置；響應于指示裝置和高頻時鐘，用來按P和Q及預定相位關系，在安全傳送窗口期間，產生第一傳送信號的裝置；和響應于第一傳送信號，用以提供從高頻和低頻器件中的一個向另一個進行數據的同步傳送的裝置。2.權利要求1的設備，其特征在于安全傳送窗口至少是高頻時鐘的一個周期，其時傳送的數據是穩定的，而且接收數據的器件能夠接收數據。3.權利要求2的設備，其特征在于預定相位關系實際上是高頻和低頻時鐘的重合邊緣。4.權利要求3的設備，其特征在于P小于Q而且Q并非是P的整數倍。5.權利要求4的設備其特征在于還包括聯接于第一傳送信號發生器裝置，用以選擇P和Q值的裝置。6.權利要求5的設備，其特征在于P和Q選擇器裝置包括設備的可編程引線。7.權利要求5的設備，其特征在于P和Q選擇器裝置包括設備寄存器。8.權利要求5的設備，其特征在于P和Q選擇器裝置包括一個執行算法的處理器。9.權利要求5的設備，其特征在于P和Q選擇器裝置包括一個執行算法的狀態機。10.權利要求5的設備，其特征在于第一傳送信號發生器裝置包括計數器裝置，用以按照高頻時鐘產生一個計數值并按照指示器裝置將計數值復位至預定的計數值；以及譯碼器裝置，聯接于計數器裝置，用以對計數值和P、Q值譯碼，并按照預定P和Q的組合與計數值產生第一傳送信號。11.權利要求10的設備其特征在于還包括P/Q時鐘發生器裝置，用以按照P和Q值產生高頻和低頻時鐘。12.權利要求10的設備其特征在于還包括P/Q時鐘發生器裝置，用以響應高頻時鐘并按照P和Q值產生低頻時鐘。13.權利要求10的設備其特征在于還包括P/Q時鐘發生器裝置，用以響應低頻時鐘并按照P和Q值產生高頻時鐘。14.權利要求13的設備，其特征在于P/Q時鐘發生器裝置包括分頻器裝置，響應于低頻時鐘，用以產生第二信號，頻率實際上等于[低頻時鐘]/P；以及一個鎖相環路，響應于第二信號，用以產生高頻時鐘，實際上是低頻時鐘的頻率的Q/P倍。15.一部與第一器件和第二器件一起使用的設備，第一器件和第二器件分別工作在按具有第一頻率的第一時鐘和具有一個實際上等于P/Q乘以第一頻率的第二時鐘，其中P和Q是有預定值的整數，設備包括一個相位檢測中，響應于第一和第二時鐘，用以產生一個同步信號以指出第一和第二時鐘的預定相位關系；一個接口控制器，響應于同步信號和第一時鐘，用以在第一安全傳送窗口期間，按照P和Q產生第一傳送信號；以及一個數據限定器，用以按第一傳送信號，提供從第一和第二器件中的一個將數據同步傳送到另外一個。16.權利要求15的設備，其特征在于第一安全傳送窗口至少有第一時鐘的一個周期，其時要傳送的數據是穩定的，而且接收數據的器件能夠接收數據。17.權利要求16的設備，其特征在于預定相位關系實際上是第一和第二時鐘的重合邊緣。18.權利要求17的設備，其特征在于P小于Q，并且Q不是P的整數倍。19.權利要求17的設備其特征在于還包括一個P選擇器，聯接到接口控制器，用以選擇P的數值；以及一個Q選擇器，聯接到接口控制器，用以選擇Q的數值。20.權利要求19的設備，其特征在于P和Q選擇器裝有設備的可編程引線。21.權利要求19的設備，其特征在于P和Q選擇器裝有設備寄存器。22.權利要求19的設備，其特征在于P和Q選擇器裝有一個執行一個算法的處理器。23.權利要求19的設備，其特征在于P和Q選擇器裝有一個執行一個算法的狀態機。24.權利要求19的設備，其特征在于第一安全傳送窗口至少有第一時鐘的一個周期，其時第一器件提供穩定的第一數據，同時第二器件能夠接收第一數據，接口控制器也用于在第二安全傳送窗口期間產生一個第二傳送信號，其中第二安全傳送窗口至少有第一時鐘的一個周期，其時第二器件提供穩定的第二數據，同時第一器件能夠接收第二數據。25.權利要求24的設備，其特征在于數據限定器用以完成響應于第一傳送信號，將數據從第一器件同步傳送到第二器件，并且完成響應于第二傳送信號，將數據從第二器件同步傳送到第一器件。26.權利要求25的設備，其特征在于接口控制器包括一個計數器，用以響應于第一時鐘產生一個計數值，并響應于同步信號將計數值復位到預定的計數值，以及一個譯碼器，聯接到計數器，用以將計數值和P、Q值譯碼并按第一預定的P和Q的組合和計數值產生第一傳送信號，按第二預定的P和Q的組合和計數值產生第二傳送信號。27.權利要求26的設備其特征在于還包括一個P/Q時鐘發生器，用以按照P和Q產生第一和第二時鐘。28.權利要求26的設備其特征在于還包括一個P/Q時鐘發生器，響應于第一時鐘，用以按照P和Q產生第二時鐘。29.權利要求26的設備其特征在于還包括一個P/Q時鐘發生器響應于第二時鐘，按照P和Q產生第一時鐘。30.權利要求29的設備，其特征在于P/Q時鐘發生器包括一個分頻器，響應于第二時鐘，用以產生一個第三信號，它具有實際上等于[第二時鐘]/P的頻率；以及一個鎖相環路，響應于第三信號，用以產生第一時鐘，它實際上是低頻時鐘頻率的Q/P倍。31.一個計算機系統包括一組總線，用以提供通信接口；低頻器件裝置，聯接到總線裝置并響應于低頻時鐘，用以通過總線裝置發送和接收數據；以及處理器裝置，聯接到總線裝置并響應于高頻時鐘，具有實際上是低頻時鐘Q/P倍的頻率，其中Q與P是整數具有預定的數值，用以執行指令并通過總線裝置發送和接收數據，處理器裝置有一個設備用以在處理器裝置和低頻器件裝置之間提供同步數據傳送，該設備包括用以指示高頻和低頻時鐘的預定相位關系的指示裝置；響應于指示裝置和高頻時鐘，在安全傳送窗口期間，按照P和Q和預定相位關系，用以產生第一傳送信號的裝置；響應于第一傳送信號的一個裝置，用以提供將數據的同步傳送從處理器裝置和低頻器件裝置中的一個送到另外一個。32.權利要求31的計算機系統，其特征在于一個安全傳送窗口至少有低頻時鐘的一個周期，其時，要傳送的數據是穩定的，而且接收數據的器件能夠接收數據。33.權利要求32的計算機系統，其特征在于預定相位關系實際上是高、低頻時鐘的重合邊緣。34.權利要求33的計算機系統，其特征在于P小于Q而且Q并非P的整數倍。35.權利要求34的計算機系統其特征在于還包括一個裝置，聯接于產生第一傳送信號的裝置，用以選擇P和Q值。36.權利要求35的計算機系統，其特征在于P和Q選擇器裝置包括處理器裝置的可編程引線。37.權利要求35的計算機系統，其特征在于P和Q選擇器裝置包括一個處理器裝置的寄存器。38.權利要求35的計算機系統，其特征在于P和Q選擇器裝置包括由處理裝置執行的一個算法。39.權利要求35的計算機系統，其特征在于P和Q選擇器裝置包括執行一個算法的狀態機。40.權利要求35的計算機系統，其特征在于第一傳送信號發生器裝置包括計數器裝置，用于響應于高頻時鐘產生一個計數值并響應于指示器裝置，將計數值復位到一個預定的計數值；以及譯碼器裝置，聯接于計數器裝置，用以將計數值和P和Q的數值進行譯碼，并按預定的P和Q組合與計數值產生第一傳送信號。41.權利要求40的計算機系統其特征在于還包括P/Q時鐘發生器裝置，用以按照P和Q產生高和低頻時鐘。42.權利要求40的計算機系統其特征在于包括P/Q時鐘發生器裝置，響應于高頻時鐘，用以按照P和Q值產生低頻時鐘。43.權利要求40的計算機系統其特征在于還包括P/Q時鐘發生器裝置，響應于低頻時鐘，用以按照P和Q值產生高頻時鐘。44.權利要求43的計算機系統，其特征在于P/Q時鐘發生器系統包括分頻器裝置，響應于低頻時鐘，用以產生具有實際上等于[低頻時鐘]/P頻率的第二信號；以及一個鎖相環路，響應于第二信號，用以產生高頻時鐘，它實際上為低頻時鐘頻率的Q/P倍。45.一個計算機系統包括一條系統總線，用以提供通信接口；一個低頻器件，聯接于系統總線并響應于第二時鐘，用以經過系統總線發送和接收數據；以及一個處理器，聯接于系統總線并響應于具有實際上為第二時鐘Q/P倍頻率的第一時鐘，其中Q和P是具有預定值的整數，用以執行指令并經過系統總線發送和接收數據，處理器有一個設備，用以在處理器和低頻器件之間提供同步數據傳輸，設備包括一個鑒相器，響應于第一和第二時鐘，用以產生一個同步信號，指出第一和第二時鐘的預定相位關系，一個接口控制器響應于同步信號和第一時鐘，用以在第一安全傳送窗口期間；按照P和Q產生第一傳送信號；以及一個數據限定器，響應于第一傳送信號，用以從處理器和低頻器件中的一個向另一個提供數據的同步傳送。46.權利要求45的計算機系統，其特征在于第一傳送窗口至少是第一時鐘的一個周期，其時要傳送的數據是穩定的，同時接收數據的器件能夠接收數據。47.權利要求46的計算機系統，其特征在于預定相位關系實際上是第一和第二時鐘的重合邊緣。48.權利要求47的計算機系統，其特征在于P小于Q，并且Q不是P的整數倍。49.權利要求47的計算機系統其特征在于還包括一個P選擇器，聯接于接口控制器，用以選擇P值；以及一個Q選擇器，聯接于接口控制器，用以選擇Q值。50.權利要求49的計算機系統，其特征在于P和Q選擇器包括處理器的可編程引線。51.權利要求49的計算機系統，其特征在于P和Q選擇器包括處理器的寄存器。52.權利要求49的計算機系統，其特征在于P和Q選擇器包括一個由處理器執行的一個算法。53.權利要求49的計算機系統，其特征在于P和Q選擇器包括執行一個算法的狀態機。54.權利要求49的計算機系統，其特征在于第一安全傳送窗口至少是第一時鐘的一個周期，其時處理器提供穩定的第一數據；同時低頻器件能夠接收第一數據，接口控制器在第二安全傳送窗口期間里也用來產生第二傳送信號，第二安全傳送窗口至少是第一時鐘的一個周期，其時低頻器件提供穩定的第二數據，同時處理器能夠接收第二數據。55.權利要求54的計算機系統，其特征在于數據限定器用以響應于第一傳送信號從處理器向低頻器件提供數據的同步傳送，并用以響應于第二傳送信號從低頻器件向處理器器件提供數據的同步傳送。56.權利要求55的計算機系統，其特征在于接口控制器包括一個計數器，用以響應于第一時鐘產生的計數值并響應于同步信號將計數值復位到預定計數值；以及一個譯碼器，聯接于計數器，用以按照第一預定的P和Q組合和計數值將計數值和P、Q值譯碼并產生第一傳送信號，同時按照第二預定P和Q組合和計數值并產生第二傳送信號。57.權利要求56的計算機系統其特征在于還包括一個P/Q時鐘發生器，用以按照P和Q產生第一和第二時鐘。58.權利要求56的計算機系統，其特征在于還包括一個P/Q時鐘發生器，響應于第一時鐘，用以按照P和Q產生第二時鐘。59.權利要求56的計算機系統，其特征在于還包括一個P/Q時鐘發生器，響應于第二時鐘，用以按照P和Q產生第一時鐘。60.權利要求59的計算機系統，其特征在于P/Q時鐘發生器包括一個分頻器，響應于第二時鐘，用以產生第三信號，頻率實際上等于[第二時鐘]/P；以及一個鎖相環路，響應于第三信號，用以產生第一時鐘，它實際上是低頻時鐘頻率的Q/P倍。61.一種方法，用以在高頻器件和低頻器件之間傳送數據，高頻器件按照高頻時鐘工作，低頻器件按照低頻時鐘工作，頻率實際上是高頻時鐘的P/Q倍，其中P和Q是有預定值的整數，這種方法包括的步驟為指出高、低頻時鐘的預定相位關系；響應于高頻時鐘，在安全傳送窗口期內，按照P和Q以及預定相位關系產生第一傳送信號；以及響應于第一傳送信號，提供同步數據的傳送，從高頻和低頻器件中的一個傳向另外一個。62.權利要求61的方法其特征在于還有步驟同步傳送數據在第一傳送信號期間，從高頻和低頻器件中的一個傳向另外一個。63.權利要求62的方法，其特征在于一個安全傳送窗口，至少有高頻時鐘的一個周期，其時要傳送的數據是穩定的，同時接收數據的器件能夠接收數據。64.權利要求63的方法，其特征在于預定相位關系實際上是高低頻時鐘的重合邊緣。65.權利要求64的方法，其特征在于P小于Q，而且Q不是P的整數倍。66.權利要求65的方法，其特征在于第一傳送信號產生步驟所包括的步驟為響應于高頻時鐘產生一個計數值，并響應于預定相位關系將計數值復位至預定的計數值；將計數值和P、Q值解碼；按照P和Q與計數值的預定組合，產生第一傳送信號。67.權利要求66的方法，其特征在于還包括步驟響應于低頻時鐘，按照P和Q產生高頻時鐘。全文摘要一種設備用以在器件之間同步傳輸數據。器件工作于有P/Q整數比關系的不同頻率，設備使一個或多個工作于高頻的器件與一個或多個工作于低頻的器件同步地交換數據。低頻與高頻有P/Q正數比的關系[低頻]＝(P/Q)×[高頻]；其中P和Q代表整數值，P小于Q，而且Q不需要是P的整數倍。P/Q時鐘發生器按照P/Q頻率比產生高頻和低頻時鐘中的一個或兩個。文檔編號H03K5/26GK1116340SQ9510509公開日1996年2月7日申請日期1995年5月5日優先權日1994年5月10日發明者G·星,M·W·羅德漢梅爾申請人:英特爾公司