專利名稱：具有串聯復合的多累加器的分數n合成的制作方法
技術領域：
本發明一般涉及頻率合成器，更具體地涉及在具有串聯復合的一種鎖存配置中使用多個累加器的一種分數N頻率合成器。鎖存配置同步工作并使該系統能以一些高于單波系統的頻率工作，從而減少寄生信號。
鎖相環路(PLL)頻率合成是用于生成來自電壓控制的振蕩器(VCO)的許多相關信號之一的一種眾所周知的技術。在一個單環路PLL中，來自VCO的一個輸出信號被耦合到一個可編程分頻器。該可編程分頻器可被一個選定的整數除盡，向一個相位檢測器提供一個分頻信號。相位檢測器將該分頻信號與一個來自另一固定頻率振蕩器的基準信號進行比較。分頻信號與基準信號間的任何相位差都從該相位檢測器輸出，通過一個環路濾波器耦合，并作用在該VCO上。該相位差信號使得來自VCO的輸出信號改變頻率，使得該分頻信號與其準信號間的相位誤差成為最小。由于可編程分頻器只能被整數去除，輸出頻率級差被限制在等于該基準信號頻率上。對于單環路PLL，在環路鎖定時間、級差、噪聲性能及寄生信號生成等互相競抗的要求中必須締結一種工程上的妥協。
為了克服單環路PLL的限制，已經開發出能夠以非整數分頻的可編程分頻器。在保持高基準頻率與寬環路帶寬的同時，可以得到基準信號頻率的分數倍的輸出頻率級差。對分數N合成的討論可在美國專利4，816，774號中見到。如該專利中所描述的，使用兩個累加器來模擬分數合成。該模擬在除數的不同整數值間切換而沒有由這種切換所生成的伴隨寄生信號。雙累加器技術通過抵消補償與環路濾波器抑制來減少有害的寄生信號。
所以，分數N頻率合成器的基準信號頻率是由VCO輸出頻率的級差乘以可編程分頻器除數的分母所確定的。分數N合成允許使用大大高于實際信道間隔的基準頻率并且由于減少了低頻寄生輸出而允許在設計中使用較寬的帶寬。較寬的帶寬允許快速鎖定時間以及作用在基準輸入端或分數分頻方案上的寬帶調制的可能性。
不幸的是，該系統是不完善的并且在等于信道間隔的頻率上生成某些寄生信號。雖然理想的信號輸出純凈度較非分數系統為好，但對于某些高質量系統僅有這一點是仍然不夠的。
為了將這一寄生輸出的影響限制到最小，已經研制出多累加器分數N合成系統。這些系統將寄生信號分散成這樣一些頻率，即在這些頻率上濾波是便宜與簡單的。使用具有兩個以上累加器的系統，能夠使這種好處極大地增加。
某些現有的多累加器系統要求累加器“波動”該數據。具體地說，在每一個時鐘脈沖上該數據必須作用在整個數字網絡上。由于構成該系統所使用的數字電路的傳播延時，使得一個多累加器系統的工作頻率的上限相對較低。最終，某些現有的多累加器系統仍會保留剩余噪聲項，它可能引發寄生噪聲信號。為了許多系統的正常工作，這些寄生噪聲信號必須加以消除。
本發明涉及含有至少兩個串聯復合的鎖存累加器網絡的可變頻率合成器。鎖存累加器網絡接受一個用于形成可變除數的數字。
通過在一個分頻網絡中用該可變除數去除輸出信號頻率來控制一個變頻振蕩器的頻率，以形成一個中間信號。將該中間信號與一個基準信號進行比較以生成一個表示這兩個信號之間的相位差的第一誤差信號。這一第一誤差信號輸入到變頻振蕩器中作為對該變頻振蕩器的控制信號。
第一累加器網絡生成一個鎖存輸出信號以及一個表示該數字的積分的第一進位輸出信號。
第二累加器網絡生成一個第二鎖存輸出信號以及一個表示第一鎖存輸出信號的積分的第二進位輸出信號。
第三鎖存累加器網絡生成一個第三鎖存輸出信號以及一個表示第二鎖存輸出信號的積分的第三進位輸出信號。
然后，組合這三個進位輸出信號以構成可變除數信號。先求出第三進位輸出信號的微分并與第二進位輸出信號組合構成一個第五輸出信號。然后，求出這一第五輸出信號的微分并與第一進位輸出信號組合就構成了這個可變除數信號。將這一可變除數信號被輸入到分頻器網絡中。
圖1是可變頻率合成器的方框圖。
圖2是根據本發明的一個(具有串聯復合的)分數N合成器中的一個累加器網絡的總體方框圖。
圖3是根據本發明的一個鎖存累加器網絡圖。
圖4是根據本發明的雙延時鎖存累加器網絡圖。
圖5是根據本發明的雙延時鎖存網絡圖。
圖6是根據本發明的單延時鎖存累加器網絡圖。
圖7是根據本發明的帶剩余誤差校正的雙延時鎖存累加器網絡圖。
圖8是根據本發明的以另一種形式示出的單延時鎖存累加器網絡圖。
圖9是可利用本發明的無線電收發機的方框圖。
圖10是根據本發明的典型鎖存累加器圖。
圖11是根據本發明的頻率對系統各項傳輸函數的衰減的曲線圖。
總的說來，本最佳實施例涉及一個合成器在無線電收發機中的使用。該合成器為分數N型式。在一個累加器網絡之中，該合成器使用多個鎖存累加器以執行一個輸入信號的多重積分。將這些累加器的輸出進行串聯復合以形成一個在合成器中用作可變除數的數據輸出信號。
在圖9中示出了包含可利用本發明的無線電收發機的一種無線電話機901的基本方框圖。這種無線電話機901最好是用于數字無線電話系統中的數字無線電話機。合成器903的輸出分別被接收機905與發送機907使用來產生一個本機振蕩器與一個發送信號。對諸如工作頻率信道等收發機900的功能控制，由控制邏輯909提供并輸入給包含在合成器903之中的一個分數N合成器的第一累加器。
圖1是分數N變頻合成器的總體方框圖。可變振蕩器或稱VCO113提供所要求的輸出頻率信號119并將其送入一個可變數字分頻器電路111。可變分頻器電路輸出信號125被輸入到一個相位比較器109中。相位比較器109的第二輸入是基準振蕩器信號115。相位比較器輸出信號121被送入VCO113的控制輸入端，以便VCO113將調整其輸出頻率信號119，使119除以分頻器電路111的數字分頻比N的結果等于基準振蕩器107的頻率。
在本最佳實施例中，分頻器電路111的分頻比N隨一個周期性序列變化，使得VCO113的輸出頻率信號119可以按照等于基準振蕩器107頻率的分數的頻率級差進行調整。這一周期性序列是由一個多累加器網絡101生成并受數據輸入信號103控制的。
在本最佳實施例中，在全部累加器網絡中使用了如圖10所示的一種鎖存累加器配置。本領域中的一般技術人員可以實現其它等同夠用的累加器配置。這里，各累加器的數據輸出信號1001是來自普通的鎖存電路1003的鎖存輸出。這些累加器的級聯配置在時鐘信號1005的每個時鐘周期上將有一個單加法器延時。這一配置使得來自加法器1007的各累加器進位輸出序列比來自下一個較低級累加器的輸出序列延遲了一個時鐘周期。需要申明的是其它等同夠用的實施例可使用鎖存進位輸出信號1011與數據輸出信號1001的鎖存累加器。
圖2是本系統中所用的累加器網絡類型的展示。這一網絡利用多個鎖存累加器與串聯復合，設計簡單并允許DC頻率偏移直接加到數據輸出(DO)229上。
頻率偏移輸入信號或數據輸入(DI)215從包含在圖9所示的控制邏輯909內的頻率選擇電路輸入并施加到圖2中的第一累加器201上。第一累加器201生成表示數據輸入信號215的積分的輸出信號217、235。數據輸出信號217輸入到第二累加器203。進位輸出信號235直接加到微分器213上，得到數據輸出信號229。這一進位輸出信號235允許DC相位偏移被直接傳送給數據輸出信號229。第二累加器203的數據輸出信號219輸入到第三累加器205，同樣，第三累加器205的數據輸出信號221輸入到第四累加器207。
第四累加器207的進位輸出信號223被微分運算并與來自第三累加器205的進位輸出信號231相組合，得到信號225。信號225被輸入到一個第二微分器211，其運算結果信號與來自第二累加器203的第二進位輸出信號233相組合，得出的信號227被輸入到第三微分器213中。
圖2所示被用作為具有串聯復合的分數N合成的概括說明，這一總方法的具體實現在隨后的圖3、4、5、6、7與8中示出。圖2的圖中沒有鎖存輸出信號或數字延時，這將極大地限制其實用價值。
圖3是圖2中所示的具有串聯復合的分數N合成的一種實現方法。該實現方法包括信號延時與鎖存累加器。本發明的一個重要特征是從一個累加器向下一個累加器提交的數據只出現在一個時鐘周期中。數據絕不在一個時鐘周期中從第一累加器走到第三累加器，從而，防止了在一個時鐘脈沖中“波動”通過所有累加器的問題。鎖存累加器使得網絡101同步。“波動”效應是用以實現本設計的電路設計中所固有的延時的累積。當一給定累加器網絡的固定時鐘頻率與電路的數字延時給定時，波動累加器限制了該網絡中可能包括的累加器數目。在同步系統中，各動作具有一個時鐘周期的固定延時。同步系統在各動作上鎖存數據，所以數據在各時鐘周期中延遲了一個動作。以這一方式，具有許多累加器的一個系統能夠與只有一個累加器的系統同樣快速地工作。
在圖3所示的網絡中，總的系統延時將等于三個時鐘周期加上由內部數字延時引起的三個加法器309、311、313的累積延時。由于在加法器之間增加了固定延時，所以在圖5與6的實現方案中并不出現三個加法器309、311、313的累積延時。在本最佳實施例中，時鐘信號是從除數網絡111的輸出信號125生成的，另一種可能的情況是，時鐘信號可從基準振蕩器107的輸出生成。
注意，由于本系統是數字的，所以在最佳實施例的實現中使用了鎖存累加器。然而，根據本發明可能得出包含模擬積分器的等效模擬系統。
第一累加器301對數據輸入信號333進行數字積分。在時鐘信號的第一次出現時輸出信號335被鎖存。第二累加器303對第一鎖存累加器301的內容進行數字積分，事實上對數據輸入333建立二重積分。在上述時鐘信號第二次出現時，第二累加器303的輸出被鎖存。第三累加器305對第二累加器303的鎖存輸出端上的內容進行數字積分，事實上執行數據輸入333的三重積分。第四鎖存累加器307對第三累加器305的鎖存累加器輸出的內容進行數字積分，實際上建立輸入數據333的四重積分。
第一累加器301的進位輸出信號351表示VCO113的輸出頻率(FO)相對于來自基準振蕩器107的信號輸出頻率已經達到了360度的相位誤差。為了校正這一誤差，在下一個時鐘間隔上，數據輸出信號229增加一個整數，并且第一累加器303的內容減去其自身容量。這一動作實際上從相位比較器輸入信號125的頻率上去掉一個周期，這樣，便在VCO輸出信號(FO)119上得到一個360度的相位校正。
圖2中的導數209、211與213在圖3中由一個數字延時與一個加法器的組合表示，比如315與309。導數是通過保存信號的前一取樣值并從該信號的當前值中減去它來數字地實現的。加法器309同時被用于將第三鎖存累加器347的進位輸出與第四鎖存累加器的導數輸出進行組合。得到的信號343被送去經過兩次后繼的求導數運算。
數字延時允許復合的進位輸出信號與適當的時鐘周期同步。進位輸出信號351在到達加法器313之前被延時了三個連續的時鐘周期。第二鎖存累加器的進位輸出信號349在到達加法器311之前被延遲了兩個時鐘周期。包括從第一鎖存累加器301承受的一個時鐘周期延時，進位輸出信號在第三時鐘周期到達加法器311。第三鎖存累加器的進位輸出347從其建立開始到加到加法器309之前延遲了一個時鐘周期。這一個周期的延時出現在來自第一與第二鎖存累加器的兩個延時之后，從而在第三時鐘周期到達加法器。所以可變除數信號229具有三個時鐘周期延時加上來自鎖存累加器307的輸出與三個加法器309、311、313的波動效應。這一同步系統允許以高得多的時鐘速率工作，從而允許使用數據輸入信號333的周期序列以高得多的速度變化。串聯復合累加器的進位輸出信號減少了累加器網絡中所需的微分器的數目。注意，除了圖4中所示的那些以外，系統中可增加附加的固定延時而不引起內在的問題，然而，這些附加的延時并不能為累加器系統增加任何實際好處。
圖4是帶有鎖存累加器與串聯復合的分數N合成器的方框圖。除了增添了附加在前三個鎖存累加器進位輸出信號455、457、459上的延時423、429、437之外，合成器的累加器網絡的這一實現與圖3中所示的相類似。這些附加的延時元件是加在排列次序較低的累加器上的，這是為了獲得對輸入數據的一個全通響應并獲得一個剩余噪聲校正項。為進行數/模轉換及應用于環路濾波器，剩余噪聲項可以容易地以數字形式重構。剩余誤差校正電路的一個例子示出在圖7中。
圖7是諸如圖4中所示的一個四累加器系統的框圖，其中排列次序最高的鎖存累加器407與次高級鎖存累加器405的內容用于環路濾波器711處的剩余噪聲項的減法運算。鎖存累加器405的內容被延時元件725延遲一次，然后以普通加法運算在723中從最高級鎖存累加器407的內容中減去。這導致在加法器723的輸出端得到等于Z-1Q4的一個項。這里Q4為量化噪聲項。延時元件721與加法器719構成一個數字導數網絡。加法器719的輸出將是-Z-1(1-Z-1)2Q4。延時元件717與加法器715構成第二數字導數網絡。加法器715的輸出將是-Z-1(1-Z-1)2Q4。然后，一個普通的數/模轉換器713將這一輸出信號735轉換成模擬形式并測量其輻值。模擬輸出信號733經由一個電容器729輸入到環路濾波器。電容器729被用作為一個模擬導數網絡將數/模轉換器713的電壓輸出轉換成一個適于環路濾波器711使用的電流，環路濾波器711中相位比較器的驅動是電流源。(通過電容器的電流是電壓的時間導數。)與數據輸出信號453相比，校正項733具有一個附加的延時。這一延時是通過在數據輸出信號去往可變分頻器703的路徑上增加一個延時707加以補償的。這樣，在可變分頻器703的輸入端上的數據序列為DO＝z-5DI+z-1(1-z-1)4Q4其中DO為數據輸出信號DI為數據輸入信號z-x表示在z變換域中的x時鐘周期延時。
由于相位檢測器705所比較的是相位而不是頻率，在通過該相位檢測器705時信號實際上被積分。這樣，相位檢測器輸出的相位項可在Z變換域上表示為φcorr＝Kφ｛DI z-5/(1-z-1)+Q4z-1(1-z-1)3｝其中Kφ為相位檢測器變換增益。數/模轉換器713與電容器729生成的相位校正項可在Z變換域中表示為φcorr＝-AD/ACQ4z-1(1-z-1)3其中AD/A為數/模轉換器增益，而C為電容器729的電容量。如將電容器729的值選擇為等于相位檢測器增益除以D/A變換增益，則可達到抵消任何剩余噪聲項的目的。為了使數據輸出序列噪聲項只依賴于第四累加器407，在來自前三個累加器401、403、405的進位輸出信號中加上附加延時元件423、429、437。這便使噪聲序列能夠容易地重構以供數/模轉換器使用，該轉換器在環路濾波器輸入端上提供誤差校正。沒有這些延時元件，輸出噪聲項將與所有累加器的因素有關。從這種輸出中將難以導出校正波形。
注意，電容器729可用另一種方式的求導數運算來代替。例如，在D/A轉換器前面設置的一個額外的數字延時與一個加法器，諸如在串聯組合的輸出端上所用的那些，即數字延時717與加法器715。為了抵消增益，D/A轉換器713的增益必須等于相位檢測器705的增益。
圖5是圖4中所示的校正與合成累加器網絡的另一種實現。這里，附加的延時523、521分別加在加法器509、511的輸出端上。這些附加的延時的目的是消除加法器串中的數字延時所引起的“波動”效應。如前面所討論的，第四鎖存累加器507的輸出被輸入到加法器509中，如果沒有數字延時523與521，將在可變除數信號557上存在波動效應。通過加上這些延時，便消除了這一波動效應。在第五個時鐘周期中，數據將從加法器509過渡到加法器511。在第六個時鐘周期中，數據將從加法器511過渡到加法器513。從而在每一個時鐘周期中只遇到一個數字延時。這一改型允許更快的時鐘周期。
圖6是另一個實施例，它也在加法器之間包含附加的延時，但在前三個鎖存累加器的輸出端處只有最少的延時。圖6中所示的實施例與圖3所示的實施例相似，只是加上了同步串聯復合。
在本最佳實施例中，調制信息被施加給分數N合成器的多累加器數字網絡400。調制信息是耦合到數據輸入端439的一個24位數的16個最低有效位。由于利用本發明的一個收發機實際上可能用于一個GSM泛歐數字無線電話系統(GSMPanEuropeanDigitalRadiatelephoneSystem)中，因此快速頻率改變、調制、以及低寄生與噪聲電平可用一個分數N合成器來實現。為了調制，分數N合成器使用一張查尋表將要發送的數據流轉換成用于分數N合成器的頻率偏移。合成器的除法環路根據輸入數據流進行調節，以便跟蹤GMSK調制信號所要求的瞬時頻率偏移。這個調整可以在偏頻上或者直接在主頻上進行。
鎖存累加器分數N合成器配置靠大型累加器支持，以消除寄生信號，提供D/A校正來減少離散的寄生信號并且對PLL提供直接的數字調制。在GSM系統中，數據率為270.8333Kb而BT乘積為0.3。這里T為位周期，等于1/270.8333KHz;而B為用于整形基帶數據的高斯濾波器的基帶帶寬。這使得調制時必須以低失真通過PLL的基帶帶寬大約為81KHz。
GMSK信號的實際頻率偏移分量的范圍為10Hz至大約70KHz。由于GSM系統的最佳實施例中需要合成小于10Hz的級差，這一范圍確定了累加器的長度。26MHz的基準頻率至少需要一個22位的累加器。為了便于使用市場上現有的部件，我們選擇24位的。很明顯，由于調制所要求的瞬時頻率偏移大大低于環路濾波器的截止頻率。所以，頻率合成器環路并不衰減由調制引起的任何基頻波段選擇寄生信號。然而，多累加器系統可克服這一問題。
系統的整體傳輸函數前面已定義如下DO＝z-5DI+z-1(1-z-1)4Q4以ejπv＝z代入，使表達式又回到頻域，得出下列DO的表達式(注意，這是一個逐項幅值表達式)DO＝DI+(2-2cosπv)2Q4在上面的表達式中，v是規范化為折疊頻率上的頻率。折疊頻率等于累加器工作時鐘速率的一半。
圖11中示出的頻率對衰減曲線，它顯示了這一表達式的各項的輸出。注意，DI是不帶失真傳送到DO的并且各量化噪聲項(Q)是通過高通濾波的。
有可能并且最好增加級差的密度，使得所有寄生輸出移到非常低的頻率上。以高速時鐘速率使用多個累加器的綜合效應使級差分解過程的量化噪聲大為衰減。這樣，大分母有效地減小寄生信號的頻率，使它們大大地降低到由多累加器結構構成的數字高通濾波器的3分貝拐點以下。使用多個累加器增加高通濾波作用的斜率，增加工作速率，在頻率上使高通濾波器的拐點頻率上升。
通常，累加器網絡101生成一個隨時間變化的分頻比N。給定了一個第N級分數N系統，可將累加器鎖定以得到一個同步系統，在一個時鐘周期中該系統中的數據不需要波動通過一個以上的累加器。在一個單延時系統中，第一或最低級累加器對可變環路分頻器的輸出被延時N-1個時鐘單位，次低級累加器或第二累加器被延時N-2并以此類推直到倒數第二個累加器被延時一個時鐘單位而最后的或最高級累加器則不被延時。在一個雙延時系統中，除了最后的或最高級累加器以外的其它所有累加器的輸出端上都加上了一個附加延時單位。
由于本系統的同步性質，有可能在較高的頻率上進行工作從而加大PLL的帶寬。這在保留主要的與可預測的寄生特性的同時允許更快的鎖定時間及通過分數分頻器的寬帶數字調制。可以得到適用于數字/模擬轉換器方案的剩余誤差的數字表示形式。這一轉換的模擬輸出作用在相位檢測器輸出端上以消除一切剩余噪聲。
鎖存累加器網絡101中的串聯復合允許DC相位校正直接作用在數據輸出信號上。此外，與巴斯噶三角形(Pascaltriangle)系統及類似系統相比，串聯復合減少了進行復合所需的部件的數量。
圖8是圖3中所示的分數N累加器網絡的一個實現的示圖。圖中的網絡布置是用于簡化說明的。例如，累加器網絡849包含累加器833、鎖存器841、數字延時825與827、組合器809及微分器813。這些可以映射到圖3的方框圖上。除各累加器網絡849以外可以加上附加的累加器網絡以構成一個第N級累加器網絡。在第一累加器831與加法器807之間的延時數目等于N-1的一個最小延時系統中，在第一累加器網絡中具有N-1個延時，第二累加器網絡具有N-2，第三具有N-3等等，直到圖8中所示的沒有延時。在一個雙延時系統中，除了最后或最高級累加器網絡以外，每一個累加器網絡有一個附加的延時。
權利要求
1.一種可變頻率合成器，它包含串聯復合的多個鎖存累加器網絡并接受一個用來構成可變除數的數字，通過將可變頻率振蕩器的輸出信號頻率在可變除數分頻器中除以該除數而形成一個中間信號，將該中間信號的相位與一個基準信號進行比較并生成一個指示它們之間的相位差的第一誤差信號，這一第一誤差信號然后又耦合到可變頻率振蕩器的一個控制輸入端上來控制其輸出信號的頻率，該可變頻率合成器包括用于生成一個第一鎖存輸出信號與一個用來構成可變除數的數字的積分的第一進位輸出信號的裝置(403)；用于生成一個第二鎖存輸出信號與一個是所述第一鎖存輸出信號的積分的第二進位輸出信號的裝置(405)；用于生成一個第三鎖存輸出信號與一個是上述第二鎖存輸出信號的積分的第三進位輸出信號的裝置(407)；用于生成一個第五輸出信號的裝置，包括用于對所述第三進位輸出信號進行微分，形成一個第四信號的裝置(415)；用于將所述第四信號與所述第二進位輸出信號進行組合，形成所述第五輸出信號(449)的裝置；用于生成可變除數信號的裝置，包括用于對所述第五輸出信號進行微分，形成一個第六信號的裝置(417)，以及用于組合所述第六信號與所述第一進位輸出信號，形成所述可變除數信號(453)的裝置(411)；以及用于將所述可變除數信號(453)耦合到分頻器(703)的裝置(707)。
2.根據權利要求1的一種可變頻率合成器，其中所述用于生成所述可變除數信號的裝置進一步包括使所述第一進位輸出信號延時一個第一預定時間間隔(425、427、429)，以及所述用于生成所述第五輸出信號的裝置進一步包括使所述第二進位輸出信號延時一個第二預定時間間隔(421、423)。
3.根據權利要求1的一種可變頻率合成器，還包括至少一個用于生成一個鎖存輸出信號與一個是輸入信號積分的進位輸出信號的裝置(401)，以及一個用于生成一個輸出信號的對應裝置(413)，該輸出信號是一個輸出信號的導數與一個鎖存輸出信號的組合。
4.根據權利要求1的一種可變頻率合成器，還包括用于減小該可變頻率合成器的剩余誤差的裝置。
5.根據權利要求4的一種可變頻率合成器，其中所述用于減小誤差的裝置包括用于組合所述第三鎖存輸出信號與所述第二鎖存輸出信號生成一個剩余誤差校正信號的裝置(723);以及用于將所述剩余誤差校正信號耦合到一個環路濾波器的裝置(729)。
6.根據權利要求1的一種可變頻率合成器，其中，所述用于生成所述第五輸出信號的裝置進一步包括使所述第五輸出信號與所述第一進位輸出信號延時一個第四預定時間間隔。
7.根據權利要求1的一種可變頻率合成器，其中，用來構成可變除數的數字(439)響應一個信息信號隨時間變化，以構成一個所要求的連續包絡調制格式。
8.在一種可變頻率合成器的一種信號頻率合成方法，該可變頻率合成器包含串聯復合的多個鎖存累加器網絡并接受一個用于形成一個可變除數的數字，通過在一個分頻器中將變頻振蕩器的輸出信號頻率除以該可變除數形成一個中間信號，將該中間信號的相位與一個基準信號進行比較并生成一個指明它們之間的相位差的一個第一誤差信號，該第一誤差信號耦合到可控振蕩器的控制輸入端來對其輸出信號頻率進行控制，該方法包括下述步驟生成一個第一鎖存輸出信號(441)與一個第一進位輸出信號(459)，它是構成可變除數的數字(439)的一個積分;生成一個第二鎖存輸出信號(443)與一個第二進位輸出信號(457)，它是所述第一鎖存輸出信號(441)的積分;生成一個第三鎖存輸出信號(445)與一個第三進位輸出信號(455)，它是所述第二鎖存輸出信號(443)的積分;生成一個第五輸出信號(451)，該步驟包括微分所述第三進位輸出信號，形成一個第四信號;組合所述第四信號與所述第二進位輸出信號，形成所述第五輸出信號(451);生成該可變除數信號(453)，包括微分第五輸出信號，形成一個第六信號，以及組合所述第六信號與所述第一進位輸出信號，形成所述可變除數信號(453);以及將所述可變除數信號(453)耦合到分頻器(703)上。
9.一個無線電話機(901)，它包含一個無線電接收機(905)、一個無線電發送機(907)以及一個控制器(909)，該無線電話機(901)包括用于為無線電接收機(905)生成一個本機振蕩信號及為發送機(907)生成一個發送信號的裝置(903)，它包括一個可變頻率振蕩器(701)，用于生成一個具有可選擇輸出頻率的輸出信號，該輸出頻率是一個基準信號的頻率的一個有理倍數，用于生成時鐘信號(709)的裝置，分頻裝置(703)，它具有一個耦合于所述可變頻率振蕩器的輸出端的第一輸入端以及耦合于一個可變除數控制信號的一個第二輸入端，所述分頻裝置(703)生成一個中間信號，該中間信號的頻率等于該可變頻率輸出信號的頻率除以所述可變除數控制信號的值，用于將所述中間信號的相位與一個基準信號的相位進行比較并生成指明它們之間的相位差的一個誤差信號的裝置(705)，所述比較裝置的一個輸入端耦合于所述分頻裝置的一個輸出端，所述誤差信號耦合于可變頻率振蕩器的一個控制輸入端，第一裝置，它響應代表一個分數除數值的一個第二控制信號，用于生成一個第一調制信號以周期性地暫時改變所述可變除數信號使得所述分頻裝置具有一個預定的平均有理數除數值，所述生成裝置包括用于積分所述控制信號、形成一個第一輸出信號與一個第一進位輸出信號的裝置(831)，用于在所述時鐘信號的一個第一次出現時鎖存所述第一輸出信號的裝置(839)，以及用于使所述第一進位輸出信號延時直到所述時鐘信號的第三次出現時為止的裝置(819、821、823)，第二裝置(849)，它響應所述第一鎖存輸出信號，用于生成改變所述可變除數的值的一個第二調制信號，包括;用于積分所述第一鎖存輸出信號、形成一個第二輸出信號與一個第二進位輸出信號的裝置(833)，用于在所述時鐘信號的一個第二次出現時鎖存所述第二輸出信號的裝置(841)，用于使所述第二進位輸出信號延時直到所述時鐘信號的第三次出現時為止的裝置(827、825)，以及第三裝置，響應所述第二鎖存輸出信號，用于生成一個改變所述可變除數的值的第三調制信號，包括用于積分所述第二鎖存輸出信號、形成一個第三輸出信號與一個第三進位輸出信號的裝置(835)，用于在所述時鐘信號的第三次出現時鎖存所述第三輸出信號的裝置(843)，用于微分所述第三進位輸出信號并將得出的信號與所述已延時的第二進位輸出信號進行組合以形成一個第四輸出信號的裝置(815)，用于微分所述第四輸出信號，并將得出的信號與所述已延時的第一進位輸出信號進行組合，以形成耦合于所述分頻裝置的所述輸入端的所述可變除數控制信號的裝置(813);以及用于生成所述第二控制信號的裝置，它位于該無線電話機控制器(909)之中，與所述生成所述本機振蕩器信號的裝置(903)的一個第一輸入端相連接。
全文摘要
本發明在無線電話機中使用頻率合成器。合成器具有分數N的類型。該合成器利用多個鎖存累加器，在一個累加器網絡中執行一個輸入信號的多重積分。這些累加器的輸出被串聯組合以構成一個數據輸出信號。數據輸出信號被輸入到一個分頻器網絡并被用作該除數網絡的頻率輸入的可變除數。
文檔編號H03C3/00GK1075579SQ93101809
公開日1993年8月25日 申請日期1993年2月17日 優先權日1992年2月18日
發明者亞歷山大·W·希特艾拉 申請人:莫托羅拉公司