專利名稱：智能可逆計數器的制作方法
技術領域：
本發明涉及微處理器應用技術和脈沖數字電子電路技術。
可逆計數器主要用于測量兩路方向性計數脈沖(一路定義為正向，另一路定義為逆向)在一定時間間隔內的脈沖數差值。在現有技術中，廣泛使用的可逆計數器一般由輸入放大整形電路、可逆計數電路、譯碼驅動顯示電路、時基電路和電源組成。其核心部份可逆計數電路是由觸發器和門電路按可逆計數邏輯設計的(見美國專利USPatent754398)。這種類型的可逆計數器在原理上有一個根本的缺陷由于可逆計數電路和可逆控制電路是分時進行正或者逆計數的，這樣對于同時到達的計數脈沖(同相位信號)，上述兩個電路將無法工作。為克服這種缺陷，目前使用的一般可逆計數器，外部必須加一消對頂電路，以使可能同相位的信號人為地變成不同相位的信號。因而不僅給使用者增添了麻煩，同時也降低了可靠性和測量范圍(如浙江永康儀表廠生產的T223和YK3533可逆計數器，其可逆計數頻率僅為1MHz)。而且現有的可逆計數器都由小規模集成電路設計而成，體積大、功耗大、壽命短、易出故障、維修難，在使用上，還存在著使用范圍過窄、不能與計算機相聯實現自動測量的缺點。
為解決上述問題，本發明提供了一種由微處理器控制整個可逆計數過程的、能實現直接對可能同時輸入的脈沖進行可逆計數、自動測量、數據處理以及與計算機進行數據傳輸的新型可逆計數器。
本發明是通過如下方式實現的由于可逆計數的實質是測量兩路輸入脈沖的差值，因此本發明采用了一種新的可逆計數原理，即兩路方向性的輸入脈沖分別由兩路獨立的計數器進行計數，同一時間間隔內的計數值相減(用正計數值減逆計數值)，其差值即為兩路方向性電信號的可逆計數值。這樣無需對輸入信號進行方向判別，就可以對同相位信號直接進行可逆計數。根據上述原理，本發明采用了二個高速度、大容量的高頻計數器分別對可逆計數的兩路輸入信號進行獨立計數，同時采用微處理器來進行兩路計數值的相減運算和不清零可逆計數，在每次計數終了時將兩路獨立計數器的計數值存貯起來，作為下次計數的初始值由微處理器在下次計數時扣除。這樣即可實現不清零可逆計數，保持數據的真實性，同時微處理器將每次可逆計數值譯碼后送顯示器顯示，將可逆計數值送接口輸送到外部計算機進行高級處理以及監督儀器內部各部份之間的協調工作。
現結合附圖祥細說明如下參照
圖1，被測量的可逆計數電信號從輸入端1、2輸入，由開關轉換及輸入處理電路(參照圖2)3進行放大整形，變成標準的TTL脈沖波，分別由高頻計數器4、5計數，其一定時間內的計數值由數據鎖存緩沖器6、7鎖存緩沖，然后由微處理器(以下用CPU代替)14取出并相減(2-1)，即得到特定時間間隔內的可逆計數值，其值由CPU譯碼后送到輸入輸出掃描控制電路16以掃描的形式將數碼逐位譯出，然后通過八位數字的驅動顯示電路17驅動并顯示測量數據。同時，其可逆計數值由CPU送到數據接口(參照圖3)10，由外部計算機處理，眾所周知，CPU要正常工作，必須有程序存貯器ROM12、隨機數據存貯器RAM11、相應的控制邏輯電路(參照圖4)15以及系統時鐘即十分頻及驅動電路20和10MHz溫補晶振21協助CPU進行處理控制。10MHz溫補晶振21由分頻及驅動電路20十分頻后，輸出1MHz的系統時鐘，同時，10MHz的時基信號由時鐘輸出/輸入插座22輸出(或者由此輸入1MHz的標準時鐘)。可逆計數的時間間隔是由定時電路13給出的，13是一種可編程的大規模計數/分頻電路，可對測量時間任意定標。25為儀器內部的地址和控制總線，26為數據總線。計數器使用功能的選擇是由六按鍵開關18經輸入輸出掃描電路16輸入的，由CPU接受后可實現各種既定的測量功能。19為使用方便而設的報鳴電路。為實現對超高頻信號進行頻率計數、達到中等頻率計的功能，本發明特設置了超高速十分頻器9。其超高頻計數信號由輸入端B1輸入，經開關轉換到超高頻放大電路8進行超高頻放大，再由超高速十分頻器9十分頻后，送B通道的計數器4進行測量。23為同步觸發測量時觸發脈沖的輸入端。整個儀器的供電由電源24提供，一路提供給輸入電路和晶體振蕩器，另一路提供給其余的數字系統。參照圖2，為實現鑒相可逆剖⑽幌嗖睢⒄伎氈鵲炔飭抗δ埽痙⒚髟黽恿訟嚶Φ牡緶貳Ｋ郊囁贍婕剖嵌粵鉸菲德釋耆嗤幌嗖煌氖淙胄藕牛穆肺幌喑埃ɑ蛘唄浜螅┚投閱穆沸藕漚鋅贍婕剖皇橇鉸返鈉擋睢Ｊ淙胄藕臕、B分別由寬帶放大整形電路38、39放大整形后輸出標準的TTL波，經雙刀雙擲開關40切換，一般可逆計數時，SW1-1、SW1-2合上;而鑒相可逆計數時，SW2-1、SW2-2合上，將信號導入鑒相電路41-47。41、42、43為倒相器，44、45、46、47為D型觸發器。鑒相主要由44、45完成，它是利用脈沖的下降沿進行相位比較，假設A的下降沿超前，則在B的下降沿出現時，A為低電位，經43反相后，使45的CLR端為高電平，而B的下降沿經41倒相后為上升沿，可觸發45狀態翻轉，而A的上升沿到來后，其高電位經43反相后清除45的輸出，使45的輸出端Q輸出一個寬度為兩路脈沖位相差的一個脈沖，觸發器44則由于A路脈沖的上升沿到來時，B路脈沖正為低電位，經41、42反相后為有效清零低電位，44無觸發脈沖輸出，此即鑒相過程。加入46與47是為了抑制噪聲。鑒相后的信號經開關50、52和高速與門51、53、54輸出。位相差和占空比是通過內部時鐘48和開關49進行測量的，48為從溫補晶振來的標準10MHzTTL波。觸發器47的輸出脈沖寬度為B路落后于A路信號的位相，此脈寬和10MHz經51相乘后，其輸出脈沖數正比于位相差，由高頻計數電路4測量其脈沖數，即可求出位相差。B路的占空比也可用同樣的方法測量，輸入脈沖由開關SW1-2導入，10MHz時鐘經由開關49、與門51后，在54中與輸入脈沖相乘，輸出脈沖數由高頻計數電路4測量。參照圖2，為使直接可逆計數頻率達到100MHz，本發明的計數電路4、5除前級55、56采用超高速小規模計數器外，57到62都采用了高速中規模集成電路。這樣以較小的元件獲得了大容量計數和使直接可逆計數頻率達到100MHz。為實現與外部計算機相聯達到自動測量的目的，參照圖3，本發明設計了一種數據輸出接口，并將其固定在儀器內部，使用簡單方便。當CPU向接口(8位鎖存器)65寫入數據時，寫信號64同時觸發D型觸發器68，清除D型觸發器69，發出外部中斷申請服務請求，當請求被外部計算機接受后，外部計算機通過發出讀命令將接口數據取走，同時清除中斷請求、觸發69向儀器申請中斷服務請求，以進行下一次數據輸出。參照圖4，控制邏輯電路由一個地址譯碼器和中斷控制電路組成，由于在儀器內部，中斷源很多，各源無優先權控制邏輯，因此根據不同使用功能和內部結構特點有目的地禁止某些中斷源、而允許某一中斷源中斷，這樣不僅電路簡化，而且可避免CPU去處理不必要的中斷。CPU必須處理的中斷有輸入輸出部份16發出的按鍵處理中斷服務79;定時器13發出的定時中斷服務81;外部觸發23的同步測量中斷服務80;接口數據輸出中斷服務70。對于上述四個中斷，本發明是這樣處理的接口中斷70直接進CPU的可屏中斷輸入端IRQ，而其它三個中斷則由數字開關75、76、77控制，其輸出78接CPU的非屏中斷輸入端NMI，而哪一路允許中斷由數據鎖存器74的輸出Q1、Q2、Q3控制，Q4輸出到報鳴電路19，經驅動后使喇叭報鳴。74的輸入與內部數據總線72相聯，數據由73處的寫脈沖寫入。具體哪路允許中斷，由CPU根據需要控制。
本發明的智能可逆計數器，具有如下的積極效果1.不僅可進行一般可逆計數和頻率測量，而且能進行鑒相可逆計數、位相差和占空比測量，尤其是能對同步信號直接進行可逆計數，而不用加消對頂電路。
2.大大提高了可逆計數和頻率計數的測量范圍和測量精度，可逆計數頻率可達100MHz，頻率計數可達600MHz。
3.可靠性高、體積小、成本低、功能廣、使用方便，同時，實現了自動測量和處理。
圖1.智能可逆計數器實施例方框圖。
圖2.輸入及計數電路原理圖。
圖3.數據接口原理圖。
圖4.中斷控制電路原理圖。
權利要求
1.一種智能可逆計數器，由輸入放大整形電路、可逆計數電路、譯碼驅動顯示電路、時基電路和電源組成。其特征在于它還包括，微處理器、鑒相電路和數據接口；由微處理器處理和控制可逆計數的全過程。
2.根據權利要求1所述的計數器，其特征在于可逆計數電路由分別對可逆計數的兩路輸入信號進行獨立計數的兩路高速度、大容量的計數器組成。
3.根據權利要求1所述的計數器，其特征在于數據接口固定在儀器內部。
4.根據權利要求1所述的計數器，其特征在于中斷源由能使微處理器有目的地允許某一中斷源中斷的數字開關控制。
5.根據權利要求1所述的計數器，其特征在于采用能使分頻系數可根據要求任意設定、時間間隔可任意編程的大規模專用計數電路對時鐘分頻。
6.根據權利要求1所述的計數器，其特征在于所用元器件為中大規模集成電路或功能電路。
全文摘要
一種智能可逆計數器。本發明涉及微處理器應用和脈沖數字電子電路技術。該計數器采用兩個高速度、大容量的高頻計數器，以實現對同相位信號直接進行可逆計數；采用微處理器實現兩路計數值的相減運算和不清零可逆計數；采用中大規模集成電路使可逆計數頻率達到100MHz。本發明的智能可逆計數器測量精度高、可靠性高、使用方便，不僅適用于一般可逆計數和頻率測量，而且適用于鑒相可逆計數、位相差和占空比測量。
文檔編號H03K23/00GK1037623SQ89105730
公開日1989年11月29日 申請日期1989年5月26日 優先權日1989年5月26日
發明者秦石喬, 張廣發 申請人:國防科技大學