專利名稱:用低電流驅動三態門陣列的驅動電路的制作方法
本發明是關于一種驅動電路，它能同步并迅速地用低驅動電流使一個三態門陣列復雜輸出緩沖器進入或脫離一種懸浮的第三態。
門陣列電路的先有技術是眾所周知的。這種電路的特征是包括標準的元件結構，例如輸入/輸出引線端，門，輸出緩沖器和驅動器，每個驅動器都有通過一層或多層金屬層相互聯結的端點。這種門陣列的使用者選擇一種特別標準形態的元件，然后設計一些獨特的金屬層樣式與標準形狀的元件聯結成一種按規格改制的形狀。這種金屬層是高度密集的，因此，金屬層中的每個導體都需要盡可能的薄。
如下面較詳細描述的，先有技術中門陣列電路的缺點是要大電流的控制信號以設置每個特別組的輸出緩沖器進入或脫離第三懸浮狀態。由于許多輸出緩沖器同時受同樣的三態控制信號所控制，所以較好的是采用一條扇出形式的控制線路，將三態控制信號提供給復雜輸出緩沖器。然而，考慮到需要較大的電流。而標準寬度的導體是不能承受這種扁出形式排列所需電流的，所以每一輸出緩沖器的三態控制輸入端都要有一條獨立的控制線，從而使先有技術門陣列中存在的密集度問題更顯突出了。
本發明的一個目的是給門陣列提供一個驅動電路，允許在每一組輸出緩沖器中用一單個，窄寬度扇出導體以控制復雜輸出緩沖器的浮動狀態。
其他目的和本發明的優點，一部分將在下面闡述，另一部分從描述中可以清楚地理解或者從本發明的實踐中學到。
為達到上述目的及與在此已具體化及廣泛描述過的本發明目的相一致，提供了一個使三態門陣列的復雜輸出緩沖器同步進入或脫離浮動三態的驅動電路，該電路包括(a)復雜緩沖器的驅動晶體管，每個輸出緩沖器有一個，每個緩沖器的驅動晶體管都有一條原電流通路接至各個輸出緩沖器的三態控制輸入端，并且每個緩沖器的驅動晶體管還有一個控制極;(b)，一個第一電組;(c)，一個共用驅動晶體管，具有一個原電流通路，經過第一電阻器與地相接;(d)，一個導體，用以將共用驅動晶體管的原電流通路及第一電阻器的結點與每個緩沖器的驅動晶體管截止時導體對地放電的箝位電路，該箝位電路包括一個箝位晶體管，這個晶體管在導體和地之間有一條原電流通路，并且有一個控制極，該箝位電路還具有一個與共用驅動晶體管相接的微分電路，用以檢測共用驅動晶體管關斷脈沖的前沿，并且和箝位晶體管的控制極相接，在檢測到脈沖前沿時，將箝位晶體管瞬時導通，從而迅速使導體箝制接地。
圖1所示為先有技術中門陣列元件結構的方塊圖。
圖2為先有技術中門陣列的一部分金屬層的圖示。
圖3為先有技術中門陣列的驅動器和輸出緩沖器的簡圖。
圖4為與本發明項目的學說相應的驅動器電路的圖解說明。
現在參考附圖，包括先有技術圖1-3。
三態門陣列對于熟悉本技術領域：
的人來說是熟知的。一種這類陳列的符號說明示于圖1。在芯片10上包括復雜輸入/輸出引線端12-1至12-N1，復雜門14-1至14-N2，復雜輸出緩沖器16-1至16-N3及復雜驅動器18-1至18-N4。14-1至14-N2每個門具有兩個輸入端20，22及一個輸出端24。從16-1至16-N3的每個輸出緩沖器具有高/低輸入端26，一根三態控制輸入端28及一根輸出端30。從18-1至18-N4的每個驅動器有一根輸入端32及一根輸出端34。
從12-1至12-N1的引線端可以用作輸入端或輸出端，由芯片10的最終使用者自己來確定。從14-1至14-N2的每個門的輸入端20和22可以聯結成從引線端12-1至12-N1接收信號，或者聯結成從另一個門14-1至14-N2的輸出端24得到信號。相應地，門14-1至門14-N2可以由最終使用者所選擇的方式串聯。
輸出緩沖器16-1至16-N3各自的端點30能傳遞輸出一個最電平，輸出一個低電平或一個懸浮狀態，對精于此技術領域：
的專家來說是熟知的。在輸出端30輸出高電平及輸出低電平狀態是由輸入控制端26提供的高/低的控制信號來支配的。輸出端30的第三懸浮狀態是由加在輸入端28上的三態控制信號所建立的。輸出緩沖器16-1至16-N3上任何形式的控制信號都可以直接地從引線端12-1至12-N1經過外部電源而釋放，或者從驅動器18-1至18-N4的各自的輸入端32可以或接至門14-1至14-N2的一個輸出端24，或者接至經過引線端12-1至12-N1的一個外部信號。
應該理解，圖1提供的是一個簡化了的門陣列圖例，例如，事實上可以包括能使從門14-1至14-N2來的輸出信號，在輸出緩沖器16-1至16-N3的端點30上產生適宜的輸出信號的晶體管。此外，門，輸出緩沖器，驅動器及輸入/輸出引線的數目與已知的先前技術中布置相同。實際上，可以在一個芯片上使用成百個門，而且還可以在門陣列芯片10上的門，輸出緩沖器和驅動器以外附加電路。
使用如圖1中所列舉的門陣列的好處是，使用者可以用一個標準的陣列芯片，而將其上元件的互相聯結按照使用者的獨特需要布置，更特別的是，一個或多個金屬層可以在芯片上布置成與不同的引線及端點互相聯結的形狀如圖所示。
作為舉例而不是限制，在圖2示出金屬層36的一部分，圖2中示出金屬層36有通路至輸入/輸出引線端12-1至12-N1;門14-1至14-N2的輸入端20及22及驅動器18-1至18-N4的輸入端32及輸出端34。此外，還示出金屬層36有通至輸出緩沖器16-1至16-10的不同輸入端及輸出端的通路，作為舉例，圖2中任意選擇了輸出緩沖器的數目等于10。相應的高/低控制輸入端26(16-1)至26(16-10)均示于圖2中。此外，第三態控制輸入端28(16-1)至28(16-10)及輸出端30(16-1)至30(16-10)也均示出。
作為舉例，假設使用者希望輸出緩沖器16-1，16-4及16-8被驅動器18-1的輸出端34所控制。為達此目的，采用了一個金屬導線層即導體40，作為金屬層36的一部分，并與端點34(18-1)28(16-1)，28(16-4)及28(16-8)相聯結。一般的，這種導線層的標準寬度約為5微米。進一步假設輸出緩沖器16-6，16-7及16-9的第三態被施加于輸入/輸出引線端12-1的外來信號所控制，在金屬層36設置了第二個導線層即導體42，與引線端12-1及終端點28(16-6)，28(16-7)及28(16-9)相聯結。其次，導線層42一般的寬度也約為5微米。最后，假定輸出緩沖器16-2，16-3及16-5的第三態控制是由驅動器18-N4的輸出所支配，在金屬層36內設置了另一個導體44，與端點28(16-2)，28(16-2)，28(16-3)，28(16-5)及34(18-N4)相聯結，導體42的一般寬度同樣約為5微米。
導體40，42及44的寬度對于在這方面技術熟練的人可能很贊賞，但對于如圖2所示金屬層36的門陳列導線層來講，由于其特有的高度密集性，則肯定是太窄，但是采用這種門陣列的使用者一般是不可隨便任意的采用過寬的導線層，而應限制在使用標準寬度約為5微米的層。
圖3示出先有技術的輸出緩沖器線路16-1。圖3所示的輸出緩沖器包括電阻器50，52，54，56及58;肖特基(Schot-tky)晶體管60，62，64及66;及肖特基二極管68及70，肖特基晶體管60及62被聯結成復合晶體管的形式，它們的共集電極通過電阻54接至電源Vcc。晶體管60的發射極通過電阻56接地，同時晶體管62的發射極與輸出端30(16-1)相接。肖特基晶體管66的集電極與電阻52及晶體管60基極的結點相接，發射極與晶體管64的基極相接并且基極與高/低輸入終端26(16-1)相接。晶體管64的集電極接至輸出端30(16-1)，發射極接地，基極與晶體管66的發射極及電阻58的結點相接。電阻58將晶體管66的發射極接地。
此外，肖特基二極管68及70的負極共同與第三態控制輸入端28(16-1)相接。二極管68的正極與晶體管66的基極相接，經過電阻50進一步與電源Vcc相接，肖特基二極管70的正極與晶體管60的基極相接。
在輸出緩沖器16-1工作時，施于端點26(16-1)的高電平控制信號必須足以關斷晶體管66，加在端點26(16-1)上的低電平控制信號必須足以使晶體管66導通。在收到高電平控制信號時，晶體管66截止，晶體管64因缺乏基極電流也截止，組晶體管60的基極電位升高;并經過電阻52從電源Vcc得到基極電流，因此，晶體管60及62均導通，使端點30(16-1)的電位升高至Vcc。
在端點26(16-1)接收到足以使晶體管66導通的低電平控制信號時，發射極電流對晶體管64起作用，使其導通并將端30(16-1)接地。在這同時，晶體管60的基極由于晶體管66的導通電位降得相當低以致使晶體管60及62均截止。
為了使輸出端30(16-1)處于第三態即懸浮狀態，晶體管60及62及晶體管64必須截止。為達到這種條件，在第三狀態控制輸入端28(16-1)施加第三狀態控制信號，這實際上使端點28(16-1)接地，例如，可以使用一個驅動器18-1，其中包括一個肖特基晶體管80，具有與驅動器18-1的輸出端34(18-1)及地相連接的集電極-發射極線路，晶體管80的基極與驅動器輸入端32(18-1)相接，當晶體管80導通時，端點34(18-1)接地，從而使肖特基二極管68及70的員極經過導體40與地相接。隨著二極管68及70對北傳導，晶體管66及60被截止，使得晶體管62及64截止，因此使輸出端30(16-1)處于懸懸浮狀態。
圖3輸出緩沖器布置的顯著缺點是為了使每個輸出緩沖器與導體40相連，導體40必須能傳送從二極管68及70傳來的約2毫安的電流I1，按一般規則，5微米寬導體的容量僅為2毫安，如果超過一個以上的輸出緩沖器與導體40相接時，則導體40的寬度將顯著地增加。但是，如以上所述的門陳列裝置一般是導線高度密集的狀況，因此增加導體40的寬度是禁止的。由于多達十個(甚至更多)不同的輸出緩沖器可能與一個導體40相接，因此導體的寬度問題很重要。
增加導體40寬度的可取方法是為每一個與驅動器連接的輸出緩沖器各采用單獨的與微米寬度的導體40。再說一遍，這樣密集度會很快成為問題。
在先前技術中，為導通或截止一組晶體管的選擇電路，如在儲存器陳列中所使用的，是用單個肖特基二極管，肖特基晶體管的基極電流則作為控制信號作用于各個晶體管。這種在先前技術中的布置排除了如圖3布置所需要的約2毫安的高控制電流，但是像導體40這樣長的控制線不可免的要產生有效電容Ceff，這將嚴重的妨害輸出緩沖器的操作速度，因此，在高速門陣列中應避免采用這種布置。
按照本發明，如圖4聯系具體實例所示，更為特別的是，設置了輸出緩沖器16-N，包括電阻52，54，56及58;肖特基晶體管60，62，64及66，其布置如同圖3所示的輸出緩沖器16-1，但是在輸出緩沖器16-N中肖特基二極管68及70被附加的肖特基晶體管90所代替，肖特基晶體管90的一個集電極經過端點28(16-N)與晶體管60基極相連，一個發射極接地。晶體管90的基極經過代替第三態控制輸入端28′(16-N)與導體40相連。如果基極電流I2存在而使晶體管90導通時，則晶體管60及62的基極電流將消失，這兩個晶體管即斷開。此外，晶體管90的導通使晶體管66的集電極接地，從而使晶體管66及晶體管64相繼斷開，使輸出端30(16-N)處于懸浮狀態。
值得贊賞的是，電流I2實質上比輸出緩沖器16-1的電流I1為小，因此，多控制基極電流I2理論上可由一單個5微米寬的導體40產生，但是，導體40存在一有效電容Ceff，因此，當電流I2停止供應時，晶體管90不會馬上斷開，由于導體中電容Ceff的放電效應而是反應緩慢。晶體管90的這種緩慢動作是不能被接受的。因此，本發明的一個主要目的就是消除有效電容Ceff對第三態輸入控制導體如導體40的員效應。
為達到本發明的目的，對先前技術中的肖特基二極管，如圖3中的二極管68及70被用肖特基晶體管90去代替，如圖4中所示的輸出緩沖器16-N。此外，按照本發明的學說還設置了一個驅動器，包括鉗位裝置，當驅動器斷開時用以釋放第三態輸入控制導體使接地。可取的是鉗位裝置包括一個與導體及地相結合的原電路的鉗位晶體管，更為可取的是還包括一個微分裝置，與驅動器的共用驅動器晶體管相接，用以檢測共用驅動器晶體管截止脈沖的前沿，進一步與鉗位晶體管的控制電極相接，當檢測前沿時能瞬時及動力的接通鉗位晶體管，從而迅速的將第三態輸入控制導體鉗制接地。
用以舉例而不是限制，再次參考圖4，用以說明本發明所推薦的實物。在圖4中繪出了一個驅動器線路，用以同時地設置象復雜的輸出緩沖器如16-N這樣的三態門陣列緩沖器進入及脫離懸浮的第三態。圖4所示的驅動器線路包括每一個輸出緩沖器16-N中有的一個緩沖器晶體管90，驅動器晶體管90有一個原電流通路，如圖4所示，包括一個在輸出緩沖器16-N的第三態控制輸入端28(16-N)及地之間相接的發射極-集電極通路，緩沖器驅動區晶體管90有一個控制電極92與一個新的端點相接，這實際上形成了一個新的第三態控制輸入端28′(16-N)。
圖4示出驅動器16-N，包括電阻100，102及104;肖特基晶體管106，108及110;及電容器112。晶體管108有一個原電流通路，通過電阻100與地相接，這個電流也經過電阻102與地相接，這個電流也經過電阻102與電源端點Vcc相接。導體40提供了使晶體管108及電阻100的原電流通路的結點與晶體管90的門電極92相接的通路。晶體管108的控制即門電極又與多發射極肖特基晶體管110的集電極相接。晶體管110的一個發射極與驅動器輸入端32(18-N)相接。晶體管110基極與電源Vcc相接。
當晶體管110被斷開時，基極電流由晶體管110的集電極輸送至晶體管108的基極，使晶體管108導通。隨著晶體管108的導通，基極電流I2被輸送至晶體管90，從而使緩沖器的驅動晶體管90導通，使晶體管60的基極及晶體管66的集電極接地。在這種條件下，晶體管60，62，64及66都被斷開，使輸出端30(16-N)呈現懸浮狀態。要脫離這種懸浮狀態，必須使晶體管1110導通而晶體管108斷開，即使其基極電流消失。隨著晶體管108斷開，晶體管90的基極經過電阻100接地。但是，聚集在有效電容Ceff中的電荷則經過電阻100而釋放，從而在晶體管90上保持一股暫時的基極電流并阻止晶體管90很快的截止，這點在門陣列線路的正常操作時是需要的。
為克服電容器Ceff的員效應，設置了鉗位電路，如圖4所示。其中包括電阻104，晶體管106及電容112。電容112及電阻104是串聯聯結，電阻102與晶體管108的原電流通路的結點在其一邊，地在另一邊，因此，當晶體管108導通時，使輸出緩沖器16-N進入懸浮狀態。電容112所保持的電荷與經過晶體管108及電阻100的電壓降成比例。當晶體管108斷開時，電阻104及電容112的作用如一微分器，使電阻104及電容112的結點的電壓立刻升高，從而晶體管106立即導通并使其原電流通路經導體40接地，因此使電容器Ceff迅速放電。
本發明的結果是，為一個門陣列提供一種驅動器電路，在一個互相聯結的5微米標準寬度的導體上，可以同時驅動若干輸出緩沖器而不會產生與該導體有關的有效電容的員作用。其結果是，通過整個門陣列芯片的多路輸出緩沖器，其扇出第三態控制可以用標準的單層或多層互相聯接技術來完成。關于這方面，模擬試驗的結果說明，本發明的驅動器中鉗位電路的存在，改進了從懸浮狀態過渡至低電平狀態的過渡時間TZL，對于一個十路扇出元件來說比該鉗位電路不存在時，時間超過約8微毫秒，而同樣的過渡時間TZL，當電阻104，晶體管106及電容112不存在時經計算出約為14微毫秒。
應該清楚知道，本發明的鉗位電路在操作上是動態的，就是說，電阻104及電容112在晶體管108斷開時瞬時的將晶體管106導通，這個瞬時導通的持續時間為電容112及電阻104所選擇的特別數值的函數。再進一步說明，數值的選擇應是當鉗位電路的動態活動終結時，也正是電容器Ceff上任何電荷影響均已被消除，而在任何下一次的合理的預期懸浮狀態需要之前。特別的是，在電容器Ceff放電后，晶體管106必須再一次盡快的斷開以便導體40可憑晶體管108的傳導再一次用于傳導電流I2，使輸出端30(16-N)處于懸浮狀態。
其他的優點及修正，對精于此道者會立即發現，本發明有廣闊的前景，因此不僅限于所敘述及列舉的細節，有代表性的方法及圖例，因此，在不脫離本申請人的發明思路，精神或范圍時，可以根據這些細節進行其他改變。
勘誤表
勘誤表
權利要求
1.使三態門陣列的復雜輸出緩沖器同步進入及脫離懸浮第三態的驅動器線路，該驅動器線路的組成為二a復雜緩沖器的驅動晶體管，每個輸出緩沖器有一個，每個緩沖器的驅動晶體管有一原電流通路與各自輸出緩沖器的第三態控制輸入相聯結，每個緩沖器晶體管還有一個控制電極；b、第一電阻器；c、一個共用驅動晶體管，具有一條原電流通路，經上述第一電阻器與地相接；d、傳輸導線用以使共用晶體管原電流通路及第一電阻器的結點與所述每個緩沖器的驅動晶體管的控制電極相聯結。e、鉗位電路用于當共用驅動晶體管斷開時，從傳輸導線到地釋放電荷。鉗位電路包括一個鉗位晶體管，具有一條與傳輸導線及地相接的原電流通路并有一個控制電極；鉗位電路還包括微分器，與共用驅動晶體管相接，用以檢測共用驅動晶體管斷開時的前沿，還與鉗位晶體管的控制電極相接，當對所述的前沿進行檢測時，用以使鉗位晶體管瞬時導通，從而迅速的鉗制傳輸導線接地。
2.一個驅動器用以控制一個三態門陣列的復雜輸出緩沖器進入及脫離懸浮第三狀態，其中每個輸出緩沖器有一個肖特基(Schot-tky)控制晶體管，該晶體管有一個控制電極，能反應高電平及低電平狀態控制信號，使緩沖器分別進入高及低電平狀態，所述控制信號包括a、復雜緩沖器的驅動晶體管，每個輸出緩沖器有一個，每個緩沖器的驅動晶體管有一個導體與各自的肖特基控制晶體管的集電極相接，一個發射極接地，還有一個門電極;b、第一電阻器;c、電源;d、一個共用驅動晶體管，其集電極與電源相接，發射極經過第一電阻器接地，及一個門電極;e、傳輸導線將共用驅動晶體管的發射極與每個緩沖器的驅動晶體管的門電極相接;及f、鉗位電路當共用驅動晶體管斷開時用以使傳輸導線接地放電，所述鉗位電路包括一個鉗位晶體管，其集電極與傳輸導線相接，其發射極接地，和一個門電極;鉗位電路還包括微分器，該微分器有一個第二電阻器與鉗位晶體管的門及地之間相接，有一個電容器與共用驅動晶體管的集電極及鉗位晶體管的門之間相接，當共用驅動晶體管斷開時，鉗位晶體管即瞬時導通，因此迅速鉗制傳輸導線接地。
3.權利要求
1的驅動器線路其中緩沖器的驅動晶體管各為一個肖特基晶體管。
4.權利要求
2的驅動器線路其中緩沖器的驅動晶體管各為一個肖特基晶體管。
5.權利要求
1的驅動器線路其中共用驅動晶體管是一個肖特基晶體管。
6.權利要求
2的驅動器線路其中共用驅動晶體管是一個肖特基晶體管。
7.權利要求
1的驅動器線路其中鉗位晶體管是一個肖特基晶體管。
8.權利要求
2的驅動器線路其中鉗位晶體管是一個肖特基晶體管。
9.權利要求
1的驅動器線路其中緩沖器晶體管各為一個肖特基晶體管且共用驅動晶體管也是一個肖特基晶體管。
10.權利要求
2的驅動器線路其中緩沖器的驅動晶體管各為一個肖特基晶體管共用驅動晶體管也是一個肖特基晶體管。
11.權利要求
1的驅動器線路其中共用驅動晶體管及鉗位晶體管二者都為肖特基晶體管。
12.權利要求
2的驅動器線路其中共用驅動晶體管及鉗位晶體管二者都是肖特基晶體管。
13.權利要求
1的驅動器線路其中緩沖器的驅動晶體管各為一個肖特基晶體管鉗位晶體管也是一個肖特基晶體管。
14.權利要求
2的驅動器線路其中緩沖器的驅動晶體管各為一個肖特基晶體管鉗位晶體管也是一個肖特基晶體管。
15.權利要求
1的驅動器線路其中緩沖器的驅動晶體管、共用驅動晶體管及鉗位晶體管各為一個肖特基晶體管。
16.權利要求
2的驅動器線路其中緩沖器的驅動晶體管，共用驅動晶體管和鉗位晶體管各為一個肖特基晶體管。
17.權利要求
1的驅動器線路其中傳輸導線安設在門陣列的金屬層內。
18.權利要求
2的驅動器線路其中傳輸導線安設在門陣列的金屬層內。
19.權利要求
1的驅動器線路其中輸出緩沖器被分為N組并且所述的控制線路包括N個第一電阻器，共用驅動晶體管鉗位裝置，每個第一電阻器，共用驅動晶體管及鉗位裝置各與輸出緩沖器組中的一個相聯接。
20.權利要求
2的驅動器裝置其中輸出緩沖器被分為N組并且所述的控制線路包括N個第一電阻器，N個共用驅動晶體管及N個鉗位裝置，每個第一電阻器，共用驅動晶體管及鉗位裝置各與輸出緩沖器組中的一個相聯接。
專利摘要
一種驅動器線路能用低控制電流將一個三態門陣列的復雜輸出緩沖器同步地設置進入或者脫離懸浮狀態。為每個輸出緩沖器設置了一個緩沖器的驅動晶體管，該晶體管的原控制通路對各自的輸出緩沖器導入一個控制線路。共用驅動晶體管有一條原電流通路，為復雜緩沖器的驅動晶體管的控制電極提供了一個控制信號。設置了鉗位裝置當共用驅動晶體管斷開時用以使傳輸導線接地放電。
文檔編號H03K19/20GK85106480SQ85106480
公開日1987年3月18日 申請日期1985年8月29日
發明者王賢謹 申請人:坦德姆計算機公司導出引文BiBTeX, EndNote, RefMan