一種具有恒定差分輸出電壓的mlvds驅動器的制造方法
【專利摘要】本實用新型公開了一種具有恒定差分輸出電壓的MLVDS驅動器，它包括輸出級電路、高電平采樣電路、低電平采樣電路、差分輸出電壓采樣電路和誤差放大電路，輸出級的輸出端連接了高、低電平采樣電路，高、低電平采樣電路的輸出連接到差分輸出電壓采樣電路，差分輸出電壓采樣電路的輸出與誤差放大器連接，誤差放大器的輸出與輸出級電路連接。本實用新型提供一種具有恒定差分輸出電壓的MLVDS驅動器，該驅動器能夠對輸出的差分電壓的高低電平進行采樣并作差后得到差分輸出電壓，通過差分輸出電壓與基準電壓進行比較后調整輸出電流，進而穩定差分輸出電壓。
【專利說明】一種具有恒定差分輸出電壓的MLVDS驅動器
【技術領域】
[0001]本實用新型涉及一種MLVDS驅動器，特別是一種具有恒定差分輸出電壓的MLVDS驅動器。
【背景技術】
[0002]LVDS技術以低功耗、高傳輸速率和抗干擾性能等優點，逐漸成為通信技術中的熱門技術之一，然后再多點(Mult1-Point)應用中遇到了問題。LVDS總線無法像RS-485總線一樣，使多個網絡節點互連在一起組成一個通訊網絡，而RS-485總線技術的速度和功耗也限制了其在高速總線系統的應該，因為多點LVDS即MLVDS應運而生，并在2002年發布了MLVDS行業標準TIA/EIA-899。MLVDS驅動器需要滿足差分電壓擺幅為480mV?650mV，共模電壓范圍0.3疒2.1V等要求，因此對驅動器的要求是有足夠的驅動能力來驅動多路負載，同時要能承受由于單板熱插拔所引起的物理總線上負載的變化。
【發明內容】
[0003]本實用新型的目的在于克服現有技術的不足，提供一種具有恒定差分輸出電壓的MLVDS驅動器，該驅動器能夠對輸出的差分電壓的高低電平進行采樣并作差后得到差分輸出電壓，通過差分輸出電壓與基準電壓進行比較后調整輸出電流，進而穩定差分輸出電壓。
[0004]本實用新型的目的是通過以下技術方案來實現的:一種具有恒定差分輸出電壓的MLVDS驅動器，它包括輸出級電路、高電平采樣電路、低電平采樣電路、差分輸出電壓采樣電路和誤差放大電路，輸出級的輸出端連接了高、低電平采樣電路，高、低電平采樣電路的輸出連接到差分輸出電壓采樣電路，差分輸出電壓采樣電路的輸出與誤差放大器連接，誤差放大器的輸出與輸出級電路連接，所述的輸出級電路輸出相位相反的差分信號；所述的低電平采樣電路采樣差分信號的低電平，所述的高電平采樣電路采樣差分信號的高電平，所述的差分輸出采樣電路對采樣到的高、低電平作差得到差分輸出電壓。
[0005]所述的輸出級電路的負輸出端還連接有開關管MP1，輸出級電路的正輸出端還連接有開關管MP2，輸出級的正負輸出端之間通過串聯的電阻Rl和電阻R2連接，所述的誤差放大器還與一個參考電壓連接。
[0006]所述的輸出級電路包括驅動管MP3、MP4、麗I和麗2，其中MP3、麗I的柵極和MP4、麗2的柵極分別接收到來自前級的差分信號INN和INP，輸出相位相反的低壓差分信號OUTP, OUTN，MPO管輸入級電壓為誤差放大器的輸出電壓VEA，調整輸出級電路的驅動電流，MPO管的輸出連接電阻R3和R4，為輸出的低壓差分信號提供穩定的共模電平。
[0007]所述的低電平采樣電路中的MP5、MP6輸入端接驅動器輸出級輸出的低壓差分信號OUTN、OUTP,誤差放大器EAl的正輸入端與MP5、MP6連接，負輸入端經過電阻R5與電壓VDD連接，MP5、MP6之間通過R6與電壓VDD連接，誤差放大器EAl的輸出端與MP7管連接同時輸出低電平信號VL，MP7管一端與R5連接，一端與MP5、MP6共同接地。
[0008]所述的高電平采樣電路中的麗3、MN4的輸入端接驅動器輸出級輸出的低電壓差分信號OUTN、OUTP,誤差放大器EA2的正輸入端與麗3、MN4連接，負輸入端經過R7接地，麗3、MN4之間經過電阻R8接地，誤差放大器EA2的輸出端與MNO連接，同時輸出高電平電壓VH，MNO管的一端與R7連接，另一端與麗3、MN4共同連接電壓VDD。
[0009]所述的差分輸出采樣電路中的OMPl的正輸入端連接高電平采樣電路輸出的高電平VH，0MP2的正輸入端連接低電平采樣電路輸出的低電平VL，OMPl的輸出分別與MP7和MP8連接，OMPl的負輸入端與MP7的一端連接，MP7和MP8共同連接電壓VDD，0MP2的輸出端與麗5連接，0MP2的負輸入端與麗5的一端連接，麗5的另一端接地，麗5與MP7之間連接有電阻R10，MP8的另一端經過電阻R9輸出差分電壓V0D。
[0010]本實用新型的有益效果是:本實用新型提供一種具有恒定差分輸出電壓的MLVDS驅動器，該驅動器能夠對輸出的差分電壓的高低電平進行采樣并作差后得到差分輸出電壓，通過差分輸出電壓與基準電壓進行比較后調整輸出電流，進而穩定差分輸出電壓。
【專利附圖】
【附圖說明】
[0011]圖1為具有恒定差分輸出電壓的MLVDS驅動器電路具體模塊框圖；
[0012]圖2為驅動器輸出級結構圖；
[0013]圖3為低電平采樣電路圖；
[0014]圖4為高電平采樣電路圖；
[0015]圖5為差分輸出電壓采樣電路圖。
【具體實施方式】
[0016]下面結合附圖進一步詳細描述本實用新型的技術方案，但本實用新型的保護范圍不局限于以下所述。
[0017]如圖1所示，一種具有恒定差分輸出電壓的MLVDS驅動器，它包括輸出級電路、高電平采樣電路、低電平采樣電路、差分輸出電壓采樣電路和誤差放大電路，輸出級的輸出端連接了高、低電平采樣電路，高、低電平采樣電路的輸出連接到差分輸出電壓采樣電路，差分輸出電壓米樣電路的輸出與誤差放大器連接，誤差放大器的輸出與輸出級電路連接，所述的輸出級電路輸出相位相反的差分信號；所述的低電平采樣電路采樣差分信號的低電平，所述的高電平采樣電路采樣差分信號的高電平，所述的差分輸出采樣電路對采樣到的高、低電平作差得到差分輸出電壓。
[0018]所述的輸出級電路的負輸出端還連接有開關管MP1，輸出級電路的正輸出端還連接有開關管MP2，輸出級的正負輸出端之間通過串聯的電阻Rl和電阻R2連接，所述的誤差放大器還與一個參考電壓連接。
[0019]利用圖1的驅動器輸出級電路輸出相位相反的低壓差分信號，然后通過高電平采樣電路與低電平采樣電路得到低壓差分信號的高、低電平，對高低電平作差之后得到差分輸出電壓即V0D，差分輸出電壓在誤差放大器里與基準電壓進行比較，當差分輸出電壓大于基準電壓時，誤差放大器的輸出使得輸出級的驅動電流減小，進而減小V0D;當差分輸出電壓小于基準電壓時，輸出級的驅動電流增大，VOD增大。其中，MP1、MP2作為開關管，當使能信號EN為低時，輸出端OUTN和OUTP接到總線上，驅動器正常工作；當EN為高時，驅動器沒有輸出連接到總線。
[0020]如圖2所示，所述的輸出級電路包括驅動管MP3、MP4、麗I和麗2，其中MP3、麗I的柵極和MP4、MN2的柵極分別接收到來自前級的差分信號INN和INP，輸出相位相反的低壓差分信號OUTP、OUTN，MPO管輸入級電壓為誤差放大器的輸出電壓VEA，調整輸出級電路的驅動電流，改變差分輸出電壓VOD，進而改變輸出差分信號的高低電平，MPO管的輸出連接電阻R3和R4，為輸出的低壓差分信號提供穩定的共模電平。
[0021]如圖3所示，所述的低電平采樣電路中的MP5、MP6輸入端接驅動器輸出級輸出的低壓差分信號OUTN、OUTP,誤差放大器EAl的正輸入端與MP5、MP6連接，負輸入端經過電阻R5與電壓VDD連接，MP5、MP6之間通過R6與電壓VDD連接，誤差放大器EAl的輸出端與MP7管連接同時輸出低電平信號VL，MP7管一端與R5連接，一端與MP5、MP6共同接地。當OUTN=VH, OUTP=VL 時，MP5 管關斷，MP6 管開啟；當 0UTN=VL，OUTP=VH 時，MP6 管關斷，MP5管開啟，即MP5、MP6管不同時開啟。在圖3中，MP5、MP6、MP7三個管子的尺寸相等，電阻R5=R6，誤差放大器EAl使得其正負輸入端電壓相等，因此MP7的輸入端電壓等于MP6的輸入端電壓，即低電平電壓VL。
[0022]如圖4所示，所述的高電平采樣電路中的麗3、MN4的輸入端接驅動器輸出級輸出的低電壓差分信號0UTN、0UTP，誤差放大器EA2的正輸入端與MN3、MN4連接，負輸入端經過R7接地，麗3、MN4之間經過電阻R8接地，誤差放大器EA2的輸出端與MNO連接，同時輸出高電平電壓VH，MNO管的一端與R7連接，另一端與麗3、MN4共同連接電壓VDD。當OUTN=VH,OUTP=VL,此時MN3管關斷，MN4管開啟；當0UTN=VL，OUTP=VH,此時MN4管關斷，MN3管開啟，即MN3、MN4管不同時開啟。在圖4中，MN3、MN4、MN0三個管子的尺寸相等，電阻R7=R8，誤差放大器EA2使得其正負電壓相等，因此MNO的輸入端電壓等于MN4的輸入端電壓，即高電平電壓VH。
[0023]如圖5所示，所述的差分輸出采樣電路中的OMPl的正輸入端連接高電平采樣電路輸出的高電平VH，0MP2的正輸入端連接低電平采樣電路輸出的低電平VL，OMPl的輸出分別與MP7和MP8連接，OMPl的負輸入端與MP7的一端連接，MP7和MP8共同連接電壓VDD，0MP2的輸出端與麗5連接，0MP2的負輸入端與麗5的一端連接，麗5的另一端接地，麗5與MP7之間連接有電阻R10，MP8的另一端經過電阻R9輸出差分電壓VOD。0MP1、0MP2為運算放大器，其中，OMPl使得A點電壓等于高電平電壓VH，0MP2使得B點電壓等于低電平電壓VL, VH-VL= R10*I，設計中，MP7與MP8尺寸相等，同時電阻RlO等于Rl I，因此流過RlO的電流等于流過Rll的電流，因此輸出電壓V0D=I*R11，因此V0D=VH-VL。
【權利要求】
1.一種具有恒定差分輸出電壓的MLVDS驅動器，其特征在于:它包括輸出級電路、高電平采樣電路、低電平采樣電路、差分輸出電壓采樣電路和誤差放大電路，輸出級的輸出端連接了高、低電平采樣電路，高、低電平采樣電路的輸出連接到差分輸出電壓采樣電路，差分輸出電壓采樣電路的輸出與誤差放大器連接，誤差放大器的輸出與輸出級電路連接，所述的輸出級電路輸出相位相反的差分信號；所述的低電平采樣電路采樣差分信號的低電平，所述的高電平采樣電路采樣差分信號的高電平，所述的差分輸出采樣電路對采樣到的高、低電平作差得到差分輸出電壓。
2.根據權利要求1所述的一種具有恒定差分輸出電壓的MLVDS驅動器，其特征在于:所述的輸出級電路的負輸出端還連接有開關管MP1，輸出級電路的正輸出端還連接有開關管MP2，輸出級的正負輸出端之間通過串聯的電阻Rl和電阻R2連接，所述的誤差放大器還與一個參考電壓連接。
3.根據權利要求1所述的一種具有恒定差分輸出電壓的MLVDS驅動器，其特征在于:所述的輸出級電路包括驅動管MP3、MP4、麗I和麗2，其中MP3、麗I的柵極和MP4、麗2的柵極分別接收到來自前級的差分信號INN和INP，輸出相位相反的低壓差分信號OUTP、OUTN，MPO管輸入級電壓為誤差放大器的輸出電壓VEA，調整輸出級電路的驅動電流，MPO管的輸出連接電阻R3和R4，為輸出的低壓差分信號提供穩定的共模電平。
4.根據權利要求1所述的一種具有恒定差分輸出電壓的MLVDS驅動器，其特征在于:所述的低電平采樣電路中的MP5、MP6輸入端接驅動器輸出級輸出的低壓差分信號OUTN、OUTP,誤差放大器EAl的正輸入端與MP5、MP6連接，負輸入端經過電阻R5與電壓VDD連接，MP5、MP6之間通過R6與電壓VDD連接，誤差放大器EAl的輸出端與MP7管連接同時輸出低電平信號VL，MP7管一端與R5連接，一端與MP5、MP6共同接地。
5.根據權利要求1所述的一種具有恒定差分輸出電壓的MLVDS驅動器，其特征在于:所述的高電平米樣電路中的麗3、MN4的輸入端接驅動器輸出級輸出的低電壓差分信號OUTN、OUTP,誤差放大器EA2的正輸入端與麗3、MN4連接，負輸入端經過R7接地，麗3、MN4之間經過電阻R8接地，誤差放大器EA2的輸出端與MNO連接，同時輸出高電平電壓VH，MNO管的一端與R7連接，另一端與麗3、MN4共同連接電壓VDD。
6.根據權利要求1所述的一種具有恒定差分輸出電壓的MLVDS驅動器，其特征在于:所述的差分輸出采樣電路中的OMPl的正輸入端連接高電平采樣電路輸出的高電平VH，0MP2的正輸入端連接低電平采樣電路輸出的低電平VL，OMPl的輸出分別與MP7和MP8連接，OMPl的負輸入端與MP7的一端連接，MP7和MP8共同連接電壓VDD，0MP2的輸出端與麗5連接，0MP2的負輸入端與麗5的一端連接，麗5的另一端接地，麗5與MP7之間連接有電阻R1, MP8的另一端經過電阻R9輸出差分電壓V0D。
【文檔編號】H03K17/56GK204206141SQ201420717838
【公開日】2015年3月11日 申請日期:2014年11月26日 優先權日:2014年11月26日
【發明者】王會影, 戴廣豪 申請人:成都振芯科技股份有限公司