一種片內信號間的數控信號延遲電路的制作方法
【專利摘要】本實用新型公開了一種片內信號間的數控信號延遲電路，它由主干延遲電路和分支數控電路組成，所述的主干延遲電路由多級延遲單元串聯構成，所述的延遲單元又由兩個串聯的延遲部件組成，每一級延遲單元的輸出分別與下一級延遲單元的輸入連接和一個一級分支延遲部件連接，一級分支延遲部件的輸出與一級數控開關連接，相鄰兩個一級數控開關合路后與二級分支延遲部件連接，二級分支延遲部件的輸出與二級數控開關連接，相鄰兩個二級數控開關合路后與三級分支延遲部件連接，依次類推，倒數第二級數控開關合路后與最末級延遲部件連接，末級延遲部件的輸出為最終輸出，每一級數控開關的控制端與數控信號連接。該電路結構簡單，可擴展性強。
【專利說明】一種片內信號間的數控信號延遲電路
【技術領域】
[0001]本實用新型涉及一種信號處理電路，特別是一種片內信號間的數控信號延遲電路。
【背景技術】
[0002]在高速信號處理電路中，存在多個電路功能模塊間進行數據傳輸時，時鐘信號和數據信號有嚴格的同步要求。特別是在高速的數模混合信號電路中，因為模擬域需要高品質的時鐘信號，數字域的時鐘信號往往質量差，而數字域的數據只能和數據域的時鐘保持同步關系，數據信號要傳遞給模擬域時需要與模擬域的時鐘進行嚴格的同步。為了使得兩個信號能夠同步，需要對信號的相位進行調整，使兩個信號能夠同步。
實用新型內容
[0003]本實用新型的目的在于克服現有技術的不足，提供一種片內信號間的數控信號延遲電路，該電路使用靜態反相器作為延時單元，采用多集延遲來控制信號的延時，其電路結構簡單，處理精度高，延遲準確，可擴展性強。
[0004]本實用新型的目的是通過以下技術方案來實現的:一種片內信號間的數控信號延遲電路，它由主干延遲電路和分支數控電路組成，所述的主干延遲電路由多級延遲單元串聯構成，所述的延遲單元又由兩個串聯的延遲部件組成，每一級延遲單元的輸出分別與下一級延遲單元的輸入連接和一個一級分支延遲部件連接，一級分支延遲部件的輸出與一級數控開關連接，相鄰兩個一級數控開關合路后與二級分支延遲部件連接，二級分支延遲部件的輸出與二級數控開關連接，相鄰兩個二級數控開關合路后與三級分支延遲部件連接，依次類推，倒數第二級數控開關合路后與最末級延遲部件連接，末級延遲部件的輸出為最終輸出，每一級數控開關的控制端與數控信號連接。
[0005]所述的延遲部件為反相器、電流邏輯電路或精度更高的延遲部件。
[0006]所述的反相器為靜態反相器。
[0007]本實用新型的有益效果是:本實用新型的數控信號延遲電路使用靜態反相器作為延時單元，采用多集延遲來控制信號的延時，其電路結構簡單，處理精度高，延遲準確，可擴展性強。
【專利附圖】
【附圖說明】
[0008]圖1為數控延遲電路原理圖。
【具體實施方式】
[0009]下面結合附圖進一步詳細描述本實用新型的技術方案，但本實用新型的保護范圍不局限于以下所述。
[0010]如圖1所示，一種片內信號間的數控信號延遲電路，它由主干延遲電路和分支數控電路組成，所述的主干延遲電路由多級延遲單元串聯構成，所述的延遲單元又由兩個串聯的延遲部件組成，每一級延遲單元的輸出分別與下一級延遲單元的輸入連接和一個一級分支延遲部件連接，一級分支延遲部件的輸出與一級數控開關連接，相鄰兩個一級數控開關合路后與二級分支延遲部件連接，二級分支延遲部件的輸出與二級數控開關連接，相鄰兩個二級數控開關合路后與三級分支延遲部件連接，依次類推，倒數第二級數控開關合路后與最末級延遲部件連接，末級延遲部件的輸出為最終輸出，每一級數控開關的控制端與數控信號連接。
[0011]所述的延遲部件為反相器、電流邏輯電路或精度更高的延遲部件。
[0012]所述的反相器為靜態反相器。
[0013]本實用新型進行信號延遲時，信號從輸入端輸入第一延遲單元，對信號進行延遲，延遲后的信號同時輸入下級延遲單元和一級分支延遲部件，一級分支延遲部件的輸出信號到一級數控開，相鄰兩路一級數控開關合路后輸送到二級分支延遲部件，二級分支延遲部件輸出信號到二級數控開關，相鄰兩個二級數控開關合路后輸送到三級分支延遲部件，三級分支延遲部件輸出信號到三級數控開關，相鄰兩個三級數控開關合路后輸送到末級分支延遲部件，末級分支延遲部件輸出按延遲碼進行延遲后的信號，信號經多次延時，延時控制準確，延時可擴展性強，電路簡單。
【權利要求】
1.一種片內信號間的數控信號延遲電路，其特征在于:它由主干延遲電路和分支數控電路組成，所述的主干延遲電路由多級延遲單元串聯構成，所述的延遲單元又由兩個串聯的延遲部件組成，每一級延遲單元的輸出分別與下一級延遲單元的輸入連接和一個一級分支延遲部件連接，一級分支延遲部件的輸出與一級數控開關連接，相鄰兩個一級數控開關合路后與二級分支延遲部件連接，二級分支延遲部件的輸出與二級數控開關連接，相鄰兩個二級數控開關合路后與三級分支延遲部件連接，依次類推，倒數第二級數控開關合路后與最末級延遲部件連接，末級延遲部件的輸出為最終輸出，每一級數控開關的控制端與數控信號連接。
2.根據權利要求1所述的一種片內信號間的數控信號延遲電路，其特征在于:所述的延遲部件為反相器、電流邏輯電路或精度更高的延遲部件。
3.根據權利要求1所述的一種片內信號間的數控信號延遲電路，其特征在于:所述的反相器為靜態反相器。
【文檔編號】H03K5/14GK204131479SQ201420595443
【公開日】2015年1月28日 申請日期:2014年10月15日 優先權日:2014年10月15日
【發明者】 田 浩, 蔣奇, 陳楊, 馬驍 申請人:成都振芯科技股份有限公司