高速、高精度圖像信號模數轉換電路的制作方法
【專利摘要】本實用新型公開了一種高速、高精度圖像信號模數轉換電路，它包括多級流水線電路、延時對準寄存器陣列、數字校準電路和時鐘發生器，每一級流水線電路中還包括采樣保持模塊、子ADC模塊、子DAC模塊、減法電路和余量放大模塊。本實用新型能夠有效的控制模數轉換誤差，提高精度并且能夠實現高速的模數轉換。
【專利說明】高速、高精度圖像信號模數轉換電路
【技術領域】
[0001]本實用新型涉及一種模數轉換電路，尤其涉及一種高速、高精度圖像信號模數轉換電路。
【背景技術】
[0002]模數轉換器作為仙界現代電子系統中數字世界用戶模擬世界的核心器件，在多路輸入、輸出無線電，3G和4G多標準的蜂窩通信基礎設備，搞分辨率和高徒像吞吐量的精密儀器及一些便攜式的高清視頻播放器、醫療設備等領域有著廣泛的應用。
[0003]無線通信、數字家電等高端應用領域要求告訴、高精度、大動態范圍、低功耗，對高性能A/D轉換器的需求日益增長，而數字技術的高速發展，則對A/D轉換器性能提出了更高的要求，ADC其集成度與復雜度正隨著系統對精度和速度要求的不斷提高而提高；面臨工藝尺寸不斷縮小以及電源電壓不斷降低的形式，如何在保證ADC性能的同時降低其功耗，減少各種因素對數據轉換造成的不良影響就成為ADC涉及的主要課題之一。
[0004]流水線型ADC是當前高速、高位ADC的主流結構，在其系統級設計階段就將功耗規劃以及非理想效應的規避等問題納入考慮范疇是整個系統設計的關鍵一環，當今IC供應商在不斷加大對流水線ADC的投入，從設計和工藝等方面進行改進、優化，其性能也不斷提高，在高性能流水線ADC方面，作為世界上前幾名的獨立數據轉換器IC供應商(如AD1、T1、Maxim)，這些公司的產品代表著當前流水ADC產品的發展水平。
[0005]目前，在國防現代化建設和民用電子通信等方面都急需大量的高性能ADC，而我國高性能模數轉換芯片的研究水平和技術水平相對來說還比較落后，一些高端的ADC芯片仍然依靠國外進口，我們應當把握時機，快速提高自主設計水平，縮短與國外的差距。
實用新型內容
[0006]本實用新型的目的在于克服現有技術的不足，提供一種能夠有效的控制模數轉換誤差，提高精度并且能夠實現高速的模數轉換的高速、高精度圖像信號模數轉換電路。
[0007]本實用新型的目的是通過以下技術方案來實現的:
[0008]高速、高精度圖像信號模數轉換電路，它包括多級流水線電路、延時對準寄存器陣列和數字校準電路，每一級流水線電路中包括采樣保持模塊、子ADC模塊、子DAC模塊、減法電路和余量放大模塊；模擬輸入信號第一流水線電路，首先在采樣保持模塊對信號進行采樣保持，之后將信號輸入到子ADC模塊對信號進行量化，輸出數字信號到延時對準寄存器陣列和子DAC模塊，子DAC模塊將信號轉換為模擬信號后輸出到減法電路，模擬信號與采樣保持后的信號相減，再經余量放大模塊將信號放大一定倍數輸出到下一流水線電路；每一級流水線電路的輸出與延時對準寄存器陣列連接，延時對準寄存器陣列輸出與數字校準電路連接，信號經校準后輸出。
[0009]本實用新型還包括一個時鐘發生器，時鐘發生器的輸出分別與延時對準寄存器陣列和數字校準電路連接。。
[0010]本實用新型的有益效果是:本實用新型中在每一流水級都設置了采樣保持模塊，能夠很好的控制每一流水級的誤差并且保證采樣速率，同時將時鐘信號同時輸入到延時對準寄存器陣列和數字校準電路，而不是設置于每一流水級中，可以提高模數轉換的精度，實現高速、高精度的模數轉換。
【專利附圖】
【附圖說明】
[0011]圖1為本實用新型的電路示意圖。
【具體實施方式】
[0012]下面結合附圖進一步詳細描述本實用新型的技術方案，但本實用新型的保護范圍不局限于以下所述。
[0013]如圖1所示，高速、高精度圖像信號模數轉換電路，它包括多級流水線電路、延時對準寄存器陣列、數字校準電路和時鐘發生器，每一級流水線電路中還包括采樣保持模塊、子ADC模塊、子DAC模塊、減法電路和余量放大模塊。
[0014]模擬輸入信號輸入到每一流水線電路，首先在采樣保持模塊對信號進行采樣保持，之后將信號輸入到子ADC模塊對信號進行量化，輸出數字信號到延時對準寄存器陣列和子DAC模塊，子DAC模塊將信號轉換為模擬信號后輸出到減法電路，模擬信號與采樣保持后的信號相減，再經余量放大模塊將信號放大一定倍數輸出到下一流水級；時鐘發生器同時輸出時鐘信號到延時對準寄存器陣列和數字校準電路，延時對準寄存器陣列輸出信號到數字校準電路，信號經校準后輸出。
【權利要求】
1.高速、高精度圖像信號模數轉換電路，其特征在于:它包括多級流水線電路、延時對準寄存器陣列和數字校準電路，每一級流水線電路中包括采樣保持模塊、子ADC模塊、子DAC模塊、減法電路和余量放大模塊；模擬輸入信號第一流水線電路，首先在采樣保持模塊對信號進行采樣保持，之后將信號輸入到子ADC模塊對信號進行量化，輸出數字信號到延時對準寄存器陣列和子DAC模塊，子DAC模塊將信號轉換為模擬信號后輸出到減法電路，模擬信號與采樣保持后的信號相減，再經余量放大模塊將信號放大一定倍數輸出到下一流水線電路；每一級流水線電路的輸出與延時對準寄存器陣列連接，延時對準寄存器陣列輸出與數字校準電路連接，信號經校準后輸出。
2.根據權利要求1所述的高速、高精度圖像信號模數轉換電路，其特征在于:它包括一個時鐘發生器，時鐘發生器的輸出分別與延時對準寄存器陣列和數字校準電路連接。
【文檔編號】H03M1/12GK204131502SQ201420572146
【公開日】2015年1月28日 申請日期:2014年9月30日 優先權日:2014年9月30日
【發明者】曾衡東 申請人:成都市晶林科技有限公司