一種sca多通道高速采集系統的制作方法
【專利摘要】本專利公開一種SCA多通道高速采集系統，它采用由波形采集和測時模塊組件以及綜合處理器模塊組成的基于SCA多通道高速采集系統，利用SCA芯片內部高速的開關電容陣列將模擬信號存儲并通過慢速時鐘讀出再使用高精度的低速AD進行數字量化后存儲至緩存單元，可以在完成多通道的波形采集和時間測量的同時，實現在線實時校準。本系統用于時頻同步校準的校準過程簡單，校準結果適用性好，系統校準誤差小，測時精度優于80ps，特別適用于全波形分析【技術領域】。
【專利說明】—種SCA多通道高速采集系統
【技術領域】:
[0001]本專利涉及一種多通道高速采集系統，具體涉及一種SCA (Switch CapacitorArrays,開關電容陣列)多通道高速采集系統。
【背景技術】:
[0002]在全波形分析【技術領域】，與以往的單通道掃描體制相比，多通道陣列主動探測體制能夠快速形成高密度的三維點云，首先其數據獲取效率大大提高，其次可以滿足高速實時成像的特殊需求，同時成像分辨率也可以相應提高。無論對于激光主動遙感探測還是包括醫療影像及高能物理探測等其他領域應用中，這都意味著整機性能和經濟效益的提升。因為相應的集成陣列探測器APD、PMT陣列等在國外雖已開展研究多年但至今器件仍不成熟，而國內這方面更是沒有明顯進展。同時由于集成陣列探測器都是基于能量積分或基于飛行時間進行探測，獲取回波信息量有限，不能進行全波形探測和分析，所以基于多元集成的多通道探測方式是主要的發展趨勢。出于提高圖像分辨率、數據獲取效率、提高系統實時性等考慮，根據不同應用其對通道數有數十通道甚至數百通道的需求，多通道的全波形采集和分析系統成為其未來發展的決定因素。
[0003]而在多通道測量系統中，一致性問題是必須要解決的難題之一。傳統的多通道校準分為幅度校準、時間校準和同步性校準，傳統的方法為定標實驗法來解決，即多通道中各通道輸入相同幅度、相同周期以及相同延時關系的校準信號，在獲取多通道測量數據后經統計分析確定各通道的標定值，需要高精度的標定系統配合完成。但也存在以下問題:
[0004](I)標定結果適用性差，在某條件下完成系統標定后，如果信號特征發生變化、工作溫度變化以及其他工作條件發生變化，標定效果都會變差甚至失效。
[0005](2)標定過程復雜，為解決上述問題需要進行復雜的全工作條件(不同溫度、供電、信號特征情況下)標定，最終通過軟件查表插值修正來解決。從設計實現和實現過程角度出發復雜度均較高。測量儀器需要開機校準后才能使用，也需要經常性標定。
[0006](3)基于軟件查表插值的系統標定誤差大，首先標定過程存在系統標定誤差，其次軟件擬合與實際工作條件也存在一定誤差。
[0007]多通道系統差的來源主要分為:1.測量器件差異(幅頻差異);2.不同測量通道的差異(幅頻差異)；3.多時鐘相位誤差；4.印制板布線延時差異。前三者誤差項主要與系統設計和器件差異有關，隨工作條件不同會發生變化，無法通過單次標定解決，第四項誤差基本與工作條件不相關可以通過單次標定消除。
[0008]基于以上問題，本專利提出了一種基于SCA陣列的多通道時頻同步校準系統，該系統只需單次系統標定消除第四項誤差，其他誤差項通過在線實時校準完成對工作條件變化不敏感，也就意味著無需其他標定過程。同時，采用全同步設計，進一步降低系統誤差。
【發明內容】
:
[0009]本專利的目的在于提出一種SCA多通道高速采集系統，解決多通道測量系統中，各通道輸入幅度、周期及延遲關系的信號不一致問題。
[0010]本專利的SCA多通道高速采集系統結構如圖1所示，包括:波形采集和測時模塊組件I和綜合處理器模塊2，其中:
[0011]所述的波形采集和測時模塊組件I由4個結構相同的波形采集和測時模塊組成，分別是I?4通道波形采集和測時模塊1_1、5?8通道波形采集和測時模塊1_2、9?12通道波形采集和測時模塊1-3以及13?16通道波形采集和測時模塊1-4 ;所述的波形采集和測時模塊如圖2所示，包括繼電器衰減網絡101、高速運放102、SCA芯片103、AD器件104、采集控制FPGA105以及專用測時芯片106 ;其中:
[0012]所述的繼電器衰減網絡101由繼電器和阻容衰減電路組合結構；
[0013]所述的高速運放102是寬帶全差動放大器和比較器組合結構；
[0014]所述的SCA芯片103是8通道、位數12bit、采樣率0.5?5Gsps的SCA芯片；
[0015]所述的AD器件104是8通道、位數14bit、采樣率50Msps的模數轉換器；
[0016]所述的采集控制FPGA105對SCA芯片103工作模式進行控制，選用型號為XC3S1000 ；
[0017]所述的專用測時芯片106是8通道，測量分辨率81ps，無測量范圍限制，200MHz峰值，40MHz持續測量頻率的時間測量芯片；
[0018]所述的綜合處理器模塊包括主處理器FPGA芯片201和DSP202，其中:
[0019]所述的主處理器FPGA芯片201是雙極型導電、半導體集成的FPGA芯片；
[0020]所述的DSP202是高性能、定點數字信號處理器，最高工作頻率為1.2GHz ；
[0021]系統的工作原理如下:
[0022]波形采集和測時模塊I的繼電器衰減網絡101接收到從目標返回的回波信號實現自動開關調節，經過高速運放102的運放和閾值比較后產生的數字回波信號輸入到SCA芯片103進行波形采集，通過SCA芯片103Domino時鐘和校準時鐘信號的設置實現多通道時頻同步校準，將校準好的數字化回波輸入低速AD104進行波形量化，將量化后的數字化波形數據輸入到FPGA201中，通過LVDS總線發送波形數據至DSP202，由該DSP202完成初始采樣點至波形質心位置時間間隔計算和其他波形參數提取。主波作為起始信號，數字化回波，校時脈沖和同步脈沖等8路信號作為停止信號輸入，由測時模塊的專用時間測量芯片106完成上述8路信號與主波間的時間間隔測量。將回波信號與采樣時鐘同步信號一同輸入到脈沖展寬電路完成回波過閾值觸發至回波波形首個采樣點時刻的時間間隔測量。從而該多通道高速采集系統實現了高精度的波形采集和時間測量。
[0023]實現時頻同步校準方法的具體步驟:
[0024]1.同芯片不同測量通道，SCA芯片103內部各通道開關電容陣列采用同源采樣時鐘，保證時鐘同步性；
[0025]2.不同SCA芯片103的Domino時鐘采用同源時鐘扇出，各路時鐘采用等長布線，保證時鐘相位一致。
[0026]3.在不同SCA芯片103中引入校準時鐘信號，該時鐘與Domino時鐘同步，同樣采用時鐘扇出方式作為各片SCA芯片103的模擬輸入信號，保證各路校準時鐘相位和幅度的一致性。由于校準時鐘同時輸入到4片SCA芯片，以此為時間同步基準可以對16通道的回波數據進行同步校準。[0027]4.以首脈沖信號為標志開始計時，當計時滿時向所有SCA芯片103發送Domino停止信號，之前采樣到個開關電容中的電荷相當于處于鎖存狀態。經過整形后的校準時鐘也被鎖存至SCA采樣單元中。
[0028]5.通過專用測時芯片106測量主波與首脈沖時間間隔以及校準脈沖寬度獲得首回波脈沖后第一校準時鐘邊沿的定位時間，各通道的脈沖序列都以該時間邊沿的時間為基準來定位，從而實現各通道回波波形的絕對波形定位。
[0029]多通道時頻同步校準方法原理圖如圖3所示，顯示的是4通道同步校準示意圖。
[0030]本專利有如下有益效果:
[0031]通過基于SCA多通道高速采集系統的時頻同步校準方法，克服了多通道測量系統中，各通道輸入幅度、周期及延遲關系的信號不一致問題，優于傳統“先測量，再標定”的校準方法，可實現在線實時校準，校準過程簡單，校準結果適用性好，系統誤差小，測時精度優于80ps，非常適用于激光主動遙感、高能物理、醫療成像以及通用波形采集和分析等要求高分辨率，高速成像以及多維復雜目標特性分析的領域。
【專利附圖】
【附圖說明】:
[0032]圖1是基于SCA陣列多通道高速采集系統結構圖。
[0033]圖中:1.波形采集和測時模塊組件；
[0034]1-1.1?4通道波形采集和測時模塊；
[0035]1-2.5?8通道波形采集和測時模塊；
[0036]1-3.9?12通道波形采集和測時模塊；
[0037]1-4.13?16通道波形采集和測時模塊；
[0038]2.綜合處理器模塊；
[0039]201.主處理器 FPGA 芯片；202.DSP
[0040]圖2是4通道波形采集和測時模塊結構圖。
[0041]圖中:
[0042]101.繼電器衰減網絡；102.高速運放；103.SCA芯片；
[0043]104.AD 器件；105.采集控制 FPGA ；
[0044]106.多通道測時系統；
[0045]圖3是4通道全波形時域同步校準方法原理圖。
[0046]圖中:Td(Min。= 1000ns,連續采集開窗范圍；
[0047]Tstop = 900ns,回波觸發后停止采樣時間；
[0048]Tpresample = 100ns,回波觸發采樣前預采樣時間；
[0049]Tr_fflaintdc,相對于校時基準時鐘上升沿主波位置；
[0050]Trtptdc,相對于校時基準時鐘上升沿回波位置；
[0051]Tr_clkct,以上升沿為基準主波回波間隔時鐘周期；
[0052]Tf_maintd。，相對于校時基準時鐘下降沿主波位置；
[0053]Tf_bptd。，相對于校時基準時鐘上升沿回波位置；
[0054]Tf_clkct,以下降沿為基準主波回波間隔時鐘周期。【具體實施方式】:
[0055]可用于實現時頻同步校準方法的多通道高速采集系統如圖1所示，為實現16通道波形分析，在該實例系統中采用4片SCA芯片103，每片SCA芯片控制4路數字回波，通過多芯片、多板卡方式實現集成化一體設計。結合圖1、圖3來進一步闡述應用本專利能夠實現時頻同步校準的基于SCA多通道高速采集系統實施方式:
[0056]1.回波與校準時鐘屬于異步信號，可能存在校準時鐘邊沿與首脈沖前沿相對應的情況，為避免出現位置模糊問題，在該系統中，采用校準脈沖雙邊沿產生兩種校準脈沖，分別為上升沿校準脈沖和下降沿校準脈沖，同時對兩種脈沖進行測量。
[0057]2.16通道回波信號輸入到繼電器衰減網絡101、高速運放102后得到數字回波信號，為保證16通道Domino采集的觸發同步，數字回波信號每4路為一組輸入之SCA采集控制FPGA105，該FPGA105產生的4路數字回波合成脈沖信號與其他3片采集控制FPGA105輸出的3路數字回波合成脈沖一同輸入到主處理器FPGA201，形成統一的回波合成脈沖后反饋控制4片SCA芯片103工作。
[0058]3.對于相同SCA芯片的不同測量通道，SCA芯片103內部8通道開關電容陣列采用同源Domino采樣時鐘，以保證時鐘同步性。
[0059]4.對于不同測量SCA芯片103，不同SCA芯片的Domino時鐘采用1:4同源時鐘扇出，4路時鐘采用等長布線，嚴格保證時鐘相位一致性。同時，引入校準時鐘信號，該時鐘與Domino時鐘同步，同樣采用1:4扇出作為4片SCA芯片103的模擬輸入信號，以保證4路校準時鐘的相位和幅度的一致性，從而不同的SCA芯片103在各種工作條件下都可以實時根據校準時鐘波形數據完成幅度和時間的校準。
[0060]5.經繼電器衰減網絡101和高速運放102后產生的數字回波信號與參考校準時鐘信號一同輸入SCA芯片103中進行波形采集。因為校準時鐘同時輸入到4片SCA芯片，以此為時間同步基準可以對16通道的回波數據進行同步校準。SCA如果沒有接收到停止信號就一直處于連續采集狀態下，SCA內部每通道開關電容就像FIFO —樣連續被循環刷新，回波信號經過閾值比較后產生數字回波信號，經過兩次4:1脈沖合成后形成多路數字回波脈沖合成信號，反應個通道回波信號的先后關系。
[0061]6.以首脈沖信號為標志開始計時，計時滿900ns時向所有SCA芯片103發送Domino停止信號，之前采樣到個開關電容中的電荷相當于處于鎖存狀態，整個采樣鏈長1024，相當于預留了 124ns的預采樣時間，這對保留回撥前后的前沿信息很有幫助。經過整形后的校準時鐘上升沿大于5ns也被鎖存至SCA采樣單元中。
[0062]7.通過高速時序邏輯產生校準脈沖，校準脈沖同時標志著主波信號與校準時鐘間相對關系以及回波首脈沖與校準時鐘間的相對關系，通過專用測時芯片106測量主波與首脈沖時間間隔以及校準脈沖寬度就可以知道首回波脈沖后第一校準時鐘邊沿的定位時間。在各SCA芯片采集數據中均可以在124?124+Tcal區間內尋找到該時鐘邊沿，而該時鐘邊沿的時間已經定位，所以16通道的脈沖序列都可以以此為基準得以定位，由此實現了各通道回波波形的絕對波形定位。
【權利要求】
1.一種SCA多通道高速采集系統，包括波形采集和測時模塊組件(I)和綜合處理器模塊(2);其特征在于: 所述的波形采集和測時模塊組件(I)由4個結構相同的波形采集和測時模塊組成，分別是I?4通道波形采集和測時模塊(1_1)、5?8通道波形采集和測時模塊(1_2)、9?12通道波形采集和測時模塊(1-3)以及13?16通道波形采集和測時模塊(1-4);所述的波形采集和測時模塊包括繼電器衰減網絡(101)、高速運放(102)、SCA芯片(103)、AD器件(104)、采集控制FPGA (105)以及專用測時芯片(106);其中: 所述的繼電器衰減網絡(101)是繼電器和阻容衰減電路組合結構； 所述的高速運放(102)是寬帶全差動放大器和比較器組合結構； 所述的SCA芯片(103)是8通道、位數12bit、采樣率0.5?5Gsps的SCA芯片； 所述的AD器件(104)是8通道、位數14bit、采樣率50Msps的模數轉換器； 所述的采集控制FPGA (105)對SCA芯片(103)工作模式進行控制，選用型號為XC3S1000 ； 所述的專用測時芯片(106)是8通道，測量分辨率81ps，無測量范圍限制，200MHz峰值，40MHz持續測量頻率的時間測量芯片； 所述的綜合處理器模塊包括主處理器FPGA芯片(201)和DSP (202);其中: 所述的主處理器FPGA芯片(201)是雙極型導電、半導體集成的FPGA芯片； 所述的DSP (202)是高性能、定點數字信號處理器，最高工作頻率為1.2GHz ； 系統工作時，波形采集和測時模塊的繼電器衰減網絡(101)接收到從目標返回的回波信號實現自動開關調節，經過高速運放(102)的運放和閾值比較后產生的數字回波信號輸入到SCA芯片(103)進行波形采集，通過SCA芯片(103)Domino時鐘和校準時鐘信號的設置實現多通道時頻同步校準，將校準好的數字化回波輸入低速AD (104)進行波形量化，將量化后的數字化波形數據輸入到FPGA (201)中，通過LVDS總線發送波形數據至DSP (202)，由該DSP (202)完成初始采樣點至波形質心位置時間間隔計算和其他波形參數提取，主波作為起始信號，數字化回波，校時脈沖和同步脈沖等8路信號作為停止信號輸入，由測時模塊的專用時間測量芯片(106)完成上述8路信號與主波間的時間間隔測量，將回波信號與采樣時鐘同步信號一同輸入到脈沖展寬電路完成回波過閾值觸發至回波波形首個采樣點時刻的時間間隔測量，從而該多通道高速采集系統實現了高精度的波形采集和時間測量。
【文檔編號】H03L7/08GK203775187SQ201420028447
【公開日】2014年8月13日 申請日期:2014年1月17日 優先權日:2014年1月17日
【發明者】藍曉萍, 王海偉, 黃庚華, 顏洪雷, 舒嶸 申請人:中國科學院上海技術物理研究所