一種用于usb 的發送器的制造方法
【專利摘要】本發明提供一種用于USB的發送器，包括：預驅動偏置電路、預驅動電路以及驅動級電路；其中，所述預驅動偏置電路用于產生所述預驅動電路的偏置信號，并控制所述驅動級電路輸出的驅動信號的上升沿和下降沿交點的范圍；所述預驅動電路用于接收數據信號并受所述偏置信號的控制輸出驅動所述驅動級電路的預驅動信號；所述驅動級電路用于接收所述預驅動信號，并控制所述驅動信號的上升時間和下降時間。本發明采用了密勒反饋的方法控制信號的上升下降沿，使得在不同負載條件下，上升時間和下降時間在75ns～300ns之間；采用工藝角和電源電壓補償的偏置電路偏置預驅動電路，使得上升沿和下降沿的交點在1.3V～2.0V之間；通過兩者的結合能夠很好的滿足USB2.0協議的要求。
【專利說明】一種用于USB的發送器
【技術領域】
[0001]本發明涉及大規模模擬集成電路設計領域，特別是涉及一種基于USB的低速和全速發送器。
【背景技術】
[0002]USB (Universal Serial Bus,通用串行總線)是近幾年逐步在PC領域廣為應用的新型接口技術。USB接口具有傳輸速度更快，接口簡單、應用方便、支持熱插拔以及能連接多個設備的特點。目前已經在各類外部設備中廣泛的被采用。目前USB接口有三種:USB1.1和USB2.0，以及近年來出現的USB3.0o理論上USB1.1的傳輸速度可以達到12Mbps，而USB2.0則可以達到速度480Mbps，并且可以向下兼容USB1.1。
[0003]傳統的USB LFS TX(Low Full Speed Transmit，低速和全速發送器)有三種:第一種是直接調整驅動級的輸出電阻來控制上升沿和下降沿，優點是信號上升沿和下降沿的交點(Cross Point)比較穩定，缺點是上升時間和下降時間隨負載變化，難以滿足要求；第二種是采用分級打開的方式來控制上升沿和下降沿，優點是對于高速信號上升沿和下降沿的交點以及上升時間和下降時間的控制都比較好，缺點是對于低速信號上升沿和下降沿的交點和上升下降時間的控制不理想；第三種是采用密勒反饋電容的方法來控制上升時間和下降時間，優點是上升時間和下降時間控制的很好，而且不隨負載變化，缺點是信號上升沿和下降沿的交點隨工藝和電源電壓的變化很大，不能滿足要求。上述三種方法各有優缺點，沒有一種結構能夠能很好的滿足USB2.0協議的要求。
[0004]因此，如何設計一種能較好滿足USB2.0協議要求的基于USB的低速和全速發送器是本領域技術人員亟待解決的問題。
【發明內容】
[0005]鑒于以上所述現有技術的缺點，本發明的目的在于提供一種用于USB的發送器，用于解決現有技術中USB低速和全速發送器對信號的上升沿和下降沿的交點以及上升時間和下降時間的控制不能同時兼顧的問題。
[0006]為實現上述目的及其他相關目的，本發明提供一種用于USB的發送器，所述用于USB的發送器至少包括:
[0007]預驅動偏置電路、預驅動電路以及驅動級電路；
[0008]其中，所述預驅動偏置電路連接于所述預驅動電路的控制端，用于產生所述預驅動電路的偏置信號，進而控制所述驅動級電路輸出的驅動信號的上升沿和下降沿交點的范圍；
[0009]所述預驅動電路連接于所述驅動級電路的輸入端，用于接收數據信號并受所述偏置信號的控制輸出驅動所述驅動級電路的預驅動信號；
[0010]所述驅動級電路，用于接收所述預驅動信號，并控制所述驅動信號的上升時間和下降時間。
[0011]優選地，所述預驅動偏置電路包括運算放大器、第一電阻、第二電阻、第一 MOS管以及第二 MOS管，其中，所述運算放大器的正輸入端連接于一參考電壓，負輸入端連接于所述運算放大器的輸出端；所述第一電阻連接于所述運算放大器的輸出端，另一端連接于所述第一 MOS管的漏端；所述第一 MOS管的源端連接于電源，柵端連接于所述第一 MOS管的漏端；所述第二電阻連接于所述運算放大器的輸出端，另一端連接于所述第二 MOS管的漏端；所述第二 MOS管的源端接地，柵端連接于所述第二 MOS管的漏端。
[0012]更優選地，所述參考電壓為內部預設值。
[0013]更優選地，所述第一 MOS管為PM0S，所述第二 MOS管為NM0S。
[0014]優選地，所述預驅動電路包括第三MOS管、第四MOS管、第五MOS管以及第六MOS管，其中，所述第三MOS管的源端連接于電源，柵端連接于第一偏置信號；所述第四MOS管的源端連接于所述第三MOS管的漏端；所述第四MOS管的柵端與所述第五MOS管的柵端相連，并接收所述數據信號；所述第四MOS管的漏端與所述第五MOS管的漏端相連，并輸出所述預驅動信號；所述第六MOS管的漏端連接于所述第五MOS管的源端，柵端連接于第二偏置信號，源端接地。
[0015]更優選地，所述第三MOS管及所述第四MOS管為PM0S，所述第五MOS管及所述第六MOS 管為 NMOS。
[0016]優選地，所述驅動級電路包括第一開關、第二開關、第三開關、第四開關、第七MOS管、第八MOS管、第三電阻以及電容，其中，所述第一開關的一端連接于所述第七MOS管的柵端，另一端連接于所述第二開關，并作為所述驅動級電路的輸入端，所述第二開關的另一端連接于所述第八MOS管的柵端；所述第三開關的一端連接于電源，另一端連接于所述第七MOS管的柵端；所述第四開關的一端接地，另一端連接于所述第八MOS管的柵端；所述第七MOS管的源端連接于電源，所述第八MOS管的源端接地，所述第七MOS管的漏端與所述第八MOS管的漏端相連，并連接于所述第三電阻；所述第三電阻的另一端作為所述驅動級電路的輸出端，并通過所述電容反饋至所述驅動級電路的輸入端。
[0017]更優選地，所述第七MOS管為PMOS，所述第八MOS管為NMOS。
[0018]優選地，所述驅動信號的上升沿和下降沿交點的范圍為1.3V?2.0V。
[0019]優選地，所述驅動信號的上升時間和下降時間設置為75ns?300ns。
[0020]如上所述，本發明的用于USB的發送器，具有以下有益效果:
[0021]本發明的用于USB的發送器是在密勒反饋電容方法的基礎上改進而來，采用了密勒反饋的方法控制信號的上升下降沿，使得在不同負載條件下，上升時間和下降時間在75納秒到300納秒之間；采用工藝角和電源電壓補償的偏置電路偏置預驅動電路，使得上升沿和下降沿的交點在1.3伏到2.0伏之間。本發明的用于USB的發送器能夠很好的滿足USB2.0協議的要求。
【專利附圖】
【附圖說明】
[0022]圖1顯示為本發明的用于USB的發送器示意圖。
[0023]元件標號說明
[0024]I用于USB的發送器
[0025]11預驅動偏置電路
[0026]111運算放大器
[0027]12預驅動電路
[0028]13驅動級電路
[0029]VREF參考電壓
[0030]DATA數據信號
[0031]AVDD電源
[0032]AVSS地
【具體實施方式】
[0033]以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的【具體實施方式】加以實施或應用，本說明書中的各項細節也可以基于不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。
[0034]請參閱圖1。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖式中僅顯示與本發明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪制，其實際實施時各組件的型態、數量及比例可為一種隨意的改變，且其組件布局型態也可能更為復雜。
[0035]如圖1所示，本發明提供一種用于USB的發送器1，所述用于USB的發送器I至少包括:
[0036]預驅動偏置電路U、預驅動電路12以及驅動級電路13 ；
[0037]其中，所述預驅動偏置電路11連接于所述預驅動電路12的控制端，用于產生所述預驅動電路12的偏置信號，進而控制所述驅動級電路13輸出的驅動信號的上升沿和下降沿交點的范圍；
[0038]所述預驅動電路12連接于所述驅動級電路13的輸入端，用于接收數據信號DATA并受所述偏置信號的控制輸出驅動所述驅動級電路13的預驅動信號；
[0039]所述驅動級電路13，用于接收所述預驅動信號，并控制所述驅動信號的上升時間和下降時間。
[0040]具體地，如圖1所示，在本實施例中，所述預驅動偏置電路11包括運算放大器111、第一電阻Rl、第二電阻R2、第一 MOS管Ml以及第二 MOS管M2，其中，所述第一 MOS管為PMOS，所述第二 MOS管為NMOS。
[0041]所述運算放大器111構成單位增益緩沖器，所述運算放大器111的正輸入端連接于一參考電壓VREF，所述參考電壓VREF為內部預設值，所述運算放大器111的負輸入端連接于所述運算放大器的輸出端。所述第一電阻Rl連接于所述運算放大器111的輸出端，另一端連接于所述第一 MOS管Ml的漏端。所述第一 MOS管Ml的源端連接于電源AVDD，柵端連接于所述第一 MOS管Ml的漏端。所述第二電阻R2連接于所述運算放大器111的輸出端，另一端連接于所述第二 MOS管M2的漏端；所述第二 MOS管M2的源端接地AVSS，柵端連接于所述第二 MOS管M2的漏端。
[0042]所述運算放大器111構成的單位增益緩沖器把所述第一電阻Rl與所述第二電阻R2之間的電位鉗位在所述參考電壓VREF處，使得所述第一電阻Rl和所述第二電阻R2兩端產生電壓差，從而在所述第一 MOS管Ml和所述第二 MOS管M2上產生電流。
[0043]通過所述預驅動偏置電路11來控制所述驅動信號的上升沿和下降沿交點的范圍，所述驅動信號的上升沿和下降沿交點的范圍為1.3V?2.0V，在本實施例中，所述驅動信號的上升沿和下降沿交點優選為1.65V。
[0044]具體地，如圖1所示，在本實施例中，所述預驅動電路包括第三MOS管、第四MOS管、第五MOS管以及第六MOS管，其中，所述第三MOS管及所述第四MOS管為PMOS，所述第五MOS管及所述第六MOS管為NMOS。
[0045]所述第三MOS管M3的源端連接于電源AVDD，柵端連接于第一偏置信號，所述第一偏置信號由所述第一 MOS管Ml輸出。所述第四MOS管M4的源端連接于所述第三MOS管M3的漏端；所述第四MOS管M4的柵端與所述第五MOS管M5的柵端相連，并接收所述數據信號DATA。所述第四MOS管M4的漏端與所述第五MOS管M5的漏端相連，并輸出所述預驅動信號。所述第六MOS管M6的漏端連接于所述第五MOS管M5的源端，柵端連接于第二偏置信號，所述第二偏置信號由所述第二 MOS管M2輸出，所述第六MOS管M6的源端接地AVSS。
[0046]所述第三MOS管M3與所述第一 MOS管Ml構成一對PMOS電流鏡，把流過所述第一電阻Rl的電流鏡像到所述第三MOS管M3 ;所述第六MOS管M6與所述第二 MOS管M2構成一對NMOS電流鏡，把流過所述第二電阻R2的電流鏡像到所述第六MOS管M6。所述第四MOS管M4與所述第五MOS管M5組成一個電流受限制的反相器，接收所述數據信號DATA，反相后作為所述預驅動信號輸出給所述驅動級電路13。
[0047]具體地，如圖1所示，在本實施例中，所述驅動級電路13包括第一開關S1、第二開關S2、第三開關S3、第四開關S4、第七MOS管M7、第八MOS管M8、第三電阻R3以及電容C，其中，所述第七MOS管M7為PMOS，所述第八MOS管M8為NMOS。
[0048]所述第一開關SI的一端連接于所述第七MOS管M7的柵端，另一端連接于所述第二開關S2，并作為所述驅動級電路13的輸入端，接收所述預驅動信號，所述第二開關S2的另一端連接于所述第八MOS管M8的柵端。所述第三開關S3的一端連接于電源AVDD，另一端連接于所述第七MOS管M7的柵端。所述第四開關S4的一端接地AVSS，另一端連接于所述第八MOS管M8的柵端。所述第七MOS管M7的源端連接于電源AVDD，所述第八MOS管M8的源端接地AVSS，所述第七MOS管M7的漏端與所述第八MOS管M8的漏端相連，并連接于所述第三電阻R3 ;所述第三電阻R3的另一端作為所述驅動級電路13的輸出端連接到PAD，并通過所述電容C反饋至所述驅動級電路13的輸入端。
[0049]所述第一開關S1、第二開關S2、第三開關S3以及第四開關S4通過不同的導通狀態防止所述第七MOS管M7和第八MOS管M8同時導通，若所述第七MOS管M7和第八MOS管M8同時導通，電源AVDD與地AVSS之間將產生一個很大的短路電流，直接損壞電路中的器件。所述電容C作為密勒電容跨接在所述驅動級電路13的輸入端與輸出端之間，通過反饋的方式控制所述驅動級電路13輸出的所述驅動信號的上升時間和下降時間，所述驅動信號的上升時間和下降時間設置為75ns?300ns，在本實施例中，所述驅動信號的上升時間和下降時間優選為200ns。
[0050]上述用于USB的發送器I的工作原理如下:
[0051]所述用于USB的發送器I上電啟動，所述運算放大器111接收所述參考信號VREF，并將所述第一電阻Rl與所述第二電阻R2之間的電位鉗位在所述參考電壓VREF處，所述第一電阻Rl和所述第二電阻R2兩端產生電壓差，從而產生電流。所述第一 MOS管Ml將所述第一電阻Rl上的電流鏡像到所述第三MOS管；所述第二 MOS管M2將第二電阻R2上的電流鏡像到所述第六MOS管M6。所述第四MOS管M4與所述第五MOS管M5構成反相器，輸入信號為所述數據信號DATA，輸出信號為所述預驅動信號，所述第四MOS管M4與所述第五MOS管M5構成的反相器受所述第一 MOS管M1、所述第二 MOS管M2、所述第三MOS管M3及所述第六MOS管M6鏡像過來的電流的限制。所述預驅動信號經過所述第一開關SI及所述第二開關S2驅動所述第七MOS管M7與所述第八MOS管M8。若所述第七MOS管M7導通、所述第八MOS管M8關斷，所述第三電阻R3的輸出信號為高電平；若所述第七MOS管M7關斷、所述第八MOS管M8導通，所述第三電阻R3的輸出信號為低電平；若所述第七MOS管M7和第八MOS管M8同時導通，電源AVDD與地AVSS之間將產生一個很大的短路電流，直接損壞電路中的器件。因此，所述第一開關S1、第二開關S2、第三開關S3以及第四開關S4通過不同的導通狀態防止所述第七MOS管M7和第八MOS管M8同時導通。所述電容C將所述驅動級電路13的輸出信號反饋至所述驅動級電路13的輸入端，作為密勒反饋來控制所述驅動級電路13輸出的驅動信號的上升時間和下降時間。
[0052]本發明的用于USB的發送器是在密勒反饋電容方法的基礎上改進而來，采用了密勒反饋的方法控制信號的上升下降沿，使得在不同負載條件下，上升時間和下降時間在75ns?300ns之間；采用工藝角和電源電壓補償的偏置電路偏置預驅動電路，使得上升沿和下降沿的交點范圍不會過大，在1.3V?2.0V之間。本發明的用于USB的發送器通過兩者的結合能夠很好的滿足USB2.0協議的要求。
[0053]綜上所述，本發明提供一種用于USB的發送器，所述用于USB的發送器至少包括:預驅動偏置電路、預驅動電路以及驅動級電路；其中，所述預驅動偏置電路連接于所述預驅動電路的控制端，用于產生所述預驅動電路的偏置信號，并控制所述驅動級電路輸出的驅動信號的上升沿和下降沿交點的范圍；所述預驅動電路連接于所述驅動級電路的輸入端，用于接收數據信號并受所述偏置信號的控制輸出驅動所述驅動級電路的預驅動信號；所述驅動級電路，用于接收所述預驅動信號，并控制所述驅動信號的上升時間和下降時間。本發明的用于USB的發送器是在密勒反饋電容方法的基礎上改進而來，采用了密勒反饋的方法控制信號的上升下降沿，使得在不同負載條件下，上升時間和下降時間在75ns?300ns之間；采用工藝角和電源電壓補償的偏置電路偏置預驅動電路，使得上升沿和下降沿的交點在1.3V?2.0V之間；通過兩者的結合能夠很好的滿足USB2.0協議的要求。所以，本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。
[0054]上述實施例僅例示性說明本發明的原理及其功效，而非用于限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬【技術領域】中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。
【權利要求】
1.一種用于USB的發送器，其特征在于，所述用于USB的發送器至少包括: 預驅動偏置電路、預驅動電路以及驅動級電路； 其中，所述預驅動偏置電路連接于所述預驅動電路的控制端，用于產生所述預驅動電路的偏置信號，進而控制所述驅動級電路輸出的驅動信號的上升沿和下降沿交點的范圍； 所述預驅動電路連接于所述驅動級電路的輸入端，用于接收數據信號并受所述偏置信號的控制輸出驅動所述驅動級電路的預驅動信號； 所述驅動級電路，用于接收所述預驅動信號，并控制所述驅動信號的上升時間和下降時間。
2.根據權利要求1所述的用于USB的發送器，其特征在于:所述預驅動偏置電路包括運算放大器、第一電阻、第二電阻、第一 MOS管以及第二 MOS管，其中，所述運算放大器的正輸入端連接于一參考電壓，負輸入端連接于所述運算放大器的輸出端；所述第一電阻連接于所述運算放大器的輸出端，另一端連接于所述第一MOS管的漏端；所述第一MOS管的源端連接于電源，柵端連接于所述第一 MOS管的漏端；所述第二電阻連接于所述運算放大器的輸出端，另一端連接于所述第二 MOS管的漏端；所述第二 MOS管的源端接地，柵端連接于所述第二 MOS管的漏端。
3.根據權利要求2所述的用于USB的發送器，其特征在于:所述參考電壓為內部預設值。
4.根據權利要求2所述的用于USB的發送器，其特征在于:所述第一MOS管PM0S，所述第二 MOS管為NMOS。
5.根據權利要求1所述的用于USB的發送器，其特征在于:所述預驅動電路包括第三MOS管、第四MOS管、第五MOS管以及第六MOS管，其中，所述第三MOS管的源端連接于電源，柵端連接于第一偏置信號；所述第四MOS管的源端連接于所述第三MOS管的漏端；所述第四MOS管的柵端與所述第五MOS管的柵端相連，并接收所述數據信號；所述第四MOS管的漏端與所述第五MOS管的漏端相連，并輸出所述預驅動信號；所述第六MOS管的漏端連接于所述第五MOS管的源端，柵端連接于第二偏置信號，源端接地。
6.根據權利要求5所述的用于USB的發送器，其特征在于:所述第三MOS管及所述第四MOS管為PM0S，所述第五MOS管及所述第六MOS管為NM0S。
7.根據權利要求1所述的用于USB的發送器，其特征在于:所述驅動級電路包括第一開關、第二開關、第三開關、第四開關、第七MOS管、第八MOS管、第三電阻以及電容，其中，所述第一開關的一端連接于所述第七MOS管的柵端，另一端連接于所述第二開關，并作為所述驅動級電路的輸入端，所述第二開關的另一端連接于所述第八MOS管的柵端；所述第三開關的一端連接于電源，另一端連接于所述第七MOS管的柵端；所述第四開關的一端接地，另一端連接于所述第八MOS管的柵端；所述第七MOS管的源端連接于電源，所述第八MOS管的源端接地，所述第七MOS管的漏端與所述第八MOS管的漏端相連，并連接于所述第三電阻；所述第三電阻的另一端作為所述驅動級電路的輸出端，并通過所述電容反饋至所述驅動級電路的輸入端。
8.根據權利要求7所述的用于USB的發送器，其特征在于:所述第七MOS管為PM0S，所述第八MOS管為NMOS。
9.根據權利要求1所述的用于USB的發送器，其特征在于:所述驅動信號的上升沿和下降沿交點的范圍為1.3V?2.0V。
10.根據權利要求1所述的用于USB的發送器，其特征在于:所述驅動信號的上升時間和下降時間設置為75ns?300ns。
【文檔編號】H03K19/094GK104485942SQ201410619258
【公開日】2015年4月1日 申請日期:2014年11月5日 優先權日:2014年11月5日
【發明者】張旻琦, 黃志忠, 肖軼, 蘇杰, 龐振洋 申請人:芯原微電子(上海)有限公司, 芯原微電子(北京)有限公司, 芯原微電子（成都）有限公司, 芯原股份有限公司