V波段大功率跳頻共址濾波器的制造方法
【專利摘要】本發明涉及一種V波段大功率跳頻共址濾波器，包括有邏輯控制單元1、開關驅動單元2和射頻綜合調諧單元3，共3部分，相結合構成一個整體；其中所述邏輯控制單元1的存儲器模塊U1和外部調試數據接口J2，均可通過電子開關模塊，輸出控制信號給開關驅動單元2的10路驅動電路；射頻綜合調諧單元3包括10路諧振回路，每一路均采用并聯諧振回路，通過共地軸向空心電感互耦結構進行電感耦合，用以保證不同的子濾波器具有相同的相對帶寬；每一路并聯諧振回路中不同電容的值對應著不同的子濾波器中心頻率，共有210個子濾波器；本發明具有跳頻速度快，插入損耗小，駐波性能良好，可用于100W大功率場合等優點。
【專利說明】V波段大功率跳頻共址濾波器
【技術領域】
[0001] 本發明涉及一種共址濾波器，特別是一種V波段大功率跳頻共址濾波器。
【背景技術】
[0002] 如今跳頻技術是無線通信中主要的抗干擾手段之一，而跳頻濾波器作為發射系統 終端的濾波器件和接收系統前端的預選器件，其性能直接影響系統中收發信號的質量。由 于跳頻濾波器的中心頻率是隨信道跳頻頻率的改變而變化的，所以它可以提高通信系統的 抗阻塞和抗帶外干擾性能，從而提高系統的綜合抗干擾能力和組網能力。
[0003] 隨著多部跳頻電臺共址使用情況越來越普遍，為了減少電臺共址使用時的互相影 響，提高電臺共址能力，通常在電臺發信功放末端和收信機前端加裝共址濾波器。通過使用 共址濾波器，可以抑制發射機寬帶噪聲和雜散輸出、防止反向互調失真；避免接收機靈敏度 降低、減小接收機交互調失真。但是，目前常用的共址濾波器，存在插入損耗大、駐波性能較 差、調諧速度慢、濾波效果不好以及體積大等不足，不能完全滿足通信技術的要求，有待進 一步解決提1?。
【發明內容】
[0004] 本發明的目的在于克服現有技術中的不足而提供一種設計合理、結構簡單的大功 率超短波跳頻共址濾波器，進而利于大功率通信設備的信號處理。
[0005] 為了達到上述目的，本發明采用的技術方案是： V波段大功率跳頻共址濾波器，包括有邏輯控制單元1、開關驅動單元2和射頻綜合調 諧單元3,共3部分，相結合構成一個整體，其中： 所述邏輯控制單元1，又包括有存儲器模塊U1，電子開關模塊U2、電子開關模塊U3、電 子開關模塊U4、電子開關模塊U5,程控數據接口 J1，外部調試數據接口 J2 ;-方面所述存儲 器模塊U1，連接程控數據接口 J1，根據外部程序提供的8位地址碼，從引腳1-10輸出對應 的10位控制碼，實時給電子開關模塊U2、電子開關模塊U3、電子開關模塊U4、電子開關模塊 U5加載賦值，進而輸出控制信號給開關驅動單元2的10路驅動電路；另一方面所述外部調 試數據接口 J2連接開關驅動單元2,根據外部調試數據提供的10位控制碼，實時給電子開 關模塊U2、電子開關模塊U3、電子開關模塊U4、電子開關模塊U5加載賦值，進而輸出控制信 號給開關驅動單元2的10路驅動電路。
[0006] 所述開關驅動單元2,又包括有開關驅動電路20、開關驅動電路21、開關驅動電路 22、開關驅動電路23、開關驅動電路24、開關驅動電路25、開關驅動電路26、開關驅動電路 27、開關驅動電路28、開關驅動電路29,共10路開關驅動電路，分別對應著射頻綜合調諧單 元3中的每1路調諧回路。
[0007] 所述射頻綜合調諧單元3,又包括有第1路調諧回路30、第2路調諧回路31、第3 路調諧回路32、第4路調諧回路33、第5路調諧回路34、第6路調諧回路35、第7路調諧回 路36、第8路調諧回路37、第9路調諧回路38、第10路調諧回路39,共有10路；其中每1 路調諧回路包括有射頻輸入接口 SI，并聯諧振單元S2,共地軸向電感互耦單元S3,并聯諧 振單元S4,射頻輸出接口 S5 ;所述射頻輸入接口 S1和射頻輸出接口 S5均采用抽頭式，并 聯諧振單元S2包括并聯電感L1、電容C1、電容C2,并聯諧振單元S4包括并聯電感L2、電容 C3、電容C4,共地軸向電感互耦單元S3包括電感L3、電感L4及接地電感L5,通過共地軸向 空心電感互耦結構進行電感耦合，用以保證不同的子濾波器具有相同的相對帶寬；射頻輸 入接口 S1，射頻輸出接口 S5,共地軸向電感互耦單元S3,并聯諧振單元S2中的L1、C1，并聯 諧振單元S4中的L2、C3為所述10路調諧回路所共有，而每1路射頻調諧回路中的電容C2、 C4均不相同，電容C2、C4 一端對應的每1路射頻調諧回路的輸入控制碼引腳11，連接至開 關驅動單元2中每1路開關驅動電路的輸出端，不同的C2、C4值對應著不同的子濾波器中 心頻率，共有2 1°個子濾波器，鑒于如此多的子濾波器冗余，用以提高V波段大功率跳頻共址 濾波器的整體性能。
[0008] 本發明的顯著效果： 本發明采用上述技術方案，進行設計與試制，并經過例行測試與實際使用，表明具有跳 頻速度快，插入損耗小，駐波性能良好，可用于100W大功率場合等優點。
[0009]
【專利附圖】
【附圖說明】： 圖1為本發明整體電原理圖； 圖2為本發明射頻綜合調諧單元3中任意1路的調諧回路電原理圖； 圖中符號說明： 1是本發明邏輯控制單元，其中： U1為存儲器模塊，U2、U3、U4、U5均為電子開關模塊，J1為程控數據接口，J2為外部調 試數據接口； 2是本發明開關驅動單元，其中： 開關驅動電路20、開關驅動電路21、開關驅動電路22、開關驅動電路23、開關驅動電路 24、開關驅動電路25、開關驅動電路26、開關驅動電路27、開關驅動電路28、開關驅動電路 29分別為開關驅動單元2的10路開關驅動電路； 3是本發明射頻綜合調諧單元，其中： 30為第1路調諧回路，31為第2路調諧回路，32為第3路調諧回路，33為第4路調諧 回路，34為第5路調諧回路，35為第6路調諧回路，36為第7路調諧回路，37為第8路調諧 回路，38為第9路調諧回路，39為第10路調諧回路，S1為任意1路調諧回路的射頻輸入接 口，S2為任意1路調諧回路的并聯諧振單元，S3為任意1路調諧回路的共地軸向電感互耦 單元，S4為任意1路調諧回路的并聯諧振單元，S5為任意1路調諧回路的射頻輸出接口，11 為任意1路調諧回路對應的輸入控制碼引腳。
【具體實施方式】
[0010] 請參閱圖1至圖2所示，為本發明具體實施例。
[0011] 結合圖1至圖2可以看出： 本發明包括有邏輯控制單元1、開關驅動單元2和射頻綜合調諧單元3,共3部分，相結 合構成一個整體，其中： 所述邏輯控制單元1，又包括有存儲器模塊U1，電子開關模塊U2、電子開關模塊U3、電 子開關模塊U4、電子開關模塊U5,程控數據接口 J1，外部調試數據接口 J2 ;其中所述存儲 器模塊U1的A0-A7地址碼引腳與程控數據接口 J1的1-8引腳一一對應連接，存儲器模塊 U1的控制碼引腳1-3與電子開關模塊U2的1、2、3引腳一一對應連接，存儲器模塊U1的控 制碼引腳4、5、6與電子開關模塊U3的1、2、3引腳一一對應連接，存儲器模塊U1的控制碼 引腳7、8與電子開關模塊U4的1、2引腳一一對應連接，存儲器模塊U1的控制碼引腳9、10 與電子開關模塊U5的1、2引腳 對應連接；一方面存儲器模塊U1，根據外部提供的地址 碼，通過引腳1-10輸出的10位控制碼，實時給電子開關模塊U2、U3、U4、U5加載賦值，進而 輸出控制信號給開關驅動單元2的10路驅動電路；另一方面所述外部調試數據接口 J2的 1、2、3腳分別和電子開關模塊U2的1、2、3腳一一對應連接，外部調試數據接口 J2的4、5、6 腳分別和電子開關模塊U3的1、2、3腳一一對應連接，外部調試數據接口 J2的7、8腳分別 和電子開關模塊U4的1、2腳一一對應連接，外部調試數據接口 J2的9、10腳分別和電子開 關模塊U5的1、2腳一一對應連接，根據外部調試數據提供的10位控制碼，可實時給電子開 關模塊U2、U3、U4、U5加載賦值，進而輸出控制信號給開關驅動單元2的10路驅動電路。
[0012] 所述開關驅動單元2,又包括有開關驅動電路20、開關驅動電路21、開關驅動電路 22、開關驅動電路23、開關驅動電路24、開關驅動電路25、開關驅動電路26、開關驅動電路 27、開關驅動電路28、開關驅動電路29,共10路；開關驅動電路20的一端連接電子開關模 塊U2的引腳4,另一端連接至射頻綜合調諧單元3中第1路調諧回路30對應的輸入控制碼 引腳11，即對應著第1路調諧回路30中的并聯電容C2、C4 ;開關驅動電路21的一端連接 電子開關模塊U2的引腳5,另一端連接至射頻綜合調諧單元3中第2路調諧回路31對應 的輸入控制碼引腳11，即對應著第2路調諧回路31中的并聯電容C2、C4 ;開關驅動電路22 的一端連接電子開關模塊U2的引腳6,另一端連接至射頻綜合調諧單元3中第3路調諧回 路32對應的輸入控制碼引腳11，即對應著第3路調諧回路32中的并聯電容C2、C4 ;開關驅 動電路23的一端連接電子開關模塊U3的引腳4,另一端連接至射頻綜合調諧單元3中第4 路調諧回路33對應的輸入控制碼引腳11，即對應著第4路調諧回路33中的并聯電容C2、 C4 ;開關驅動電路24的一端連接電子開關模塊U3的引腳5,另一端連接至射頻綜合調諧單 元3中第5路調諧回路34對應的輸入控制碼引腳11，即對應著第5路調諧回路34中的并 聯電容C2、C4 ;開關驅動電路25的一端連接電子開關模塊U3的引腳6,另一端連接至射頻 綜合調諧單元3中第6路調諧回路35對應的輸入控制碼引腳11，即對應著第6路調諧回路 35中的并聯電容C2、C4 ;開關驅動電路26的一端連接電子開關模塊U4的引腳4,另一端連 接至射頻綜合調諧單元3中第7路調諧回路36對應的輸入控制碼引腳11，即對應著第7路 調諧回路36中的并聯電容C2、C4 ;開關驅動電路27的一端連接電子開關模塊U4的引腳5， 另一端連接至射頻綜合調諧單元3中第8路調諧回路37對應的輸入控制碼引腳11，即對應 著第8路調諧回路37中的并聯電容C2、C4 ;開關驅動電路28的一端連接電子開關模塊U5 的引腳4,另一端連接至射頻綜合調諧單元3中第9路調諧回路38對應的輸入控制碼引腳 11，即對應著第9路調諧回路38中的并聯電容C2、C4 ;開關驅動電路29的一端連接電子開 關模塊U5的引腳5,另一端連接至射頻綜合調諧單元3中第10路調諧回路39對應的輸入 控制碼引腳11，即對應著第10路調諧回路39中的并聯電容C2、C4。
[0013] 所述射頻綜合調諧單元3,又包括有第1路調諧回路30、第2路調諧回路31、第3 路調諧回路32、第4路調諧回路33、第5路調諧回路34、第6路調諧回路35、第7路調諧回 路36、第8路調諧回路37、第9路調諧回路38、第10路調諧回路39,共有10路；其中每1 路調諧回路包括有射頻輸入接口 S1，并聯諧振單元S2,共地軸向電感互耦單元S3,并聯諧 振單元S4,射頻輸出接口 S5 ;所述射頻輸入接口 S1和射頻輸出接口 S5均采用抽頭式，并 聯諧振單元S2包括并聯電感L1、電容C1、電容C2,并聯諧振單元S4包括并聯電感L2、電容 C3、電容C4,共地軸向電感互耦單元S3包括電感L3、電感L4及接地電感L5,通過共地軸向 空心電感互耦結構進行電感耦合，用以保證不同的子濾波器具有相同的相對帶寬；射頻輸 入接口 S1，射頻輸出接口 S5,共地軸向電感互耦單元S3,并聯諧振單元S2中的L1、C1，并聯 諧振單元S4中的L2、C3為所述10路調諧回路所共有，而每1路射頻調諧回路中的電容C2、 C4均不相同，電容C2、C4 一端對應的每1路射頻調諧回路的輸入控制碼引腳11，連接至開 關驅動單元2中每1路開關驅動電路的輸出端，不同的C2、C4值對應著不同的子濾波器中 心頻率，共有2 1°個子濾波器，鑒于如此多的子濾波器冗余，用以提高V波段大功率跳頻共址 濾波器的整體性能。
[0014] 值得特別說明的是： 本發明實施例中的存儲器模塊U1型號為AT29LV1024,電子開關模塊U2、電子開關模塊 U3、電子開關模塊U4、電子開關模塊U5的型號均采用HC4053。
[0015] 以上所述僅是本發明的優選實施方式，應當指出，對于本【技術領域】的普通技術人 員來說，在不脫離本發明的前提上，還可以做出若干改進和潤飾，這些修改、等同替換和改 進等，均應包含在發明的保護范圍內。
【權利要求】
1. 一種V波段大功率跳頻共址濾波器，包括有邏輯控制單元（1 )、開關驅動單元（2)和 射頻綜合調諧單元（3)，共3部分，相結合構成一個整體，其特征是： 所述射頻綜合調諧單元（3)，又包括有第1路調諧回路（30)、第2路調諧回路（31)、第 3路調諧回路（32)、第4路調諧回路（33)、第5路調諧回路（34)、第6路調諧回路（35)、第7 路調諧回路（36)、第8路調諧回路（37)、第9路調諧回路（38)、第10路調諧回路（39)，共有 10路；其中每1路調諧回路包括有射頻輸入接口 S1，并聯諧振單元S2,共地軸向電感互耦 單元S3,并聯諧振單元S4,射頻輸出接口 S5 ;所述射頻輸入接口 S1和射頻輸出接口 S5均采 用抽頭式，并聯諧振單元S2包括并聯電感L1、電容C1、電容C2,并聯諧振單元S4包括并聯 電感L2、電容C3、電容C4,共地軸向電感互耦單元S3包括電感L3、電感L4及接地電感L5， 通過共地軸向空心電感互耦結構進行電感耦合，用以保證不同的子濾波器具有相同的相對 帶寬；射頻輸入接口 S1，射頻輸出接口 S5,并聯諧振單元S2中的LI、C1，并聯諧振單元S4 中的L2、C3,共地軸向電感互耦單元S3為所述10路調諧回路所共有，而每1路射頻調諧回 路中的電容C2、C4均不相同，電容C2、C4 一端對應的每1路射頻調諧回路的輸入控制碼引 腳11，連接至開關驅動單元2中每1路開關驅動電路的輸出端，不同的C2、C4值對應著不 同的子濾波器中心頻率，共有2 1°個子濾波器，鑒于如此多的子濾波器冗余，用以提高V波段 大功率跳頻共址濾波器的整體性能。
2. 如權利要求1所述V波段大功率跳頻共址濾波器，其特征是： 所述開關驅動單元（2)，又包括有開關驅動電路（20)、開關驅動電路（21)、開關驅動電 路（22 )、開關驅動電路（23 )、開關驅動電路（24 )、開關驅動電路（25 )、開關驅動電路（26 )、 開關驅動電路（27)、開關驅動電路（28)、開關驅動電路（29)，共10路開關驅動電路，分別對 應著射頻綜合調諧單元（3)中的每1路調諧回路。
3. 如權利要求1所述V波段大功率跳頻共址濾波器，其特征是： 所述邏輯控制單元（1)，又包括有存儲器模塊U1，電子開關模塊U2、電子開關模塊U3、 電子開關模塊U4、電子開關模塊U5,程控數據接口 J1，外部調試數據接口 J2 ;-方面所述存 儲器模塊U1，連接程控數據接口 J1，根據外部程序提供的8位地址碼，從引腳1-10輸出對 應的10位控制碼，實時給電子開關模塊U2、電子開關模塊U3、電子開關模塊U4、電子開關模 塊U5加載賦值，進而輸出控制信號給開關驅動單元（2)的10路驅動電路；另一方面所述外 部調試數據接口 J2連接開關驅動單元（2)，根據外部調試數據提供的10位控制碼，實時給 電子開關模塊U2、電子開關模塊U3、電子開關模塊U4、電子開關模塊U5加載賦值，進而輸出 控制信號給開關驅動單元（2)的10路驅動電路。
【文檔編號】H03H9/46GK104158511SQ201410382701
【公開日】2014年11月19日 申請日期:2014年8月6日 優先權日:2014年8月6日
【發明者】廖雪銘, 鄧睿, 劉芳, 文旭成, 喻新平, 饒郁, 馬立班, 許娟, 周怡, 向威, 趙永亮, 吳朝新, 熊偉卿 申請人:武漢中元通信股份有限公司