具有動態偏置的rf緩沖器電路的制作方法
【專利摘要】用于壓控振蕩器(VCO)的RF緩沖器電路包括動態偏置電路以選擇性對輸出電壓波形的相位進行翻轉。在CMOS的實施方式中，在輸出路徑上應用PMOS/NMOS對。在高(電壓)擺幅模式狀況期間，對輸出的相位進行翻轉使得輸出波形與出現在PMOS/NMOS對的柵極處的電壓同相。由此該技術減小了柵極到漏極的峰值電壓，并且允許采用經得起低相位噪聲和低功耗的配置的MOS器件的可靠性提高。
【專利說明】具有動態偏置的RF緩沖器電路
[0001]本申請為分案申請，其原申請的申請日是2012年4月20日，申請號為201080047529.9，發明名稱為“具有動態偏置的RF緩沖器電路”。
【技術領域】
[0002]本發明大體涉及與諸如壓控振蕩器(VCO)之類的RF部件結合使用的RF緩沖器電路。
【背景技術】
[0003]壓控振蕩器是在諸如RF通信系統的頻率合成器之類的各種各樣RF電子應用中所使用的公知的器件。不管它們的設計有何新發展，VCO仍然被認為是RF收發器中最關鍵的設計部件之一。通常，VCO最重要的參數是相位噪聲、功耗和頻率調諧范圍。輸出緩沖器電路經常用于對VCO的輸出進行放大并且將VCO與負載狀況進行隔離。
[0004]為了滿足3G無線通信標準中嚴格的相位噪聲規范(例如CDMA IX和其它協議中的那些規范)，現有的VCO生成具有寬擺幅(wide swing)(通常達到3V)的差分輸出電壓。該寬電壓擺幅往往減小位于緩沖VCO的輸出的緩沖器電路中的CMOS晶體管的可靠性。施加到緩沖器的寬擺幅導致其高于緩沖器電路的晶體管上的理想的柵極到漏極的電壓VeD和柵極到源極的電壓Ves，由此使這些晶體管承受壓力并且由于熱載流子注入(HCI)和柵極氧化層擊穿兩者而產生可靠性問題。由于使用深亞微米工藝，可靠的操作是最重要的并且變得更具挑戰性。
[0005]另外，在便攜無線設備中，保持功耗最小化以延長電池壽命是有利的。由于SAW濾波器被從收發器集成電路中去除，所以重要的是實現相位噪聲性能，尤其是極端的相位噪聲(far out phase noise)。
[0006]期望VCO及其緩沖器電路在維持低相位噪聲操作的同時實現低電流損耗和高可靠性的目標。
【發明內容】
[0007]用于壓控振蕩器(VCO)的RF緩沖器電路包括動態偏置電路以選擇性地對輸出電壓波形的相位進行翻轉。在CMOS的實施方式中，在輸出路徑中應用PM0S/NM0S對。在高(電壓)擺幅模式狀況期間，對輸出的相位進行翻轉以使輸出的波形與出現在PM0S/NM0S對的柵極處的電壓同相。由此該技術減小了柵極到漏極的峰值電壓，并且允許采用經得起低相位噪聲和低功耗的配置的MOS器件的可靠性提高。
[0008]在示例性的實施例中，緩沖器電路包括第一晶體管和第二晶體管以及動態偏置電路，使得基于在第一晶體管和第二晶體管中的一個或另一個處的輸入電壓擺幅狀況，第一晶體管和第二晶體管上的緩沖后的輸出電壓基本上與第一晶體管或第二晶體管的輸入端處的振蕩電壓同相，或基本上與該振蕩電壓異相。由此，可以減小晶體管上的峰值電壓，允許采用經得起低相位噪聲和低功耗的配置的晶體管的可靠性提高。
[0009]動態偏置可以包括對晶體管偏置狀況進行切換的切換電路，使得在高輸入電壓擺幅模式狀況期間，緩沖后的輸出電壓基本上與第一晶體管和第二晶體管的輸入端處的振蕩電壓相位對準。在低輸入電壓擺幅模式狀況期間，緩沖后的輸出電壓基本上與振蕩輸入電壓異相。可以包括振幅檢測器/控制器來檢測輸入電壓擺幅模式狀況，并且通過控制RF緩沖器電路的偏置電壓來對該狀況進行響應，以便實現相位對準。
【專利附圖】
【附圖說明】
[0010]圖1是VCO核心電路以及具有獨立的上緩沖器電路部分和下緩沖器電路部分的典型RF緩沖器電路的電路級圖。
[0011]圖2是VCO核心電路的替代結構的電路級圖。
[0012]圖3示出了圖1所示的上緩沖器電路部分和下緩沖器電路部分的各個節點處的電壓特性。
[0013]圖4是根據一個示例性實施例的RF緩沖器電路的示意圖，其中以框圖示出下緩沖器電路部分，而以更詳細的電路細節示出上電路部分。
[0014]圖5是根據另一個典型實施例的RF緩沖器電路的示意圖，其中以框圖示出上緩沖器電路部分和下緩沖器電路部分，而也以更詳細的電路細節示出上緩沖器電路部分。
[0015]圖6A和圖6B示出了圖5所示的上緩沖器電路部分中的分別用于實施兩個開關模塊的不意圖。
[0016]圖7A和圖7B示出了用于實施圖5所示的振幅檢測器/控制器的替代示例性實施例。
[0017]圖8A和圖8B是分別示出了圖1和圖4(和圖5)所示RF緩沖器電路的各個對應晶體管端子處的示例性電壓波形的曲線圖。
【具體實施方式】
[0018]下面結合附圖給出的詳細描述旨在作為本發明的示例性實施例的描述，并且并非表示能夠實踐本發明的僅有實施例。該描述中使用的詞語“示例性”表示“用作示例、例子或舉例說明”，并且不應當必然被認為相對于其它示例性實施例是優選或有利的。該詳細描述包括用于提供對本發明的示例性實施例的全面理解的目的的特殊細節。本領域技術人員應當清楚的是，可以在不使用這些特殊細節的情況下實踐本發明的示例性實施例。在一些例子中，以框圖的形式示出公知的結構和設備，以便避免使本文提出的示例性實施例的新穎性變得模糊。
[0019]本發明涉及當結合VCO使用時具有特殊功用的緩沖器電路。為了方便起見，將與VCO核心電路相連來描述該緩沖器電路。然而，應當理解的是，如將在下文進一步介紹的，該緩沖器電路可以具有其它應用。
[0020]為了提供用于教導本發明的基礎，首先參考現有技術的緩沖器電路和相伴的VCO核心電路以及其中所預期的時變電壓。
[0021]圖1是VCO核心電路20以及具有單獨的上緩沖器電路部分12和下緩沖器電路部分14的典型RF緩沖器電路10的電路級圖。
[0022]RF緩沖器電路10包括CMOS對M1、M2和CMOS對M3、M4。在此，RF緩沖器電路10用于對差分對振蕩電壓信號(Vtank-和Vtank+)進行緩沖，該信號出現在VCO核心電路20的輸出端并且分別被作為輸入電壓信號在差分輸入對節點NI和N2處被接收。上緩沖器電路部分12和下緩沖器電路部分14對電壓信號對Vtank-和Vtank+進行緩沖以在緩沖器電路輸出節點N3和N6處生成緩沖后的輸出電壓信號對Vlo+和VI。、
[0023]器件Ml和M3是PMOS晶體管。Ml和M3的源極端被偏置在Vdd(通常是1.25-1.5V)。器件M2和M4是NMOS晶體管。M2和M4的源極端與地耦合。M1-M4的柵極經由偏置電阻器R1-R4連接到電壓源Vp或Vn。Vp和Vn的命名用于匹配被偏置的晶體管器件的類型(即PMOS或NM0S)并且通常被設定在Vdd/2的電壓電平。
[0024]兩個AC耦合電容器對Ca、Cb被耦合到輸入對節點N1、N2的每端，并且另一端耦合到器件M1-M4的對應柵極端。VCO核心電路20是典型的VCO結果，并且包括電感器LI和供應可變電容的變容二極管Cl，并且該電感器LI和變容二極管Cl并聯連接以形成LC諧振儲能電路。一對交叉耦合的晶體管器件M5、M6與LC儲能電路(LC tank)并聯連接以實現VCO核心電路的增益功能。偏置電壓Vdd被施加在電感器LI的中點。
[0025]VCO核心電路20適于在諸如移動電話之類的移動通信設備中使用。移動電話有時候比起其它時候要求獲取更高的功耗。有意地從低功率模式切換到高功率模式以增加例如電話靈敏度是已知的。例如，一種已知的技術包括當移動電話接收到的信噪比(SNR)已經低于閾值時將該電話切換到高功率模式。
[0026]在高功率模式中，以比低功率模式中的電平高的電平來在VCO核心電路20處供應偏置電壓Vdd。結果是，每個電壓信號Vtank-和Vtank+的輸出差分電壓擺幅在高功率模式中更高，并且可能高到3V的差分峰值，以便滿足當例如在CDMA IX網絡的PCS(1900Mhz)無線通信頻帶中工作時嚴格的相位噪聲規范的要求。典型的低功率模式，差分輸出擺幅大約是 1.5V。
[0027]當在高功率模式和低功率模式之間切換時，RF緩沖器電路10不可避免地經歷與VCO核心電路20的輸出端處的電壓電平相應的高電壓擺幅和低電壓擺幅。這些高電壓擺幅和低電壓擺幅分別定義了高擺幅模式和低擺幅模式。在高擺幅模式中，器件Ml和M3的柵極處的電壓電平擺幅可能高到1.5Vdd，而相應的漏極端子處的電壓電平可能低到0V。
[0028]這樣的高電壓電平擺幅導致大約1.5Vdd的Ves和VeD。對于在便攜通信設備中使用的常規MOSFET類型的CMOS器件，由于熱載流子注入(HCI)和柵極氧化層擊穿，這樣的擺幅可能弓I起可靠性問題。對于NMOS器件M2和M4也是如此。
[0029]圖2是VCO核心電路20’的替代配置的電路級圖。VCO核心電路20’可以作為VCO核心電路20的替代例如在移動設備收發器中使用來生成差分輸出電壓信號Vtank+和Vtank-0 VCO核心電路20’使用兩對交叉耦合的FET M7、M8和M9、M10。LC儲能電路包括并聯連接的電感器L2和變容二極管C2。偏置電壓Vdd施加到FET M7和M8的源極。FET M9和MlO的源極接地。該布置允許VCO核心電路20’ (如利用核心電路20那樣)避免恒流源的使用以使功耗最小化。在此，同樣然而，差分輸出電壓信號Vtank+和Vtank-的電壓電平擺幅的變化與圖1中的VCO核心電路20的差分輸出電壓信號的電壓電平擺幅的變化基本上相同。
[0030]一種減輕高擺幅模式問題的方法是在CMOS對Ml、M2的正柵極和負柵極兩端(而且也在M3、M4兩端)連接電容器。然而，由于高擺幅模式中的更高電容，該方法可能不利地影響調諧范圍。另外，在高擺幅模式中發生Q值降低。此外，所需的耦合電容器的值將與Ca或Cb相近,需要在集成電路上的更大面積。
[0031]另一種可能的解決辦法是將厚的氧化物器件用于MOS器件M1-M4。雖然該方法可以增強器件可靠性，但它往往不利地影響調諧范圍。此外，由于RF緩沖器電路的更高固有電容，可能經歷更高的電流。
[0032]圖3示出了圖1所示的上緩沖器電路部分和下緩沖器電路部分的各個節點處的電壓特性。
[0033]波形顯示了 MOS器件M1-M4的端子處的高Vra電壓電平和高Ves電壓電平的因果關系。本質上，器件Ml和M2的柵極端子處(在各自的節點N5和N6處)的電壓波形Ve1、Ve2彼此同相，但與節點N3處的輸出電壓波形Vlo+(即漏極電壓波形)相差180°相位。(名稱“Ιο”表示“本地振蕩器”。)同樣地，電壓波形Ve3和Ve4同相，但與Vlo-異相。因此，當Vgi和Ve2達到它們的峰值3/2Vdd時，Vlo+位于波谷0V，并且峰值擺幅是3/2Vdd( = 1.95V,對應Vdd= 1.3V)。如圖所示，對于每個MOS器件，每個波長周期，峰值擺幅出現兩次。
[0034]根據示例性實施例，通過動態偏置技術來減小器件M1-M4的柵極到漏極和柵極到源極兩端出現的高電壓擺幅。該技術引起漏極處的緩沖后的輸出電壓翻轉180°相位，從而與柵極電壓波形同相。即，作為時間的函數，柵極電壓的波峰將與漏極電壓的波峰相一致，而不是與波谷相一致。由此，可以使各個晶體管節點間的擺幅進入可靠的限度中。
[0035]圖4是根據一個示例性實施例的RF緩沖器電路100的示意圖，其中以框圖示出下緩沖器電路部分102b，而以更詳細的電路細節示出上電路部分102a。
[0036]上緩沖器電路部分102a對輸入電壓信號Vtank-進行緩沖，而下緩沖器電路部分102b對輸入電壓信號Vtank+進行緩沖，以分別在輸出節點N3和N4產生緩沖后的輸出Vlo+和Vlo-。此外，為了清楚顯示的目的，僅示出上緩沖器電路部分102a的細節。應當理解的是，對上緩沖器電路部分102a的描述同樣適用于下緩沖器電路部分102b的操作，并且是對下緩沖器電路部分102b的操作的等同描述。
[0037]RF緩沖器電路100具有類似于上述緩沖器電路10的電路拓撲，但為了實現CMOS晶體管對Ml、M2的動態偏置而進行改動。相比于現有技術的電路，該動態偏置可以得到改進的可靠性、相位噪聲和/或電流損耗。應用開關SWl和開關SW2以及可變偏壓源110 (供應電壓Vp)和可變偏壓源112(供應電壓Vn)來實現動態偏置。
[0038]優選在更大的集成電路內實施RF緩沖器電路100以及本文描述的其它緩沖器電路和VC0。該集成電路可以是諸如移動電話、筆記本電腦、個人數字助理(PDA)、上網本之類的移動通信設備的一部分。該移動設備可以被配置為利用諸如CDMA、WCDMA、GSM、LTE、藍牙之類的無線技術工作。應當理解的是，這些只是作為示例提供的，而本發明決非限于與這些技術一起使用。
[0039]在高擺幅模式狀況期間，向晶體管器件Ml的源極端子供應偏置的開關SWl被切換到地電勢點104。向晶體管M2的源極供應偏置的開關SW2被切換到供應電壓Vdd的電勢源106。偏置電勢源112供應與Vdd相等的電壓Vn。偏置電勢源110供應位于地電勢的電壓Vp0
[0040]在低擺幅模式狀況期間，開關SWl被切換到供應Vdd的電勢源102。開關SW2被切換到地電勢點108。以Vdd/2的電平供應Vp和Vn 二者。
[0041]因此，在高擺幅模式狀況期間，通過將Ml的源極端子耦合到地，將M2的源極端子耦合到Vdddf Vp設定在地電勢，并且將Vn設定為Vdd，相比于上述的常規偏置方案，沿著輸出路徑流動的電流是反轉的。由此，輸出電壓波形的相位被翻轉180°。作為結果，Vlo+與VC1和'2同相。
[0042]這減小了相互連接的MOS器件的VeD和Ves的峰值電壓擺幅，從而使得該器件的可靠性更高。同樣的偏置用于RF緩沖器電路100的下緩沖器電路部分102b中以對差分輸入Vtank+進行緩沖，并且產生緩沖后的輸出Vlo-，該緩沖后的輸出Vlo-與下緩沖器電路部分102b中的MOS器件的柵極端子處的電壓波形同相。
[0043]在低擺幅模式狀況期間，該偏置基本上與圖1的緩沖器電路10中使用的偏置相同(即，Ml的源極連接到Vdd, M2的源極接地,Vp = Vn = Vdd/2)。因此,在相位噪聲、電流損耗、調諧范圍等方面實現了與圖1的緩沖器電路10相同或基本上相同的性能。
[0044]圖5是根據另一個示例性實施例的RF緩沖器電路100’的示意圖，其中以框圖示出上緩沖器電路部分102’和下緩沖器電路部分102"，并且還以更詳細的電路細節示出上緩沖器電路部分102’。
[0045]來自VCO核心電路或類似物的差分電壓Vtank-和Vtank+被施加到相應的緩沖器電路部分102’和102"，以提供緩沖后的輸出Vlo+和Vlo-。
[0046]將RF緩沖器電路100’與圖4的RF緩沖器電路100相比較，由一對開關SWpl和Sffp2代替開關SWl ;并且由一對開關SWnl和SWn2代替開關SW2。開關SWpl耦合在PMOS器件Ml的源極和電壓源Vdd之間。開關SWp2耦合在Ml的源極端子和地電勢點104之間。開關SWn2和SWnl同樣地分別耦合到Vdd和地，并且耦合到M2的源極端子。RF緩沖器電路100的可變電壓源110和112每個被分別實施為兩個位置翻轉型開關SWa’和SWb’。開關SWa’在供應Vdd/2的電壓源113和接地點114之間切換。開關SWb’在分別供應Vdd和Vdd/2的電壓源117和電壓源118之間切換。
[0047]RF緩沖器電路100’設置有振幅檢測器/控制器120，該振幅檢測器/控制器120檢測輸入節點NI處的Vtank-的平均振幅水平，并且根據檢測到的振幅來控制開關SWpl、SWp2、SWnl、SWn2、SWa’ 和 SWb’ 的開關位置。
[0048]當振幅檢測器/控制器120檢測到Vtank-的平均振幅超過預定的閾值時，這表示高擺幅模式狀況生效。然后，振幅檢測器/控制器120命令開關SWp2和SWn2閉合，命令開關SWpl和SWnl斷開，命令SWa’切換到地并且SWb’切換到Vdd。當Vtank-的平均振幅低于該閾值時，RF緩沖器電路100’處于低擺幅模式狀況，并且振幅120命令這些開關切換到它們的相反位置。由于Vtank-和Vtank+是差分電壓對，因此它們具有基于絕對電壓基準的相同的平均振幅。因此，可以使用同一單元120或不同的單元來檢測下緩沖器電路部分102〃中的Vtank+振幅，并且相應地命令其中的開關。
[0049]圖6A和圖6B示出了圖5的上緩沖器電路部分102’中示出的分別用于實施兩個開關模塊SWa"和SWb"的示意圖。
[0050]開關模塊SWa〃由開關SWal和SWa2組成，該開關SWal和SWa2在振幅檢測器/控制器120的控制下，一起選擇性地將電阻器Rl切換到地或Vdd/2。同樣地，開關模塊SWb"包括開關SWbl和SWb2以將電阻R2器在Vdd和Vdd/2之間切換。在此需要注意的是，諸如圖6A和圖6B中的開關以及圖5中的開關SWpl、Sffp2之類的所有的開關，優選被添加在電容不重要并且它們將不影響電路的Q值的節點中。開關的尺寸可以由導通電阻和可用面積來決定。
[0051 ] 緩沖器電路100所位于的集成電路面積通常由AC耦合電容器Ca、Cb所主導，而不是由有源器件主導。因此，“面積打擊(area hit) ” ( S卩，由于諸如SWpl、Sffal等附加開關所致的其它可用面積或額外所需面積的損失)很小。
[0052]圖7A和圖7B示出了用于實施圖5所示的振幅檢測器/控制器120’、120"的替代示例性實施例。
[0053]振幅檢測器/控制器120’由比較器122組成，比較器122根據施加到其兩個輸入端口的電壓的差來提供邏輯電平輸出。差分電壓Vtank-被施加到第一輸入端口。第二輸入端口連接到供應預定閾值Vthresh的電勢源123。當Vtank-的平均電平超過Vthresh時，這表示高擺幅模式狀況，并且邏輯高(或低)被輸出和施加到每個開關SWpUSWnl等，以根據它們在高擺幅模式狀況中的正確的位置來控制它們。當Vthresh超過Vtank-時，相反的邏輯電平被提供給這些開關，以在低擺幅模式狀況中實施指定的開關位置。
[0054]同樣，圖7B的振幅檢測器/控制器120〃的替代示例性實施例包括比較器122，該比較器122將輸入電壓Vtank-(或Vtank+)的平均電平與閾值Vthresh相比較，并且相應地供應邏輯電平輸出。然而，該邏輯輸出被施加到處理器124，處理器124轉而輸出命令給各個電路開關，以在高擺幅模式狀況和低擺幅模式狀況中執行必要的開關控制。另外，從由處理器124控制的可變閾值發生器128供應該閾值電壓Vthresh。例如，可以將外部命令施加給處理器124以設定用于Vthresh的所選電平。例如，可以確定該所選電平以優化或權衡在特定條件下的諸如相位噪聲、功耗和調諧范圍之類的性能參數。還應用存儲器126來存儲指令，處理器126執行該指令以實現其功能。
[0055]圖8A和圖8B是分別示出圖1和圖4 (和圖5)所示的RF緩沖器電路的各個對應晶體管端子處的示例性電壓波形的曲線圖。
[0056]在此，對出現在示例的RF緩沖器電路中各個節點處的測量電壓波形進行顯示以說明該示例性實施例的潛在優點。電壓VS1、VD1和Vei分別表示在高擺幅模式狀況下工作的各個緩沖器電路中的晶體管器件Ml的源極、漏極和柵極端子處的測量電壓。圖8A示出了圖1中的RF緩沖器電路10的結果；并且圖8B示出了圖4和圖5中的RF緩沖器電路100和100’ 二者的結果。盡管僅示出了 PMOS器件Ml的結果，但是對于NMOS器件M2以及在任何下緩沖器電路部分(例如緩沖器電路部分14和102")中的MOS器件而言，也應當能夠預期這些圖中的重要節點間的峰值電壓擺幅。在該示例中，使用1.3V的偏置電壓Vdd。
[0057]如上所述，如果來自柵極到漏極的端子、柵極到源極的端子和漏極到源極的端子的最大電壓擺幅超過了可靠限度，則可能損害M0SFETS的可靠性。因此，本文公開的示例性實施例被設計為減小這些擺幅并且由此增強可靠性。如在圖8A中所看到的，在常規的RF緩沖器電路10中，當Vei擺動到其位于約1.7V的最大值時，Vm位于OV的相反相位電平。當Vgi位于波谷-0.5V時，Vdi和Vsi均位于+1.3V。因此，最大的柵極到漏極的電壓擺幅VeD，mx是從1.3V到-0.5V,等于1.8V。最大的柵極到源極的擺幅Vc^max也是1.8V。VDS；MAX是1.3V。
[0058]關于圖8B所示的示例性RF緩沖器電路100和100’，當Vei達到峰值1.3V，Vm也達到同樣的電平。當Vgi達到波谷-1.3V時，Vm和Vsi均是0V。因此，在該示例中，VeD，mx、VGS,MX以及VDS，MX均被測量為1.3V，比起電路10中的那些有了顯著改進。也預期了電路100和100’在相位噪聲性能上的改進。
[0059]在VCO應用的上下文中已經描述了 RF緩沖器電路的上述示例性實施例。然而，根據本發明的RF緩沖器電路可以具有其它應用。應當理解的是，例如，緩沖器電路100或100’可以被用作收發器的TX鏈的可變增益部分的一部分，緩沖器電路100或100’或者可以被用在pre-DA (激勵放大器)部分中，或者被用作上變頻器的LO緩沖器(即，隨著Pout的改變而減小功率)。
[0060]緩沖器電路100、100’也可以用作RX鏈中的增益狀態切換結構的一部分，即在低噪聲放大器(LNA)內。
[0061]在另一個應用中，諸如緩沖器電路100、100’等緩沖器電路可以用作XO緩沖器，用于將高功率改變為低功率，或者當被連接到具有不同電壓擺幅的多個輸入端時使用。
[0062]在另一個應用中，諸如緩沖器電路100、100’等緩沖器電路可以用于驅動可變負載,例如在芯片間的時鐘分配應用中(如筆記本電腦中的ADC時鐘發生器)。
[0063]雖然上述的示例性實施例和相應的圖已經描述了 CMOS晶體管電路的使用，但是本領域技術人員將清楚地理解，本文解釋的原理也可以被應用到BJT晶體管電路以提供本文所討論的相同或相似的益處。
[0064]本領域的技術人員應理解的是，可以使用任何各種不同的技術和技藝來表示信息和信號。例如，在貫穿上面的描述中提及的數據、指令、命令、信息、信號、比特、符號和芯片可以由電壓、電流、電磁波、磁場或粒子、光場或粒子、或者其任意組合來表示。
[0065]本領域的技術人員還將意識到:結合本文公開的實施例來描述的各種說明性的邏輯塊、模塊、電路和算法步驟均可以被實現成電子硬件、計算機軟件或其組合。為了清楚地說明硬件和軟件之間的可互換性，上面對各種說明性的部件、塊、模塊、電路和步驟均已被總體圍繞它們的功能進行了描述。至于這樣的功能是被實現成硬件還是被實現成軟件，則取決于特定的應用和對整個系統所施加的設計約束。熟練的技術人員可以針對每個特定應用，以不同的方式實現所描述的功能，但是，這樣的實現決策不應解釋為造成對本發明的示例性實施例的范圍的背離。
[0066]可以利用被設計用于執行本文所述功能的通用處理器、數字信號處理器(DSP)、專用集成電路(ASIC)、現場可編程門陣列(FPGA)或其它可編程邏輯器件、分立門或者晶體管邏輯、分立硬件組件或者其任意組合，來實現或執行結合本文公開的示例性實施例所描述的各種說明性的邏輯塊、模塊和電路。通用處理器可以是微處理器，但是可替代地，該處理器也可以是任何常規的處理器、控制器、微控制器或者狀態機。處理器也可以被實現為計算設備的組合，例如，DSP和微處理器的組合、多個微處理器、一個或多個微處理器與DSP內核的結合，或者任何其它這樣的配置。
[0067]與本文公開的實施例相聯系的所描述的方法或者算法的步驟可以直接在硬件、由處理器執行的軟件模塊或這兩者的組合中實施。軟件模塊可以存在于隨機存取存儲器(RAM)、閃存、只讀存儲器(ROM)、電可編程ROM(EPROM)、電可擦寫可編程ROM (EEPROM)、寄存器、硬盤、移動磁盤、CD-ROM或者本領域熟知的任何其它形式的存儲介質中。示例性的存儲介質耦合到處理器，以使該處理器能夠從該存儲介質讀取信息，并且能夠向該存儲介質寫入信息。可替代地，存儲介質也可以被集成到該處理器中。處理器和存儲介質可以存在于ASIC中。該ASIC可以存在于用戶終端中。可替代地，處理器和存儲介質也可以作為分立組件存在于用戶終端中。
[0068]在一個或多個示例性實施例中，所描述的功能可以在硬件、軟件、固件或其任意組合中實現。如果在軟件中實現，則可以將這些功能作為一個或多個指令或代碼存儲在計算機可讀介質上或通過計算機可讀介質傳送。計算機可讀介質包括計算機存儲介質和通信介質二者，通信介質包括有助于計算機程序從一個位置轉移到另一個位置的任意介質。
[0069]存儲介質可以是能夠由計算機存取的任意可用介質。通過舉例而非限制的方式，這樣的計算機可讀介質可以包括RAM、ROM、EEPROM、CD-ROM或其它光盤存儲器、磁盤存儲器或其它磁存儲設備、或者能夠用于以指令或數據結構的形式承載或存儲期望的程序代碼并且能夠由計算機進行存取的任何其它介質。此外，任何連接可以適當地被稱為計算機可讀介質。例如，如果軟件是使用同軸電纜、光纖光纜、雙絞線、數字用戶線(DSL)或者諸如紅外線、無線電和微波之類的無線技術從網站、服務器或其它遠程源發送的，則同軸電纜、光纖光纜、雙絞線、DSL或者諸如紅外線、無線電和微波之類的無線技術被包括在介質的定義中。本文使用的盤和碟包括壓縮碟(⑶)、激光碟、光碟、數字多功能碟(DVD)、軟盤和藍光碟，其中，盤通常以磁性方式再現數據，而碟利用激光以光學方式復制數據。上述各項的組合也應該被包括在計算機可讀介質的范圍內。
[0070]提供了所公開的示例性實施例的上述描述以使任何本領域技術人員能夠實現或使用本發明。對這些示例性實施例的各種修改對于本領域技術人員來說將是顯而易見的，并且本文定義的總體原理可以應用于其它實施例而不背離本發明的精神或范圍。因此，本發明并非限于本文所示的實施例，而是旨在與本文所公開的原理和新穎特征最廣泛范圍地相一致。
【權利要求】
1.一種方法，包括: 設置輸出輸出信號的緩沖器電路的操作模式，其中所述操作模式被設置為操作的第一模式和操作的第二模式中的一種， 其中當所述操作模式為所述第一模式時所述輸出信號基本上與所述緩沖器電路所接收的輸入信號同相，并且 其中當所述操作模式為所述第二模式時所述輸出信號基本上與所述輸入信號異相。
2.如權利要求1所述的方法，其中所述操作模式是基于所述輸入信號的振幅設置的。
3.如權利要求1所述的方法，其中所述操作模式是基于比較器提供的比較器輸出信號設置的。
4.如權利要求1所述的方法，其中所述操作模式是基于控制器提供的控制器輸出信號設置的。
5.如權利要求1所述的方法，其中所述操作模式是基于與所述輸入信號相關聯的值與閾值的比較設置的。
6.如權利要求5所述的方法，其中所述與所述輸入信號相關聯的值基于所述輸入信號的平均電壓水平。
7.一種緩沖器電路，包括: 偏置電路，其能夠配置在操作的第一模式和操作的第二模式下， 其中在所述操作的第一模式期間所述緩沖器電路的輸出電壓基本上與所述緩沖器電路接收的振蕩輸入電壓同相，并且 其中在所述操作的第二模式期間所述輸出電壓基本上與所述振蕩輸入電壓異相。
8.如權利要求7所述的緩沖器電路，還包括射頻(RF)緩沖器電路并且其中所述振蕩輸入電壓是從壓控振蕩器(VCO)核心接收的。
9.如權利要求7所述的緩沖器電路，還包括控制器，其用于將所述偏置電路的配置設置為所述第一模式和所述第二模式之一。
10.如權利要求9所述的緩沖器電路，其中所述控制器基于所述緩沖器電路接收的輸入電壓來設置所述偏置電路的配置。
11.如權利要求9所述的緩沖器電路，其中所述控制器包括比較器來設置所述偏置電路的配置。
12.如權利要求7所述的緩沖器電路，還包括第一晶體管和第二晶體管，其中所述第一晶體管的漏極端子和所述第二晶體管的漏極端子與所述輸出電壓相關聯。
13.如權利要求7所述的緩沖器電路，其中所述偏置電路包括在集成電路中。
14.如權利要求13所述的緩沖器電路，其中所述集成電路被結合在蜂窩電話、膝上電腦、個人數字助理(PDA)和筆記本電腦之一中。
15.如權利要求所述13的緩沖器電路，其中所述集成電路被結合在通信設備中，所述通信設備被配置為利用碼分多址(CDMA)、寬帶碼分多址(WCDMA)、全球移動通信系統(GSM)、長期演進(LTE)、和藍牙中的至少一種來通信。
16.一種裝置,包括: 用于設置緩沖器電路的配置的模塊，其中基于操作模式來設置所述配置，所述操作模式包括第一模式和第二模式中的一種；以及 用于基于所述配置來偏置所述緩沖器電路的第一晶體管和第二晶體管的模塊， 其中，當基于所述第一模式設置所述配置時，與所述第一晶體管和所述第二晶體管相關聯的輸出與所述緩沖器電路接收的輸入基本上同相。
17.如權利要求16所述的裝置，其中，當基于所述第一模式設置所述配置時，所述輸出與當將所述配置設置為所述第二模式時的輸出相比大致180度異相。
18.如權利要求16所述的裝置，還包括用于基于所述操作模式選擇所述第一晶體管的源極端子的第一電勢的模塊。
19.如權利要求18所述的裝置，其中用于選擇所述第一電勢的所述模塊包括至少一個開關。
20.如權利要求19所述的裝置，其中所述第一電勢包括偏置電勢和地電勢之一。
21.如權利要求19所述的裝置，還包括用于基于所述操作模式選擇所述第二晶體管的源極端子的第二電勢的模塊。
22.如權利要求21所述的裝置，其中當處于所述第一模式時，所述第一電勢包括地電勢并且所述第二電勢包括偏置電勢。
23.一種非瞬態計算機可讀介質，包括處理器可執行的指令，所述指令在由處理器執行時使所述處理器: 將緩沖器電路的操作模式設置為操作的第一模式和操作的第二模式之一， 其中當所述緩沖器電路處于所述操作的第一模式時所述緩沖器電路的輸出與當所述緩沖器電路處于所述操作的第二模式時所述緩沖器電路的輸出大致180度異相。
24.如權利要求23所述的非瞬態計算機可讀介質，其中基于所述緩沖器電路接收的振蕩輸入信號設置所述操作模式。
25.如權利要求23所述的非瞬態計算機可讀介質，還包括處理器可執行的指令，所述指令在由處理器執行時使所述處理器確定所述緩沖器電路接收的振蕩輸入信號的值是否超過閾值。
26.如權利要求25所述的非瞬態計算機可讀介質，其中所述振蕩輸入信號的值包括所述振蕩輸入信號的平均振幅水平。
27.如權利要求23所述的非瞬態計算機可讀介質，其中設置所述操作模式包括: 經由第一偏置路徑將所述緩沖器電路的第一晶體管的柵極設置到第一電勢，并且 經由第二偏置路徑將所述緩沖器電路的第二晶體管的柵極設置到第二電勢。
28.如權利要求27所述的非瞬態計算機可讀介質，其中: 在所述操作的第一模式期間，所述第一電勢是地電勢并且所述第二電勢是偏置電勢，并且 在所述操作的第二模式期間，所述第一電勢是所述偏置電勢的一半并且所述第二電勢是所述偏置電勢的一半。
29.—種方法,包括: 基于緩沖器電路接收的振蕩輸入電壓的振幅，經由控制器將所述緩沖器電路的偏置電路設置為第一配置， 其中響應于將所述偏置電路設置為所述第一配置，所述緩沖器電路的輸出電壓與所述振蕩輸入電壓基本上同相。
30.如權利要求29所述的方法，還包括檢測所述振蕩輸入電壓的振幅。
31.如權利要求29所述的方法，還包括確定所述振蕩輸入電壓的所述振幅的平均值。
32.如權利要求29所述的方法，還包括將與所述振蕩輸入電壓的所述振幅相關聯的值與閾值進行比較。
33.如權利要求29所述的方法，還包括基于與所述振蕩輸入電壓的所述振幅相關聯的值與閾值的比較生成邏輯水平輸出。
34.如權利要求29所述的方法，還包括基于相位噪聲、功耗和調諧范圍中的至少一個生成閾值。
35.如權利要求29所述的方法，還包括選擇第一配置和第二配置中的一個，其中當所述緩沖器電路的所述偏置電路被設置為所述第二配置時所述緩沖器電路的所述輸出電壓基本上與所述振蕩輸入電壓異相。
36.一種裝置，包括: 控制器，其被配置為基于緩沖器電路接收的輸入信號設置所述緩沖器電路的偏置電路的配置， 其中當所述配置與所述緩沖器電路的操作的第一模式相關聯時所述緩沖器電路的輸出信號基本上與所述輸入信號同相，并且 其中當所述配置與所述緩沖器電路的操作的第二模式相關聯時所述輸出信號基本上與所述輸入信號異相。
37.如權利要求36所述的裝置，其中所述控制器包括比較器并且其中至少部分基于所述比較器的比較器輸出設置所述偏置電路的所述配置。
38.如權利要求37所述的裝置，其中所述比較器輸出基于所述緩沖器電路接收的所述輸入信號和閾值之間的比較。
39.如權利要求37所述的裝置，其中所述控制器還包括被配置為生成閾值的閾值生成器，并且其中至少部分基于所述閾值設置所述偏置電路的所述配置。
40.如權利要求36所述的裝置，其中所述控制器包括處理器，所述處理器被配置為基于所述緩沖器電路接收的所述輸入信號設置所述偏置電路的所述配置。
41.如權利要求40所述的裝置，其中所述處理器控制閾值的值并且其中所述閾值的值與所述輸入信號的值進行比較以確定所述偏置電路的所述配置。
42.一種裝置，包括: 用于確定與緩沖器電路的偏置電路相關聯的操作模式的模塊，其中所述操作模式包括第一模式和第二模式中的一個；以及 用于使所述緩沖器電路的所述偏置電路能夠工作在所述第一模式和所述第二模式之一中的模塊， 其中，當所述偏置電路工作在所述第一模式中時，所述緩沖器電路的輸出信號基本上與所述緩沖器電路接收的輸入信號同相，并且 其中，當所述偏置電路工作在所述第二模式中時，所述輸出信號基本上與所述輸入信號異相。
43.如權利要求42所述的裝置，還包括用于檢測所述輸入信號的振幅的模塊。
44.如權利要求43所述的裝置，還包括用于接收與閾值相關聯的命令的模塊。
45.如權利要求44所述的裝置，還包括用于基于所接收的命令生成所述閾值的模塊。
46.如權利要求42所述的裝置，還包括用于將與所述輸入信號相關聯的值與閾值進行比較以生成比較結果的模塊。
47.如權利要求46所述的裝置，還包括用于基于所述比較結果選擇所述第一模式和所述第二模式之一的模塊。
48.一種非瞬態計算機可讀介質，包括處理器可執行的指令，所述指令在由處理器執行時使所述處理器: 確定與緩沖器電路的偏置電路相關聯的操作模式，其中所述操作模式包括第一模式和第二模式中的一種；并且 提供使能信號給所述緩沖器電路的所述偏置電路以工作在所確定的操作模式中， 其中，當所述偏置電路工作在所述第一模式中時，所述緩沖器電路的輸出信號基本上與所述緩沖器電路接收的輸入信號同相，并且 其中，當所述偏置電路工作在所述第二模式中時，所述輸出信號基本上與所述輸入信號異相。
49.如權利要求48所述的非瞬態計算機可讀介質，其中所述操作模式是基于所述輸入信號確定的。
50.如權利要求48所述的非瞬態計算機可讀介質，其中所述緩沖器電路包括第一部分和第二部分，所述第一部分包括第一晶體管和第二晶體管，并且其中所述偏置電路響應于所述使能信號而激活與所述第一晶體管和所述第二晶體管中的一個相關聯的至少一個開關。
51.如權利要求48所述的非瞬態計算機可讀介質，還包括處理器可執行的指令，所述指令在由處理器執行時使所述處理器接收基于所述輸入信號和閾值之間的比較的比較結果O
52.如權利要求51所述的非瞬態計算機可讀介質，其中所述比較是由比較器執行的。
53.一種方法，包括: 通過具有比較器的振幅檢測器和控制器來設置位于射頻(RF)緩沖器電路的第一晶體管和該RF緩沖器電路的第二晶體管處的動態偏置電路， 其中所述RF緩沖器電路的所述動態偏置電路被設置成使得:基于輸入電壓擺幅狀況，所述第一晶體管和所述第二晶體管上的緩沖輸出電壓基本上與所述第一晶體管的輸入端子和所述第二晶體管的輸入端子處的振蕩電壓同相或基本上與所述振蕩電壓異相。
54.如權利要求53所述的方法，其中所述動態偏置電路是基于所述比較器的比較器輸出設置的。
55.如權利要求54所述的方法，其中所述比較器輸出至少部分基于所述振蕩電壓的振幅。
56.一種裝置，包括: 用于動態偏置射頻(RF)緩沖器電路的第一晶體管和該RF緩沖器電路的第二晶體管的模塊， 用于經由具有比較器的振幅檢測器和控制器來設置所述用于動態偏置的模塊以使得基于輸入電壓擺幅狀況所述第一晶體管和所述第二晶體管上的緩沖輸出電壓為基本上與所述第一晶體管的輸入端子和所述第二晶體管的輸入端子處的振蕩電壓同相以及基本上與所述振蕩電壓異相中之一的模塊。
57.如權利要求56所述的裝置，還包括振幅檢測器/控制器，所述振幅檢測器/控制器包括比較器和所述用于設置的模塊。
58.如權利要求56所述的裝置，其中所述振幅檢測器和控制器基于所述比較器的比較器輸出來動態偏置所述RF緩沖器電路。
59.如權利要求58所述的裝置，其中所述比較器輸出至少部分基于所述振蕩電壓的振幅。
60.一種非瞬態計算機可讀介質，包括處理器可執行的指令，所述指令在由處理器執行時使所述處理器: 通過具有比較器的振幅檢測器和控制器設置位于射頻(RF)緩沖器電路的第一晶體管和該RF緩沖器電路的第二晶體管處的動態偏置電路， 其中所述RF緩沖器電路的所述動態偏置電路被設置成使得:基于輸入電壓擺幅狀況，所述第一晶體管和所述第二晶體管上的緩沖輸出電壓為基本上與所述第一晶體管的輸入端子和所述第二晶體管的輸入端子處的振蕩電壓同相以及基本上與所述振蕩電壓異相中之一 O
61.如權利要求60所述的非瞬態計算機可讀介質，其中所述動態偏置電路是基于所述比較器的比較器輸出設置的，并且其中所述比較器輸出至少部分基于所述振蕩電壓的振幅。
62.—種方法,包括: 檢測包括第一部分和第二部分的射頻(RF)緩沖器電路的所述第一部分的輸入端子處的擺幅模式狀況，其中所述擺幅模式狀況包括高擺幅模式狀況和低擺幅模式狀況；并且響應于所檢測的擺幅模式狀況，通過包括比較器的振幅檢測器/控制器來設置所述RF緩沖器電路的偏置電壓，所述偏置電壓將輸出端子處的電壓與偏置輸入端子處的電壓相位對準。
63.如權利要求62所述的方法，其中所述偏置電壓是基于所述比較器的比較器輸出設置的。
64.如權利要求62所述的方法，其中所檢測的擺幅模式狀況是高擺幅模式狀況。
65.如權利要求62所述的方法，其中所述RF緩沖器電路耦合到壓控振蕩器(VCO)核心電路的輸出，并且其中所述振幅檢測器/控制器包括處理器、存儲器和耦合到所述比較器的可變閾值發生器。
66.如權利要求62所述的方法，其中所述振幅檢測器/控制器包括連接到第一晶體管的第一開關電路和連接到第二晶體管的第二開關電路，并且還包括改變施加在所述第一晶體管的第一柵極的第一偏置電勢并且改變施加在所述第二晶體管的第二柵極的第二偏置電勢。
67.如權利要求66所述的方法，其中通過經由第一電阻器連接到所述第一柵極的第一可變源來改變所述第一偏置電勢，并且其中通過經由第二電阻器連接到所述第二柵極的第二可變源來改變所述第二偏置電勢。
68.如權利要求66所述的方法,其中經由第一開關塊改變所述第一偏置電勢并且其中經由第二開關塊改變所述第二偏置電勢。
69.如權利要求68所述的方法，還包括: 在所述高擺幅模式狀況期間將所述第一開關塊切換到地，并且將所述第二開關塊切換到第一偏置電勢源的電壓；并且 在所述低擺幅模式狀況期間，將所述第一開關塊切換到所述第一偏置電勢源的電壓的一半，并且將所述第二開關塊切換到所述第一偏置電勢源的電壓的一半。
70.一種非瞬態計算機可讀介質，包括處理器可執行的指令，所述指令在由處理器執行時使所述處理器: 檢測包括第一緩沖器電路部分和第二緩沖器電路部分的射頻(RF)緩沖器電路的所述第一緩沖器電路部分的輸入端子處的擺幅模式狀況，其中所述擺幅模式狀況包括高擺幅模式狀況和低擺幅模式狀況；并且 響應于所檢測的擺幅模式狀況，通過包括比較器的振幅檢測器/控制器來設置所述RF緩沖器電路的偏置電壓，所述偏置電壓將輸出端子處的電壓與偏置輸入端子處的電壓相位對準。
71.如權利要求70所述的非瞬態計算機可讀介質，還包括處理器可執行的指令，所述指令在由處理器執行時使所述處理器基于所述比較器的比較器輸出設置所述偏置電壓。
72.如權利要求70所述的非瞬態計算機可讀介質，其中所檢測的擺幅模式狀況是高擺幅模式狀況，并且其中所述RF緩沖器電路耦合到壓控振蕩器(VCO)的輸出。
73.如權利要求70所述的非瞬態計算機可讀介質，其中所述振幅檢測器/控制器包括所述處理器和耦合到所述比較器的可變閾值發生器。
74.如權利要求70所述的非瞬態計算機可讀介質，其中所述振幅檢測器/控制器包括連接到第一晶體管的第一開關電路和連接到第二晶體管的第二開關電路。
75.如權利要求74所述的非瞬態計算機可讀介質，還包括處理器可執行的指令，所述指令在由處理器執行時使所述處理器改變施加在所述第一晶體管的第一柵極的第一偏置電勢并且改變施加在所述第二晶體管的第二柵極的第二偏置電勢。
76.如權利要求75所述的非瞬態計算機可讀介質，其中通過經由第一電阻器連接到所述第一柵極的第一可變源來改變所述第一偏置電勢，并且其中通過經由第二電阻器連接到所述第二柵極的第二可變源來改變所述第二偏置電勢。
77.如權利要求74所述的非瞬態計算機可讀介質，其中所述第一開關電路連接到所述第一晶體管的源極并且所述第二開關電路連接到所述第二晶體管的源極，并且還包括處理器可執行的指令，所述指令在由處理器執行時使所述處理器: 在所述高擺幅模式狀況期間將所述第一開關電路切換到地電勢的點，并且將所述第二開關電路切換到第一偏置電勢源；并且 在所述低擺幅模式狀況期間將所述第一開關電路切換到第二偏置電勢源，并且將所述第二開關電路切換到所述地電勢的點。
78.一種裝置，包括: 耦合到壓控振蕩器(VCO)核心電路的射頻(RF)緩沖器電路，所述RF緩沖器電路包括第一緩沖器電路部分和第二緩沖器電路部分，其中所述第一緩沖器電路部分包括: 用于檢測所述第一緩沖器電路部分的輸入端子處的擺幅模式狀況的擺幅模式狀況檢測器，其中所述擺幅模式狀況包括高擺幅模式狀況或低擺幅模式狀況；以及 控制器，包括響應于所檢測的擺幅模式狀況的比較器，其中所述控制器設置所述RF緩沖器電路的偏置電壓，所述偏置電壓將輸出端子處的電壓與偏置輸入端子處的電壓相位對準。
79.如權利要求78所述的裝置，其中所述偏置電壓是基于所述比較器的比較器輸出設置的，并且其中所檢測的擺幅模式狀況是高擺幅模式狀況。
80.如權利要求78所述的裝置，其中所述RF緩沖器電路耦合到所述VCO核心電路的輸出，并且其中所述控制器包括處理器、存儲器和耦合到所述比較器的可變閾值發生器。
81.如權利要求78所述的裝置，還包括: 耦合到所述控制器并且連接到第一晶體管的第一開關電路；以及 耦合到所述控制器并且連接到第二晶體管的第二開關電路。
82.如權利要求81所述的裝置，其中施加在所述第一晶體管的第一柵極的第一偏置電勢被改變，并且施加在所述第二晶體管的第二柵極的第二偏置電勢被改變。
83.如權利要求82所述的裝置，還包括: 第一可變源和第一電阻器，其中通過經由所述第一電阻器連接到所述第一柵極的所述第一可變源來改變所述第一偏置電勢；以及 第二可變源和第二電阻器，其中通過經由所述第二電阻器連接到所述第二柵極的所述第二可變源來改變所述第二偏置電勢。
84.如權利要求82所述的裝置，還包括第一開關塊和第二開關塊，其中經由所述第一開關塊來改變所述第一偏置電勢，其中經由所述第二開關塊來改變所述第二偏置電勢，并且其中: 在所述高擺幅模式狀況期間將所述第一開關塊切換到地，并且將所述第二開關塊切換到第一偏置電勢源的電壓；并且 在所述低擺幅模式狀況期間將所述第一開關塊切換到所述第一偏置電勢源的電壓的一半，并且將所述第二開關塊切換到所述第一偏置電勢源的電壓的一半。
85.一種方法，包括: 經由射頻(RF)緩沖器電路的第一電路部分的第一輸入端子來接收第一振蕩電壓，其中所述RF緩沖器電路包括所述第一電路部分和第二電路部分； 經由所述RF緩沖器電路的所述第二電路部分的第二輸入端子來接收第二振蕩電壓，其中所述第一振蕩電壓和所述第二振蕩電壓是一對差分電壓； 經由所述RF緩沖器電路的所述第一部分的輸出端子來提供緩沖的振蕩輸出電壓，其中所述RF緩沖器電路的所述第一電路部分的第一晶體管串聯耦合到所述RF緩沖器電路的所述第一電路部分的第二晶體管，其中所述第一晶體管的第一輸出端子在所述輸出端子處耦合到所述第二晶體管的第一輸出端子，其中第一電容器耦合在所述第一輸入端子和所述第一晶體管的柵極端子之間并且第二電容器耦合在所述第一輸入端子和所述第二晶體管的柵極端子之間，其中第一電阻器耦合在所述第一電容器與振幅檢測器和控制器之間并且第二電阻器耦合在所述第二電容器與所述振幅檢測器和控制器之間，并且其中所述振幅檢測器和控制器包括比較器；并且 經由所述振幅檢測器和控制器來動態偏置所述第一晶體管的第二輸出端子和所述第二晶體管的第二輸出端子，以將所述緩沖的振蕩輸出電壓與所述第一晶體管的所述柵極端子和所述第二晶體管的所述柵極端子處的振蕩電壓相位對準。
86.如權利要求85所述的方法，其中所述RF緩沖器電路集成到無線通信設備中。
87.如權利要求85所述的方法，其中所述第一晶體管包括第一雙極結型晶體管(BJT)并且所述第二晶體管包括第二 BJT。
88.如權利要求85所述的方法，其中所述第一晶體管包括第一金屬氧化物半導體(MOS)器件并且所述第二晶體管包括第二 MOS器件。
89.如權利要求88所述的方法，其中第一MOS器件是P型MOS器件(pMOS)并且所述第二 MOS器件是η型MOS器件(nMOS)。
90.如權利要求88所述的方法，其中所述RF緩沖器電路形成在單個CMOS集成電路上。
91.如權利要求88所述的方法，其中所述比較器被配置為檢測: 高擺幅模式狀況，其中所述第一晶體管的第二輸出端子被偏置在第一低電勢電平，并且所述第二晶體管的第二輸出端子被偏置在第一高電勢電平，并且其中所述第一電阻器被偏置在所述第一低電勢電平，并且所述第二電阻器被偏置在所述第一高電勢電平；以及 低擺幅模式狀況，其中所述第一晶體管的所述第二輸出端子被偏置在第二高電勢電平，并且所述第二晶體管的所述第二輸出被偏置在第二低電勢電平，并且其中所述第一電阻器被偏置在第三高電勢電平并且所述第二電阻器被偏置在第二高電勢電平。
92.如權利要求91所述的方法，其中所述第一晶體管的所述柵極端子耦合到第一電阻器并且其中所述第二晶體管的所述柵極端子被耦合到第二電阻器。
93.如權利要求91所述的方法，其中所述第一低電勢電平和所述第二低電勢電平都是地電勢，其中所述第一高電勢電平和所述第二高電勢電平都是電勢VDD，并且其中所述第三高電勢電平是基本上Vdd/2。
94.如權利要求91所述的方法，還包括: 在所述高擺幅模式狀況期間，通過第一偏置路徑將所述第一晶體管的所述柵極端子連接到第三低電勢電平并且通過第二偏置路徑將所述第二晶體管的所述柵極端子連接到第二聞電勢電平；并且 在所述低擺幅模式狀況期間，通過所述第一偏置路徑將所述第一晶體管的所述柵極端子連接到第四高電勢電平并且通過所述第二偏置路徑將所述第二晶體管的所述柵極端子連接到所述第四高電勢電平。
95.如權利要求91所述的方法，其中第一開關連接到所述第一晶體管的所述第二輸出端子，并且其中第二開關連接到所述第二晶體管的所述第二輸出。
96.如權利要求95所述的方法,還包括: 在所述高擺幅模式狀況期間將所述第一開關切換到地電勢的點，并且將所述第二開關切換到第一偏置電勢源；并且 在所述低擺幅模式狀況期間將所述第一開關切換到第二偏置電勢源，并且將所述第二開關切換到所述地電勢的點。
97.一種裝置，包括: 用于經由射頻(RF)緩沖器電路的第一電路部分的輸入端子接收振蕩電壓的模塊，其中所述RF緩沖器電路包括所述第一電路部分和第二電路部分； 用于經由所述RF緩沖器電路的所述第一部分的輸出端子提供緩沖的振蕩輸出電壓的模塊，其中所述RF緩沖器電路的所述第一部分的第一晶體管串聯耦合到所述RF緩沖器電路的所述第一部分的第二晶體管，其中所述第一晶體管的第一輸出端子在所述輸出端子處耦合到所述第二晶體管的第一輸出端子，并且其中第一電容器耦合在所述輸入端子和所述第一晶體管的柵極端子之間并且第二電容器耦合在所述輸入端子和所述第二晶體管的柵極端子之間； 用于動態偏置所述第一晶體管的第二輸出端子和所述第二晶體管的第二輸出端子以將所述緩沖的振蕩輸出電壓與所述第一晶體管的所述柵極端子和所述第二晶體管的所述柵極端子處的振蕩電壓相位對準的模塊； 用于檢測高擺幅模式狀況和低擺幅模式狀況中的一種的模塊； 其中在所述高擺幅模式狀況期間，所述第一晶體管的第二輸出端子被偏置在第一低電勢電平，并且所述第二晶體管的第二輸出端子被偏置在第一高電勢電平；并且 其中在所述低擺幅模式狀況期間，所述第一晶體管的所述第二輸出端子被偏置在第二高電勢電平，并且所述第二晶體管的所述第二輸出被偏置在第二低電勢電平。
98.如權利要求97所述的裝置，其中所述第一晶體管包括第一金屬氧化物半導體(MOS)器件并且所述第二晶體管包括第二 MOS器件。
99.一種非瞬態計算機可讀介質，包括處理器可執行的指令，所述指令在由處理器執行時使所述處理器: 經由比較器接收施加在射頻(RF)緩沖器電路的第一電路部分的輸入端子的振蕩電壓，其中所述RF緩沖器電路包括所述第一緩沖器電路部分和第二緩沖器電路部分，其中所述RF緩沖器電路的所述第一部分提供緩沖的振蕩輸出電壓，其中所述RF緩沖器電路的所述第一部分的第一晶體管串聯耦合到所述RF緩沖器電路的所述第一部分的第二晶體管，其中所述第一晶體管的第一輸出端子在所述第一輸出端子處耦合到所述第二晶體管的第一輸出端子，并且其中第一電容器耦合在所述輸入端子和所述第一晶體管的柵極端子之間并且第二電容器耦合在所述輸入端子和所述第二晶體管的柵極端子之間； 動態偏置所述第一晶體管的第二輸出端子和所述第二晶體管的第二輸出端子以將所述緩沖的振蕩輸出電壓與所述第一晶體管的所述柵極端子和所述第二晶體管的所述柵極端子處的振蕩電壓相位對準； 基于所述比較器的比較器輸出來檢測高擺幅模式狀況和低擺幅模式狀況中的一種；其中在所述高擺幅模式狀況期間，所述第一晶體管的第二輸出端子被偏置在第一低電勢電平，并且所述第二晶體管的第二輸出端子被偏置在第一高電勢電平；并且 其中在所述低擺幅模式狀況期間，所述第一晶體管的所述第二輸出端子被偏置在第二高電勢電平，并且所述第二晶體管的所述第二輸出被偏置在第二低電勢電平。
100.如權利要求99所述的非瞬態計算機可讀介質，其中所述第一晶體管包括第一金屬氧化物半導體(MOS)器件并且所述第二晶體管包括第二 MOS器件。
【文檔編號】H03K19/003GK104168008SQ201410381644
【公開日】2014年11月26日 申請日期:2010年10月21日 優先權日:2009年10月21日
【發明者】R·蘭加拉詹, C·米什拉 申請人:高通股份有限公司