具有振幅伺服環的高速電平移位器的制造方法
【專利摘要】本發明涉及具有振幅伺服環的高速電平移位器。高速電平移位器將高速DAC接口連接至由DAC處理的數據信息。電平移位器可將CMOS電平數字表示轉換至，例如，CML電平數字表示以用于由DAC進行的處理。電平移位器將電壓波動保存在CMOS電平表示(例如，約1V)中。電平移位器也使用反饋環抑制電壓振幅來避免電壓過載，并且從而促進快速薄膜晶體管的結構的使用。
【專利說明】具有振幅伺服環的高速電平移位器
[0001]相關申請的交叉引用
[0002]本申請要求于2013年7月30提交的美國臨時申請第61/859，936以及于2013年9月12日提交的美國專利申請14/025,058的優先權，其全部內容通過引證結合于本文中。
【技術領域】
[0003]本公開涉及數字電壓電平移位器。本公開也涉及接口連接至特定處理電路，諸如數模轉換器的電平移位數字信號。
【背景技術】
[0004]由巨大客戶需求驅動的電子通信技術的快速發展已經導致各種各樣的復雜的電子裝置在世界范圍采用。在很多裝置中，數模轉換器(0^)從數字表示生成模擬信號。數字表示可采用不同的形式并遵循不同的約定，諸如(:103電平(07至IV〉和0^電平(0.至1.57)信號。將0仏接口連接至0仏處理的數字表示上的改進將會有助于滿足高速轉換目標。
【發明內容】
[0005]根據本發明的一個方面，提供了一種電路，包括:電源輸入端，被配置為提供目標高輸出電平；信號輸入端，被配置為攜帶輸入信號；信號輸出端，被配置為攜帶輸出信號；以及電平轉換電路，被配置為通過在目標低輸出電平和所述目標高輸出水平之間移位所述輸入信號來生成所述輸出信號，所述電平轉換電路包括:振幅控制電路，連接到所述電源輸入端和所述信號輸出端；過電壓保護電路，與所述振幅控制電路串聯；以及開關電路，與所述過電壓保護電路串聯并連接到所述信號輸入端。
[0006]其中，所述振幅控制電路包括振幅控制晶體管。
[0007]其中，所述過電壓保護電路包括與所述振幅控制電路和所述開關電路串聯的共源共柵連接晶體管。
[0008]其中，所述振幅控制電路包括振幅控制晶體管；所述振幅控制晶體管包括柵極；并且其中:所述柵極被連接至振幅控制柵電壓。
[0009]所述電路進一步包括:反饋環，被配置為提供所述振幅控制柵電壓。
[0010]其中，所述反饋環包括:參考電壓輸入端；反饋電壓輸入端，連接到所述信號輸出端；以及電壓控制電路，被配置為響應于所述參考電壓輸入端與所述反饋電壓輸入端的比較，產生所述振幅控制柵電壓。
[0011]所述電路進一步包括:電流泄放電路，連接到所述過電壓保護電路。
[0012]其中，所述電流泄放電路被配置為從所述過電壓保護電路泄放電流.
[0013]其中，所述過電壓保護電路包括與所述振幅控制電路和所述開關電路串聯的共源共柵連接晶體管。
[0014]其中，所述電流泄放電路被配置為防止所述共源共柵連接晶體管完全截止。
[0015]其中，所述電流泄放電路包括二極管連接晶體管。
[0016]根據本發明的另一個方面，提供了一種電路，包括:信號輸入端，被配置為攜帶通過額定高電平和額定低電平表征的輸入信號；信號輸出端，被配置為攜帶輸出信號；電平轉換電路，與所述信號輸入端和所述信號輸出端相通并且被配置為將所述輸入信號轉換至所述輸出信號中的移位高電平和移位低電平；以及所述電平轉換電路中的電壓控制電路，被配置為將所述移位低電平保持在預先選定的參考電壓以上。
[0017]所述電路進一步包括:開關電路，連接到所述信號輸入端；以及過電壓保護電路，與所述開關電路串聯。
[0018]其中，所述開關電路由電壓應力規則表征；以及所述過電壓保護電路配置為將電壓應力保持在符合所述電壓應力規則的所述開關電路上。
[0019]其中，所述電壓應力規則包括柵-漏電壓限制、柵-源電壓限制或者柵-漏-電壓限制和柵-源電壓限制兩者。
[0020]所述電路進一步包括:通過所述電壓控制電路調節的振幅控制電路。
[0021]其中，所述振幅控制電路包括具有由所述電壓控制電路調節的柵極的晶體管。
[0022]所述電路進一步包括:參考電壓輸入端；以及反饋電壓輸入端，連接到所述信號輸出端；并且其中，所述電壓控制電路被配置為響應于所述參考電壓輸入端與所述反饋電壓輸入端的比較，產生振幅控制柵電壓。
[0023]根據本發明的又一個方面，提供了一種電路，包括:電源輸入端；信號輸入端，被配置為攜帶通過第一約定高電平和第一約定低電平表征的輸入信號；信號輸出端，被配置為攜帶輸出信號；電平轉換電路，被配置為在符合所述輸出信號中的第二約定的移位高電平和移位低電平之間轉換所述輸入信號，所述電平轉換電路包括:振幅控制晶體管，連接在所述電源輸入端與所述信號輸出端之間；過電壓保護晶體管，與所述振幅控制晶體管串聯；以及開關晶體管，與所述過電壓保護晶體管串聯，所述開關晶體管連接到所述信號輸入端；以及電壓控制電路，被配置為調節所述振幅控制晶體管以防止所述移位低電平降低至預先選定的電壓以下。
[0024]其中，所述電壓控制電路包括:參考電壓輸入端，被設置至所述預先選定的電壓；反饋電壓輸入端，連接到所述信號輸出端；以及差分放大器，連接至所述參考電壓輸入端和所述反饋電壓輸入端，其中，所述差分放大器被配置為響應于所述參考電壓輸入端和所述反饋電壓輸入端之間的差值調節所述振幅控制晶體管。
【專利附圖】
【附圖說明】
[0025]圖1示出了接口連接在根據不同約定而限定的邏輯電平之間的電平轉換器的實例。
[0026]圖2示出了常規電平轉換器。
[0027]圖3示出了常規電平轉換器。
[0028]圖4示出了具有振幅控制和電壓過載控制的電平轉換器的實例。
[0029]圖5示出了控制電壓波動以確保符合電壓過載規則的振幅控制的反饋環的實例。
【具體實施方式】
[0030]圖1示出了接口連接在根據不同約定而限定的不同域中的邏輯電平之間的電平轉換102的實例100。邏輯電平可定義為單端電平或差分電平。例如，第一域104可遵循互補金屬氧化物半導體((3103)約定，其中，邏輯‘1’和‘0’根據額定高電平和額定低電平電壓或電壓范圍定義。作為具體實例，0103約定可將邏輯‘1’和‘0’之間的差值定義為從IV波動至例的IV。作為另一實例，第二域106可遵循電流型邏輯(0^)約定，其將邏輯‘1’和‘0’之間的差值定義為從1.57波動至0.57的IV。不同邏輯約定的其他實例包括晶體管-晶體管邏輯(111)、正射極耦接邏輯低電壓
、電壓模式邏輯011)以及低電壓差分信號每個約定對邏輯‘1’和‘0’在差分感測或者單端感測上可具有它自己的定義。
[0031]在實例100中，數字邏輯部分108生成數字比特流110。串行器112將并行比特流轉換為然后被提供至數模轉換器(0^) 114的串行流。然而，首先，電平移位器102將邏輯電平從第一域104轉換到第二域106，例如，從0103至⑶匕0^114可以是高速0八“例如，8比特、16(^/80^)，其使用比用在第一域104中的電源(例如，1.(^)高的電源(例如，
1.5^)。較高的電源可請求電平從第一域104到第二域106移位。
[0032]電平移位器102將數字數據信號的電壓電平轉換至適用于0^114的電平。在這種情況下，電平移位器102從0103電平(07至IV波動)轉換至0^電平(0.5\至1.5\波動)，同時保存IV波動峰值-峰值。在其他實施方式中，電平移位器102可轉換用于任何類型的邏輯約定之間的接口連接的數據信號、控制信號、或者任何其他期望信號(例如，地址信號)。此外，電平移位器102使用薄氧化物晶體管以非常高的速度進行轉換而且不會違反電壓過載規則。電壓過載規則的實例包括對電平移位器自身內和在0^114的輸入處的晶體管柵-源或柵-漏電源的限制。電平移位器可以以通過反饋環116施加的電壓振幅控制來進行操作，所述反饋環116保持處理、電壓和溫度$71)中的變化上的適應性操作(￠01111)118111: 0^)61'&1:1011)。
[0033]圖2示出了常規電平移位器200以及圖3示出了常規電平移位器300。電平移位器200使用厚氧化物晶體管202、204、206和208以滿足過載條件(0^61^1^688 0011(111:1011)。厚氧化物晶體管可降低電平移位器200的操作。電平移位器200不可能滿足高速要求，因為其使用厚氧化物裝置，這會導致操作速度比薄氧化物裝置能夠達到的慢很多(例如，降低幾個數量級)。在移位器300中，使用薄氧化物晶體管302和304將會導致違反電壓過載條件，從而導致在操作中破壞薄氧化物晶體管302和304。
[0034]圖4示出了電平移位器400的實例。電平移位器400支持極高速操作，例如， 操作。如以下將說明，電平移位器400包括便于高速操作的薄膜晶體管建造的結構。薄膜晶體管與厚膜晶體管相比，雖然能夠處理晶體管兩端的全電源電壓(例如，1.5、V#或#(1)，但另外可能將操作速度限制為例如接近2(^/8或以下。可使用最新處理技術制作薄膜晶體管，并可因此達到最快的操作速度。僅僅作為一個實例，薄氧化物裝置可使用2811111(最小長度)處理來制作并可大致運行至高達15(^12，而厚氧化物裝置可對應180=111處理并運行至大約高達2%2。薄氧化物裝置不限于任何一個特定的處理節點或最小長度，然而，可根據電平移位的期望的操作速度更小或更大。電平移位器400包括振幅控制以防止薄膜晶體管結構上的電壓過載，同時滿足電壓輸入要求，例如，接收電平移位信號的電路的0.目標低輸出電平和1.57目標高輸出電平。
[0035]電平移位器400將差分全波動0103輸入信號(“匕”和“'”)轉換至與所選擇的邏輯約定兼容的電平，例如，從0^03至0^。電平移位器400包括提供目標高輸出電平(例如，1.57)的電源輸入端(811卯17 1111)111:)4020信號輸入端404、406攜帶差分輸入信號，III和111」3虹。差分信號輸出端408、410攜帶差分輸出信號，0此和
[0036]在圖4中，電平轉換電路412被配置為將輸入信號轉換為與將接收所轉換的信號的邏輯域兼容的移位電平。轉換電路中的各個晶體管可以是薄膜晶體管。電平移位器400還包括用于電平移位器400的互補側的電平轉換電路413。可用和如下所述電平轉換電路412 —樣的方法實現電平轉換電路413。例如，電平轉換電路412可將通過額定高電平(例如，1.和額定低電平(例如，0.表征的0103電平輸入信號轉換至與0^邏輯兼容的移位高電平(例如，1.和移位低電平(例如，0.。
[0037]在一個實施方式中，電平轉換電路412包括連接到電源輸入端402和信號輸出端408的振幅控制電路414。電平轉換電路412還包括與振幅控制電路414串聯的過電壓保護電路416。此外，開關電路418與過電壓保護電路416串聯存在并連接到信號輸入端404。
[0038]在圖4所示的實例中，振幅控制電路414包括？103振幅控制晶體管420。過電壓保護電路416包括與振幅控制電路414和開關電路418串聯的共源共柵連接晶體管422。開關電路418包括匪03開關晶體管424，其響應于輸入信號，結合交叉耦接的輸出反饋開關晶體管430和432將輸出信號驅動至其期望的狀態。電平轉換電路中的各個晶體管可以是與厚氧化物裝置相比促進非常快速操作的薄氧化物晶體管。
[0039]晶體管的物理結構導致晶體管的電壓應力規則。電壓應力規則影響包括晶體管的芯片的可靠率和壽命。符合電壓應力規則防止了對晶體管的損害。通過薄氧化物裝置，電壓應力規則可規定比厚氧化物裝置低的對應力參數(諸如柵-漏電壓和柵-源電壓)的限制。例如，薄氧化物晶體管的電壓應力規則可以是05乂和％8〈1丨05乂。然而，電平移位器可被配置為滿足其他電壓應力規則。
[0040]過電壓保護電路416被配置為將開關電路418上的電壓應力保持為符合電壓應力規則。例如，共源共柵連接晶體管422可以確保點434處的電壓保持在約1.以下，并且因此開關晶體管424的乂糾和V#保持〈1.057。共源共柵連接晶體管422防止點434處的電壓上升至接近于最壞情況下的抑以上，在常見情況下額定約％；1在一個實施方式中，將共源共柵柵電壓，^維持為約1.07，從而將開關晶體管424的V#限制為1.0\或以下。過電壓保護電路416防止開關晶體管424見到多于電壓應力的允許量，假設1.的高電源電壓。在這方面，尤其是當開關晶體管424的柵極為例時，過電壓保護電路將開關晶體管424與高電源電壓隔離。
[0041]為了進一步增強操作速度，電平轉換電路412、413可以進一步包括連接到過電壓保護電路416的電流泄放電路426。電流泄放電路426被配置為從過電壓保護電路416排出電流以幫助確保過電壓保護電路416的快速操作。在一個實施方式中，電流泄放電路426通過允許電流流過共源共柵連接晶體管422來防止共源共柵連接晶體管422完全截止。電流可以很小(例如，50 ^八)，并且從能耗的立場上看基本上可以忽略。
[0042]在一個實施方式中，用二極管連接晶體管((110(16-⑶11116(31:6(1七以仙181:010 428來實施電流泄放電路426。二極管連接晶體管428可用作大電阻，在布局中晶體管制造僅需很小的間隔。例如，二極管連接晶體管428可具有長的溝道長度和窄的寬度。作為具體實例，二極管連接晶體管428可以是最小幾何形狀長度的2倍到3倍并具有為最小幾何形狀寬度的寬度。然而，寬度和長度的很多變形是合適的以允許一些電流持續流過共源共柵連接晶體管422。
[0043]關于振幅控制，應注意，振幅控制晶體管420具有連接到調節振幅控制晶體管420的操作的振幅控制柵極電壓的柵極。具體地，通過包括電壓控制電路的反饋環控制柵極上的電壓。下面相對于圖5詳細地描述反饋環。
[0044]圖5示出了用于振幅控制的反饋環500的一個示例性實施方式。反饋環500包括參考電壓輸入端502和連接到信號輸出端514的反饋電壓輸入端504。參考電壓輸入502可由任何電壓電源獲得，諸如，1.〖V系統電壓電源。反饋環500進一步包括響應于參考電壓輸入端502與反饋電壓輸入端504的比較的電壓控制電路506。在圖5的實例中，電壓控制電路被實施為差分放大器，具體是產生振幅控制柵電壓510的運算放大器508。振幅控制柵電壓510驅動每個振幅控制晶體管420的柵極。
[0045]應注意的是，匹配電平移位器結構512提供信號輸出端514。匹配電平移位器結構512向在電路中操作的各個電平移位器(例如，電平移位器400的情況)提供參考結構。一方面，可期望匹配電平移位結構512如同各個電平移位器中的晶體管一樣隨著處理、電壓、溫度$71)和其他變量而改變。可用靜態輸入(例如，III = 0^,= 驅動匹配電平移位結構512以便信號輸出端514為反饋電壓輸入504提供固定的基準電壓。
[0046]再次參考圖4，應注意的是，上拉電阻器436的電阻和開關晶體管424的導通電阻的比率將低輸出電壓額定保持為約0.研。這可能會隨著？乂1改變，然而，在一些情況下其可降低至0.57以下。因此，反饋環500將低輸出保持為0.57以上。為此，電壓控制電路506驅動振幅控制晶體管420以上拉輸出電壓來將輸出電壓保持為基準(例如，0.5”或以上。結果，差分輸出、0此和0此3虹不會降低至0.以下，從而保護開關晶體管424不會潛在損害電壓應力。
[0047]上拉電阻器436可進行大部分上拉至1.訊。上拉電阻器436為電平移位器的輸出提供了低電容路線以迅速轉換到1.訊的高輸出電平。雖然拉電阻器436的阻抗通常比
的阻抗小很多，兩個？?￡1420和430也促進上拉。當驅動至低輸出，例如，0.5\時，開關晶體管424導通，并呈現上拉電阻器436的約1/3的電阻。例如，上拉電阻器436可以是IX歐姆電阻器，并開關晶體管可被制造成呈現約500歐姆的如8-011。為了低速切換，可增大上拉電阻器436值(導致低電流分散)。
[0048]返回至圖5，將參考電壓輸入端502設置為0.57。因此，電壓控制電路506通過調節振幅控制晶體管420試圖將信號輸出保持為不小于0.以便輸出電壓不會降低至0.以下。因此，一方面，電壓控制電路506保持移位低電平以免降低至預先選定的參考電壓以下(例如，0.57)。應注意的是，當電平轉換電路412驅動高輸出電平(1.57)時，電壓控制電路506仍是激活的。然而，隨著開關晶體管424截止，上拉電阻436和交交叉耦接反饋開關晶體管430已將信號輸出端408驅動至1.而不考慮電壓控制電路506的操作。當電平轉換電路412驅動低電平輸出，邏輯‘0’時，交叉耦接反饋開關晶體管430截止，并且在這種情況下，在反饋環500的控制下振幅控制晶體管420可增加低電平輸出。
[0049]可以很多不同的方式描述和實施電平移位器400。用另一種方法表示，電平移位電路包括電源輸入端、被配置為攜帶通過第一約定高電平和第一約定低電平表征的輸入信號的信號輸入端、以及被配置為攜帶輸出信號的信號輸出端。此外，電平轉換電路被配置為將輸入信號轉換為符合輸出信號的第二約定的移位高電平和移位低電平。
[0050]電平轉換電路可以包括連接在電源輸入端與信號輸出端之間的振幅控制晶體管、與振幅控制晶體管串聯的過電壓保護晶體管以及與過電壓保護電路串聯的開關晶體管。開關晶體管被連接至信號輸入端。此外，存在電壓控制電路并且被配置為調節振幅控制晶體管以防止移位低電平降低至預先選定的電壓以下。
[0051]在一個實施方式中，電壓控制電路包括被設置為預先選定的電壓的參考電壓輸入端、連接到信號輸出端的反饋電壓輸入端以及差分放大器。差分放大器被連接至參考電壓輸入端和反饋電壓輸入端。此外，差分放大器被配置為響應于參考電壓輸入端和反饋電壓輸入端之間的差值調節振幅控制晶體管。已經給出電平移位器的幾個實例，并且應注意的是，其他實施方式是可行的。在其他實施方式中，差分放大器可以是誤差放大器，或者是試圖將反饋電壓輸入驅動至指定的參考電壓的其他類型的反饋電路。
【權利要求】
1.一種電路，包括: 電源輸入端，被配置為提供目標高輸出電平； 信號輸入端，被配置為攜帶輸入信號； 信號輸出端，被配置為攜帶輸出信號；以及 電平轉換電路，被配置為通過在目標低輸出電平和所述目標高輸出水平之間移位所述輸入信號來生成所述輸出信號，所述電平轉換電路包括: 振幅控制電路，連接到所述電源輸入端和所述信號輸出端； 過電壓保護電路，與所述振幅控制電路串聯；以及 開關電路，與所述過電壓保護電路串聯并連接到所述信號輸入端。
2.根據權利要求1所述的電路，進一步包括: 反饋環，被配置為提供所述振幅控制柵電壓。
3.根據權利要求2所述的電路，其中，所述反饋環包括: 參考電壓輸入端； 反饋電壓輸入端，連接到所述信號輸出端；以及 電壓控制電路，被配置為響應于所述參考電壓輸入端與所述反饋電壓輸入端的比較，產生所述振幅控制柵電壓。
4.根據權利要求1所述的電路，進一步包括: 電流泄放電路，連接到所述過電壓保護電路。
5.—種電路，包括: 信號輸入端，被配置為攜帶通過額定高電平和額定低電平表征的輸入信號； 信號輸出端，被配置為攜帶輸出信號； 電平轉換電路，與所述信號輸入端和所述信號輸出端相通并且被配置為將所述輸入信號轉換至所述輸出信號中的移位高電平和移位低電平；以及 所述電平轉換電路中的電壓控制電路，被配置為將所述移位低電平保持在預先選定的參考電壓以上。
6.根據權利要求5所述的電路，進一步包括: 開關電路，連接到所述信號輸入端；以及 過電壓保護電路，與所述開關電路串聯。
7.根據權利要求6所述的電路，其中: 所述開關電路由電壓應力規則表征；以及 所述過電壓保護電路配置為將電壓應力保持在符合所述電壓應力規則的所述開關電路上。
8.根據權利要求5所述的電路，進一步包括: 參考電壓輸入端；以及 反饋電壓輸入端，連接到所述信號輸出端；并且其中: 所述電壓控制電路被配置為響應于所述參考電壓輸入端與所述反饋電壓輸入端的比較，產生振幅控制柵電壓。
9.一種電路，包括: 電源輸入端； 信號輸入端，被配置為攜帶通過第一約定高電平和第一約定低電平表征的輸入信號； 信號輸出端，被配置為攜帶輸出信號； 電平轉換電路，被配置為在符合所述輸出信號中的第二約定的移位高電平和移位低電平之間轉換所述輸入信號，所述電平轉換電路包括: 振幅控制晶體管，連接在所述電源輸入端與所述信號輸出端之間； 過電壓保護晶體管，與所述振幅控制晶體管串聯；以及 開關晶體管，與所述過電壓保護晶體管串聯，所述開關晶體管連接到所述信號輸入端；以及 電壓控制電路，被配置為調節所述振幅控制晶體管以防止所述移位低電平降低至預先選定的電壓以下。
10.根據權利要求9所述的電路，其中，所述電壓控制電路包括: 參考電壓輸入端，被設置至所述預先選定的電壓； 反饋電壓輸入端，連接到所述信號輸出端；以及 差分放大器，連接至所述參考電壓輸入端和所述反饋電壓輸入端， 其中，所述差分放大器被配置為響應于所述參考電壓輸入端和所述反饋電壓輸入端之間的差值調節所述振幅控制晶體管。
【文檔編號】H03K19/0175GK104348473SQ201410367551
【公開日】2015年2月11日 申請日期:2014年7月29日 優先權日:2013年7月30日
【發明者】阿里·納齊米, 胡康敏, 曹軍, 阿夫申·多克托·蒙塔茲 申請人:美國博通公司