一種邏輯電平信號傳輸方法及裝置制造方法
【專利摘要】本發明提供一種邏輯電平信號傳輸方法及裝置，方法包括：將發送的第一邏輯電平信號與第二邏輯電平信號進行疊加后產生疊加邏輯電平信號，將疊加邏輯電平信號傳輸后分離為第三邏輯電平信號與第四邏輯電平信號，第三邏輯電平信號或第四邏輯電平信號被響應接收；第一邏輯電平信號和第二邏輯電平信號分別與第三邏輯電平信號和第四邏輯電平信號相同，在第一邏輯電平信號完成傳輸后進行第二邏輯電平信號的傳輸。本發明通過將兩路邏輯電平信號進行疊加后傳輸，再分離為兩路邏輯電平信號，實現用一根信號線傳輸兩路邏輯信號，減少車載娛樂導航系統的分體機主機和顯示屏之間的連接器的引腳數，降低結構設計難度，提高信號連接的可靠性。
【專利說明】一種邏輯電平信號傳輸方法及裝置
【技術領域】
[0001] 本發明涉及信號傳輸【技術領域】，尤其涉及一種邏輯電平信號傳輸方法及裝置。
【背景技術】
[0002] 在目前的車載娛樂導航系統中，越來越多地出現主機和面板分體、兩者之間使用 線纜進行電氣聯接的分體機；一般主機上含有MCU及相關電路，面板上含有MPU及相關電 路。而分體機的主機和面板彼此連接的信號非常多，包括音視頻、控制、通訊等信號，這樣就 要求使用的連接器的引腳PIN必須足夠多，從而導致連接器選型困難，相應的結構設計也 變得復雜，進而導致分體機的信號連接可靠性降低。
[0003] 在分體機的連接信號中，有很多信號不必同時傳輸，比如，車載娛樂導航系統的面 板上設計有復位鍵，在系統發生異常（如死機）時，通過此復位鍵產生一個復位信號，對 MCU、MPU整體復位，使其恢復到正常狀態；同時，主機上的MCU也有單獨對面板上的MPU進 行復位的信號線。這兩種復位信號就不是同時傳輸的，但在現有的技術方案中，要實現上述 兩種復位功能，必須使用兩條信號線傳輸兩種復位信號。
【發明內容】
[0004] 本發明提供一種邏輯電平信號傳輸方法及裝置，解決了用一根信號線完成兩路邏 輯電平信號傳輸的技術問題。
[0005] 為達到上述目的，本發明所采取的技術方案為：
[0006] 本發明一方面提供一種邏輯電平信號傳輸方法，其特征在于，包括：
[0007] 將發送的第一邏輯電平信號與第二邏輯電平信號進行疊加后產生疊加邏輯電平 信號，將所述疊加邏輯電平信號傳輸后分離為第三邏輯電平信號與第四邏輯電平信號，第 三邏輯電平信號或第四邏輯電平信號被響應接收；
[0008] 第一邏輯電平信號和第二邏輯電平信號分別與第三邏輯電平信號和第四邏輯電 平信號相同，在第一邏輯電平信號完成傳輸后進行第二邏輯電平信號的傳輸。
[0009] 進一步地，在上述邏輯電平信號傳輸步驟之前，還包括：
[0010] 配置發送的第一邏輯電平信號與第二邏輯電平信號為常態邏輯電平；
[0011] 設置參數，使接收的第三邏輯電平信號和第四邏輯電平信號為常態邏輯電平；
[0012] 配置用于響應的有效邏輯電平信號；
[0013] 控制第一邏輯電平信號或第二邏輯電平信號由常態邏輯電平信號變為有效邏輯 電平信號。
[0014] 在上述邏輯電平信號傳輸步驟之后，還包括：
[0015] 設置發送的第一邏輯電平信號或第二邏輯電平信號由有效邏輯電平信號恢復為 常態邏輯電平信號的恢復時間和接收的第三邏輯電平信號或第四邏輯電平信號的響應間 隔時間，所述恢復時間小于或等于所述響應間隔時間。
[0016] 本發明另一方面提供一種邏輯電平信號傳輸裝置，包括第一組信號輸入輸出接 口、邏輯電平信號疊加電路、邏輯電平信號分離電路、第二組信號輸入輸出接口；
[0017] 第一組信號輸入輸出接口包括第一邏輯電平信號輸出接口與第二邏輯電平信號 輸出接口，分別連接邏輯電平信號疊加電路的第一邏輯電平信號輸入端與第二邏輯電平信 號輸入端，用于將第一邏輯電平信號與第二邏輯電平信號發送到邏輯電平信號疊加電路；
[0018] 邏輯電平信號疊加電路，用于將第一邏輯電平信號與第二邏輯電平信號進行疊加 后產生疊加邏輯電平信號，并將所述疊加邏輯電平信號通過疊加信號輸出端傳輸到邏輯電 平信號分離電路的信號輸入端；
[0019] 邏輯電平信號分離電路，用于將所述疊加邏輯電平信號分離為第三邏輯電平信號 與第四邏輯電平信號，分別通過第三邏輯電平信號輸出端和第四邏輯電平信號輸出端輸 出；
[0020] 第二組信號輸入輸出接口包括第三邏輯電平信號輸入接口與第四邏輯電平信號 輸入接口，分別連接邏輯電平信號分離電路的第三邏輯電平信號輸出端和第四邏輯電平信 號輸出端，用于響應接收第三邏輯電平信號或第四邏輯電平信號。
[0021] 進一步地，還包括第一微控制器和第二微控制器；
[0022] 所述第一微控制器，用于將第一組信號輸入輸出接口配置為所述第一邏輯電平信 號輸出接口與第二邏輯電平信號輸出接口；并用于先配置發送的第一邏輯電平信號與第二 邏輯電平信號為常態邏輯電平，再控制第一邏輯電平信號或第二邏輯電平信號由常態邏輯 電平信號變為有效邏輯電平信號」
[0023] 所述第二微控制器，用于將第二組信號輸入輸出接口配置為所述第三邏輯電平信 號輸入接口與第四邏輯電平信號輸入接口；并配置用于響應的有效邏輯電平信號。
[0024] 進一步地，還包括第一微控制器和第二微控制器；
[0025] 所述第一微控制器，用于設置發送的第一邏輯電平信號或第二邏輯電平信號由有 效邏輯電平信號恢復為常態邏輯電平信號的恢復時間；
[0026] 所述第二微控制器，用于設置接收的有效邏輯電平信號的響應間隔時間，第三邏 輯電平信號或第四邏輯電平信號為有效邏輯電平信號；
[0027] 所述恢復時間被設置為小于或等于所述響應間隔時間。
[0028] 進一步地，所述邏輯電平信號傳輸裝置的另一種結構為：
[0029] 所述第一組信號輸入輸出接口連接開關，通過所述開關控制發送的第一邏輯
[0030] 電平信號或第二邏輯電平信號由常態邏輯電平信號變為有效邏輯電平信號。
[0031] 進一步地，所述邏輯電平信號疊加電路的第一邏輯電平信號輸入端經第一電阻接 電源，經第二電阻接地；
[0032] 所述邏輯電平信號疊加電路的第二邏輯電平信號輸入端經第四電阻連接第三電 阻的一端，第三電阻的另一端接電源；
[0033] 第一電阻和第二電阻的對接端與第三電阻和第四電阻的對接端連接為電平信號 疊加電路的疊加信號輸出端。
[0034] 進一步地，所述邏輯電平信號分離電路的信號輸入端連接所述疊加信號輸出端， 所述邏輯電平信號分離電路具有第一三極管、第二三極管、第三三極管；
[0035] 所述信號輸入端連接第一三極管的發射極，第一三極管的基極與電源之間串聯有 第五電阻，第一三極管的基極與地之間串聯有第六電阻，第一三極管的集電極與電源之間 串聯有第七電阻，第一三極管的集電極連接所述第三邏輯電平信號輸入接口；
[0036] 所述信號輸入端經第八電阻連接第三三極管的基極，所述第八電阻的兩端并聯 有第一電容，第三三極管的基極經第九電阻接地；第三三極管的發射極接地；第三三極管 的集電極連接第二三極管的基極，第二三極管的基極經第十電阻連接所述信號輸入端，第 二三極管的基極經第二電容接地；第二三極管的發射極接地；第二三極管的集電極經第 十一電阻接電源，第二三極管的集電極連接所述第四邏輯電平信號輸入接口。
[0037] 本發明通過將兩路邏輯電平信號進行疊加后產生疊加邏輯電平信號，再將疊加邏 輯電平信號傳輸后分離為兩路邏輯電平信號，實現用一根信號線傳輸兩路邏輯信號，減少 車載娛樂導航系統的分體機主機和顯示屏之間的連接器的引腳數，降低結構設計難度，提 高信號連接的可靠性。
【專利附圖】
【附圖說明】
[0038] 圖1是本發明的邏輯電平信號傳輸方法的流程示意圖；
[0039] 圖2是本發明的邏輯電平信號傳輸裝置的結構示意圖；
[0040] 圖3是本發明的邏輯電平信號傳輸裝置的電路結構示意圖；
[0041] 圖4是本發明的邏輯電平信號傳輸裝置的另一種實施例的結構示意圖。
【具體實施方式】
[0042] 下面結合附圖具體闡明本發明的實施方式，附圖僅供參考和說明使用，不構成對 本發明專利保護范圍的限制。
[0043] 實施例1 :
[0044] 如圖1所示，本實施例提供一種邏輯電平信號傳輸方法，包括：將發送的第一邏輯 電平信號與第二邏輯電平信號進行疊加后產生疊加邏輯電平信號，將所述疊加邏輯電平信 號傳輸后分離為第三邏輯電平信號與第四邏輯電平信號，第三邏輯電平信號或第四邏輯電 平信號被響應接收；
[0045] 第一邏輯電平信號和第二邏輯電平信號分別與第三邏輯電平信號和第四邏輯電 平信號相同，在第一邏輯電平信號完成傳輸后進行第二邏輯電平信號的傳輸。
[0046] 在本發明的實施例中，在上述邏輯電平信號傳輸步驟之前，還包括：
[0047] 配置發送的第一邏輯電平信號與第二邏輯電平信號為常態邏輯電平；在本實施例 中，通過將第一組信號輸入輸出接口、第二組信號輸入輸出接口配置為懸空（Floating)狀 態來實現；
[0048] 設置參數，使接收的第三邏輯電平信號和第四邏輯電平信號為常態邏輯電平；在 本實施例中，使接收的兩路邏輯電平信號的常態為高電平；
[0049] 配置用于響應的有效邏輯電平信號；在本實施例中，當邏輯電平由高電平變成低 電平時才響應，有效邏輯電平為低電平；
[0050] 控制第一邏輯電平信號或第二邏輯電平信號由常態邏輯電平信號變為有效邏輯 電平信號。在本實施例中，通過將第一組信號輸入輸出接口或第二組信號輸入輸出接口拉 低來實現。
[0051] 在本發明的實施例中，在上述邏輯電平信號傳輸步驟之后，還包括：
[0052] 第一微處理器設置發送的第一邏輯電平信號或第二邏輯電平信號由有效邏輯電 平信號恢復為常態邏輯電平信號的恢復時間t2,第二微處理器設置接收的第三邏輯電平信 號或第四邏輯電平信號的響應間隔時間tl，所述恢復時間t2小于或等于所述響應間隔時 間tl。在本實施例中，在響應第三邏輯電平信號或第四邏輯電平信號輸入之后的響應間隔 時間tl內忽略其再次輸入；在發送的第一邏輯電平信號或第二邏輯電平信號輸出低電平 后的恢復時間t2內將其恢復成常態。
[0053] 本實施例提供的邏輯電平信號傳輸方法可應用于分體機形式的車載娛樂導航系 統，具體用于分體機的主機和面板之間的信號傳輸，如對主機上的MCU和面板上的MPU整體 復位的復位信號和單獨對面板上的MPU復位的復位信號的傳輸，可以應用本實施例用一根 信號線先后傳輸，而不必同時傳輸。
[0054] 本實施例通過將第一邏輯電平信號和第二邏輯電平信號進行疊加后產生疊加邏 輯電平信號，再將疊加邏輯電平信號傳輸后分離為第三邏輯電平信號和第四邏輯電平信 號，實現用一根信號線傳輸兩路邏輯信號，減少車載娛樂導航系統的分體機主機和顯示屏 之間的連接器的引腳PIN數，降低結構設計難度，提高信號連接的可靠性。
[0055] 實施例2 ：
[0056] 如圖2所示，本實施例提供一種邏輯電平信號傳輸裝置，包括第一組信號輸入輸 出接口、邏輯電平信號疊加電路、邏輯電平信號分離電路、第二組信號輸入輸出接口；
[0057] 第一組信號輸入輸出接口包括第一邏輯電平信號輸出接口 1/011與第二邏輯電 平信號輸出接口 1/012,分別連接邏輯電平信號疊加電路的第一邏輯電平信號輸入端與第 二邏輯電平信號輸入端，用于將第一邏輯電平信號與第二邏輯電平信號發送到邏輯電平信 號置加電路；
[0058] 邏輯電平信號疊加電路，用于將第一邏輯電平信號與第二邏輯電平信號進行疊加 后產生疊加邏輯電平信號，并將所述疊加邏輯電平信號通過疊加信號輸出端傳輸到邏輯電 平信號分離電路的信號輸入端；
[0059] 邏輯電平信號分離電路，用于將所述疊加邏輯電平信號分離為第三邏輯電平信號 與第四邏輯電平信號，分別通過第三邏輯電平信號輸出端和第四邏輯電平信號輸出端輸 出；
[0060] 第二組信號輸入輸出接口包括第三邏輯電平信號輸入接口 1/021與第四邏輯電 平信號輸入接口 1/022,分別連接邏輯電平信號分離電路的第三邏輯電平信號輸出端和第 四邏輯電平信號輸出端，用于響應接收第三邏輯電平信號或第四邏輯電平信號。
[0061] 如圖2所示，在本發明的實施例中，還包括第一微控制器和第二微控制器；
[0062] 所述第一微控制器，用于將第一組信號輸入輸出接口配置為所述第一邏輯電平信 號輸出接口 1/011與第二邏輯電平信號輸出接口 1/012 ;并用于先配置發送的第一邏輯電 平信號A1與第二邏輯電平信號B1為常態邏輯電平，再控制第一邏輯電平信號A1或第二邏 輯電平信號B1由常態邏輯電平信號變為有效邏輯電平信號；
[0063] 所述第二微控制器，用于將第二組信號輸入輸出接口配置為所述第三邏輯電平信 號輸入接口 1/021與第四邏輯電平信號輸入接口 1/022 ;并配置用于響應的有效邏輯電平 信號。
[0064] 在本實施例中，還包括第一微控制器和第二微控制器；
[0065] 所述第一微控制器，用于設置發送的第一邏輯電平信號A1或第二邏輯電平信號 A2由有效邏輯電平信號恢復為常態邏輯電平信號的恢復時間；
[0066] 所述第二微控制器，用于設置接收的有效邏輯電平信號的響應間隔時間，第三邏 輯電平信號A2或第四邏輯電平信號B2為有效邏輯電平信號；
[0067] 所述恢復時間被設置為小于或等于所述響應間隔時間。
[0068] 在本實施例中，如圖2所示，所述第一微控制器、第一組信號輸入輸出接口 1/011， 1/012、邏輯電平信號疊加電路屬于發送端；所述邏輯電平信號分離電路、第二組信號輸入 輸出接口 1/021，1/022、第二微控制器屬于接收端。
[0069] 如圖3所示，在本發明的實施例中，所述邏輯電平信號疊加電路的第一邏輯電平 信號輸入端經第一電阻R11接電源，經第二電阻R12接地；
[0070] 所述邏輯電平信號疊加電路的第二邏輯電平信號輸入端經第四電阻R14連接第 三電阻R13的一端，第三電阻R13的另一端接電源；
[0071] 第一電阻R11和第二電阻R12的對接端與第三電阻R13和第四電阻R14的對接端 連接為電平信號疊加電路的疊加信號輸出端。
[0072] 如圖3所示，在本發明的實施例中，所述邏輯電平信號分離電路的信號輸入端 連接所述疊加信號輸出端，所述邏輯電平信號分離電路具有第一三極管Q21、第二三極管 Q22、第三三極管Q23 ;
[0073] 所述信號輸入端連接第一三極管Q21的發射極，第一三極管Q21的基極與電源之 間串聯有第五電阻R21，第一三極管Q21的基極與地之間串聯有第六電阻R22,第一三極管 Q21的集電極與電源之間串聯有第七電阻R23,第一三極管Q21的集電極連接所述第三邏輯 電平信號輸入接口 1/021 ;第一三極管Q21的集電極作為第三邏輯電平信號輸出端。
[0074] 所述信號輸入端第八電阻R24連接第三三極管Q23的基極，所述第八電阻R24的 兩端并聯有第一電容C21，第三三極管Q23的基極經第九電阻R25接地；第三三極管Q23的 發射極接地；第三三極管Q23的集電極連接第二三極管Q22的基極，第二三極管Q22的基極 經第十電阻R26連接所述信號輸入端，第二三極管Q22的基極經第二電容C22接地；第二三 極管Q22的發射極接地；第二三極管Q22的集電極經第十一電阻R27接電源，第二三極管 Q22的集電極連接所述第四邏輯電平信號輸入接口 1/022 ;第二三極管Q22的集電極作為第 四邏輯電平信號輸出端。
[0075] 圖3中三極管選用導通門限電壓大于等于0. 7V。
[0076] 本實施例提供的邏輯電平信號傳輸裝置的工作過程為：
[0077] 通過配置第一微控制器，使得第一組信號輸入輸出接口 1/011、1/012的常態為懸 空（Floating)狀態；通過配置第二微控制器，使得第二組信號輸入輸出接口 1/021、1/022 的狀態為輸入。在本實施例中，邏輯電平信號疊加電路的電源為3. 3V，從而疊加信號輸出 端（即圖2中的節點1)的輸出電壓為3. 3V，由于第一三極管Q21的發射極電壓即等于節 點1電壓，基極電壓是3. 3V經電阻R21、R22分壓后而得到，為1.05V，因此第一三極管Q21 截止，第三邏輯電平A2為高電平3. 3V ;第三三極管Q23的基極電壓是節點1的電壓經電阻 R24、R25分壓后得到，為1. 115V，因此第三三極管Q23導通，從而使第二三極管Q22的基極 接地而截止，第四邏輯電平B2為高電平3. 3V。這是邏輯電平信號傳輸裝置的初始狀態。
[0078] 下面分情形闡述邏輯電平信號傳輸裝置的工作過程：
[0079]情形 1 :
[0080] 第一微控制器將第一邏輯電平信號輸出接口 1/011由懸空變為低電平0,第二邏 輯電平信號輸出接口 1/012為任意狀態，則疊加信號輸出端（節點1)的電壓為0V，第一三 極管Q21的發射極電壓即等于節點1電壓，基極電壓是3. 3V經電阻R21、R22分壓后而得到， 為1.05V，從而使第一三極管Q21導通，第三邏輯電平A2由原來的高電平3. 3V變為低電平 0V，第二三極管Q22的基極電壓為0V，因而截止，第四邏輯電平B2保持為高電平；
[0081] 第二微控制器判斷第三邏輯電平A2輸入為有效輸入，第四邏輯電平B2的輸入為 無效輸入；第二微控制器在響應間隔時間tl (5ms)內不再響應第三邏輯電平A2的輸入；
[0082] 第一微控制器在恢復時間t2 (5ms)內將第一邏輯電平信號輸出接口 1/011的狀態 由低電平0V恢復為懸空狀態。在本實施例中，響應間隔時間tl等于恢復時間t2。
[0083] 情形 2 :
[0084] 第一邏輯電平信號輸出接口 1/011保持懸空狀態，第一微控制器將第二邏輯電平 信號輸出接口 1/012由懸空變為低電平0,則疊加信號輸出端（節點1)的電壓是3. 3V經電 阻R13、R14分壓后得到，為1. 115V，第一三極管Q21的發射極電壓即等于節點1電壓，基極 電壓經電阻R21、R22分壓后得到，為1. 05V，因此第一三極管Q21截止，第三邏輯電平A2保 持為高電平；第三三極管Q23的基極電壓是節點1的電壓經電阻R24、R25分壓后得到，為 0. 377V，因此第三三極管Q23截止，而第二三極管Q22的基極電壓為1. 115V，從而使第二三 極管Q22導通，第四邏輯電平B2由原來的高電平3. 3V變為低電平0V ;
[0085] 第二微控制器判斷第四邏輯電平B2輸入為有效輸入，第三邏輯電平A2的輸入為 無效輸入；第二微控制器在響應間隔時間tl (5ms)內不再響應第四邏輯電平B2的輸入；
[0086] 第一微控制器在恢復時間t2 (5ms)內將第二邏輯電平信號輸出接口 1/012的狀態 由低電平0V恢復為懸空狀態。在本實施例中，響應間隔時間tl等于恢復時間t2。
[0087] 實施例3 ：
[0088] 在本實施例中，如圖4所示，本實施例與實施例2的不同之處在于：提供所述邏輯 電平信號傳輸裝置的另一種結構：
[0089] 所述第一組信號輸入輸出接口連接開關S11，通過所述開關S11控制發送的第一 邏輯電平信號或第二邏輯電平信號由常態邏輯電平信號變為有效邏輯電平信號。
[0090] 在本實施例提供的邏輯電平信號傳輸裝置可應用于分體機形式的車載娛樂導航 系統，具體用于分體機的主機和面板之間的信號傳輸，如對主機上的MCU和面板上的MPU整 體復位的機械復位信號和單獨對面板上的MPU復位的軟件復位信號的傳輸，應用本實施例 用一根信號線先后傳輸，而不必同時傳輸。
[0091] 如圖4所示，在本實施例中，開關S11為機械開關，按下后使電阻R11與R12相連 的一端接地，從而產生低電平的復位信號。
[0092] 圖4中三極管選用導通門限電壓大于等于0. 7V。
[0093] 復位信號可根據系統的實際需要設置為低電平或高電平有效。在本實施例中，設 置復位信號為低電平有效。
[0094] 在本實施例中，第一邏輯電平信號為機械復位信號A1，第二邏輯電平信號為軟件 復位信號B1，第三邏輯電平信號為機械復位信號A2,第四邏輯電平信號為軟件復位信號 B2〇
[0095] 本實施例的邏輯電平信號傳輸裝置的工作過程為：
[0096] 1)電路初始狀態：當機械復位信號A1、軟件復位信號B1皆無效（即高電平3. 3V) 時，節點1的電壓為3. 3V，由于第一三極管Q21的發射極電壓即等于節點1電壓，基極電壓 是3. 3V經電阻R21、R22分壓后而得到，為1. 05V，因此第一三極管Q21截止，機械復位信號 A2為高電平；第三三極管Q23的基極電壓是節點1的電壓經電阻R24、R25分壓后得到，為 1. 115V，因此第三三極管Q23導通，使得第二三極管Q22的基極接地而截止，軟件復位信號 B2為高電平。
[0097] 2)機械復位信號A1有效時：機械復位信號A1由高電平3. 3V變為低電平0V，則節 點1的電壓為0V，第一三極管Q21的發射極電壓即等于節點1電壓，基極電壓是3. 3V經電 阻R21、R22分壓后而得到，為1. 05V，因此第一三極管Q21導通，復位信號A2由原來的高電 平3. 3V變為低電平0V ;第二三極管Q22的基極電壓為0V，因而截止，軟件復位信號B2保持 為1?電平。
[0098] 3)軟件復位信號B1有效時：軟件復位信號B1由高電平3. 3V變為低電平0V，則節 點1的電壓是3.3V經電阻R13、R14分壓后得到，為1. 115V，第一三極管Q21的發射極電壓 即等于節點1電壓，基極電壓經電阻R21、R22分壓后得到，為1.05V，因此第一三極管Q21 截止，機械復位信號A2為高電平；第三三極管Q23的基極電壓是節點1的電壓經電阻R24、 R25分壓后得到，為0. 377V，因此Q23截止，而Q22的基極電壓為1. 115V，因而導通，軟件復 位信號B2為低電平。
[〇〇99] 以上所揭露的僅為本發明的較佳實施例，不能以此來限定本發明的權利保護范 圍，因此依本發明申請專利范圍所作的等同變化，仍屬本發明所涵蓋的范圍。
【權利要求】
1. 一種邏輯電平信號傳輸方法，其特征在于，包括： 將發送的第一邏輯電平信號與第二邏輯電平信號進行疊加后產生疊加邏輯電平信號， 將所述疊加邏輯電平信號傳輸后分離為第三邏輯電平信號與第四邏輯電平信號，第三邏輯 電平信號或第四邏輯電平信號被響應接收； 第一邏輯電平信號和第二邏輯電平信號分別與第三邏輯電平信號和第四邏輯電平信 號相同，在第一邏輯電平信號完成傳輸后進行第二邏輯電平信號的傳輸。
2. 根據權利要求1所述的邏輯電平信號傳輸方法，其特征在于： 在上述步驟之前，還包括： 配置發送的第一邏輯電平信號與第二邏輯電平信號為常態邏輯電平； 設置參數，使接收的第三邏輯電平信號和第四邏輯電平信號為常態邏輯電平； 配置用于響應的有效邏輯電平信號； 控制第一邏輯電平信號或第二邏輯電平信號由常態邏輯電平信號變為有效邏輯電平 信號。
3. 根據權利要求1所述的邏輯電平信號傳輸方法，其特征在于： 在上述步驟之后，還包括： 設置發送的第一邏輯電平信號或第二邏輯電平信號由有效邏輯電平信號恢復為常態 邏輯電平信號的恢復時間和接收的第三邏輯電平信號或第四邏輯電平信號的響應間隔時 間，所述恢復時間小于或等于所述響應間隔時間。
4. 一種邏輯電平信號傳輸裝置，其特征在于：包括第一組信號輸入輸出接口、邏輯電 平信號疊加電路、邏輯電平信號分離電路、第二組信號輸入輸出接口； 第一組信號輸入輸出接口包括第一邏輯電平信號輸出接口與第二邏輯電平信號輸出 接口，分別連接邏輯電平信號疊加電路的第一邏輯電平信號輸入端與第二邏輯電平信號輸 入端，用于將第一邏輯電平信號與第二邏輯電平信號發送到邏輯電平信號疊加電路； 邏輯電平信號疊加電路，用于將第一邏輯電平信號與第二邏輯電平信號進行疊加后產 生疊加邏輯電平信號，并將所述疊加邏輯電平信號通過疊加信號輸出端傳輸到邏輯電平信 號分離電路的信號輸入端； 邏輯電平信號分離電路，用于將所述疊加邏輯電平信號分離為第三邏輯電平信號與第 四邏輯電平信號，分別通過第三邏輯電平信號輸出端和第四邏輯電平信號輸出端輸出； 第二組信號輸入輸出接口包括第三邏輯電平信號輸入接口與第四邏輯電平信號輸入 接口，分別連接邏輯電平信號分離電路的第三邏輯電平信號輸出端和第四邏輯電平信號輸 出端，用于響應接收第三邏輯電平信號或第四邏輯電平信號。
5. 根據權利要求4所述的邏輯電平信號傳輸裝置，其特征在于： 還包括第一微控制器和第二微控制器； 所述第一微控制器，用于將第一組信號輸入輸出接口配置為所述第一邏輯電平信號輸 出接口與第二邏輯電平信號輸出接口；并用于先配置發送的第一邏輯電平信號與第二邏輯 電平信號為常態邏輯電平，再控制第一邏輯電平信號或第二邏輯電平信號由常態邏輯電平 信號變為有效邏輯電平信號； 所述第二微控制器，用于將第二組信號輸入輸出接口配置為所述第三邏輯電平信號輸 入接口與第四邏輯電平信號輸入接口；并配置用于響應的有效邏輯電平信號。
6. 根據權利要求4所述的邏輯電平信號傳輸裝置，其特征在于： 還包括第一微控制器和第二微控制器； 所述第一微控制器，用于設置發送的第一邏輯電平信號或第二邏輯電平信號由有效邏 輯電平信號恢復為常態邏輯電平信號的恢復時間； 所述第二微控制器，用于設置接收的有效邏輯電平信號的響應間隔時間，第三邏輯電 平信號或第四邏輯電平信號為有效邏輯電平信號； 所述恢復時間被設置為小于或等于所述響應間隔時間。
7. 根據權利要求4所述的邏輯電平信號傳輸裝置，其特征在于： 所述第一組信號輸入輸出接口連接開關，通過所述開關控制發送的第一邏輯電平信號 或第二邏輯電平信號由常態邏輯電平信號變為有效邏輯電平信號。
8. 根據前述權利要求4-7中任一項所述的邏輯電平信號傳輸裝置，其特征在于： 所述邏輯電平信號疊加電路的第一邏輯電平信號輸入端經第一電阻（R11)接電源，經 第二電阻（R12)接地； 所述邏輯電平信號疊加電路的第二邏輯電平信號輸入端經第四電阻（R14)連接第三 電阻（R13)的一端，第三電阻（R13)的另一端接電源； 第一電阻（R11)和第二電阻（R12)的對接端與第三電阻（R13)和第四電阻（R14)的對 接端連接為電平信號疊加電路的疊加信號輸出端。
9. 根據前述權利要求4-7中任一項所述的邏輯電平信號傳輸裝置，其特征在于： 所述邏輯電平信號分離電路的信號輸入端連接所述疊加信號輸出端，所述邏輯電平信 號分離電路具有第一三極管（Q21)、第二三極管（Q22)、第三三極管（Q23); 所述信號輸入端連接第一三極管（Q21)的發射極，第一三極管（Q21)的基極與電源 之間串聯有第五電阻（R21)，第一三極管（Q21)的基極與地之間串聯有第六電阻（R22)，第 一三極管（Q21)的集電極與電源之間串聯有第七電阻（R23)，第一三極管（Q21)的集電極連 接所述第三邏輯電平信號輸入接口； 所述信號輸入端經第八電阻（R24)連接第三三極管（Q23)的基極，所述第八電阻（R24) 的兩端并聯有第一電容（C21)，第三三極管（Q23)的基極經第九電阻（R25)接地；第三三極 管（Q23)的發射極接地；第三三極管（Q23)的集電極連接第二三極管（Q22)的基極，第二三 極管（Q22)的基極經第十電阻（R26)連接所述信號輸入端，第二三極管（Q22)的基極經第 二電容（C22)接地；第二三極管（Q22)的發射極接地；第二三極管（Q22)的集電極經第i^一 電阻（R27)接電源，第二三極管（Q22)的集電極連接所述第四邏輯電平信號輸入接口。
【文檔編號】H03K19/0175GK104104379SQ201410324072
【公開日】2014年10月15日 申請日期:2014年7月8日 優先權日:2014年7月8日
【發明者】陳守和, 劉凌云 申請人:惠州華陽通用電子有限公司