信號調制電路的制作方法
【專利摘要】信號調制電路。提供了一種可以實時修正輸出狀態并且可靠地調制輸入信號以輸出經調制的信號的調制電路。該信號調制電路包括減法器、積分器、斬波電路、分頻器、以及D型觸發器。三角積分調制電路的延遲電路沒有被設置至反饋電路，而是信號在所述D型觸發器中被延遲和量化。所述斬波電路按與時鐘信號同步的定時插入零電平，使得執行脈沖密度調制。
【專利說明】信號調制電路
【技術領域】
[0001]本發明涉及信號調制電路，并且具體地說，涉及用于執行三角積分調制的電路。
【背景技術】
[0002]常規地，三角積分調制(Λ Σ調制)被用于開關放大器等中。三角積分調制器具有減法器、積分器、量化器、以及量化誤差反饋電路。
[0003]圖17例示了三角積分調制電路的基本構造。減法器16計算輸入信號與反饋信號之間的差，而積分器10積分該差信號。積分信號通過量化器14量化并且例如輸出為一位(=雙態)信號。該量化誤差經由延遲裝置12反饋。
[0004]JP2007-312258A公開了一種三角積分調制電路，其包括積分器組、加法器組、量化器、以及脈沖寬度舍入(round-up)電路，并且還公開了將信號轉換成與采樣時鐘同步的一位信號以輸出。另外，JP2007-312258A公開了將D型觸發器用作量化器。JP2012-527187W還公開了一種三角積分調制電路。
[0005]在圖17所示構造中，延遲裝置12被設置至反饋路徑，以使執行噪聲整形。然而，同時，該構造具有反饋路徑中的延遲裝置12不能實時修正輸出狀態的問題，或者在延遲裝置中生成的失真/噪聲分量上未執行噪聲整形并且該失真/噪聲分量被直接輸出的問題。
[0006]而且，當三角積分調制電路被用于一位音頻放大器時，脈沖寬度調制(PWM)和脈沖密度調制(PDM)被用作用于將輸入信號調制成一位數字信號的系統。當使用適于其中輸入信號用脈沖的密度或頻率來表達的情況的PDM時，按預定定時插入零電平，以使保持脈沖寬度，并且輸入信號的電平需要被可靠地調制到該脈沖的頻率。
【發明內容】
[0007]本發明的一個目的是提供這樣一種電路，S卩，其可以實時修正輸出狀態，可以減小延遲裝置中的失真/噪聲分量的影響，并且可以可靠地調制輸入信號以輸出經調制信號。
[0008]本發明提供了一種信號調制電路，所述信號調制電路用于與時鐘信號同步地對輸入信號執行三角積分調制，以輸出經調制的信號，所述信號調制電路包括:減法器，其用于計算所述輸入信號與反饋信號之間的差；積分器，其用于對來自所述減法器的輸出信號積分；零電平插入電路，其用于按與所述時鐘信號同步的定時將零電平插入到通過所述積分器積分的信號中；量化器，其用于延遲從所述零電平插入電路輸出的信號，并且量化經延遲的信號；以及反饋電路，其用于將通過所述量化器量化的信號負性地反饋至所述輸入信號。
[0009]在本發明中，不同于傳統三角積分調制電路，未將延遲電路設置至用于負性地反饋所述量化器的輸出信號的反饋電路，而是在所述積分器與所述量化器之間設置了延遲功能。由此，輸出狀態可以實時修正。將零電平(零電壓)按與時鐘信號同步的定時插入到通過所述積分器積分的信號中，以使可以在輸入信號上可靠地執行脈沖密度調制(PDM)。
[0010]而且，本發明提供了一種信號調制電路，所述信號調制電路用于與時鐘信號同步地對輸入信號執行三角積分調制，以輸出經調制的信號，所述信號調制電路包括:減法器，其用于計算所述輸入信號與反饋信號之間的差；積分器，其用于對來自所述減法器的輸出信號積分；反相電路，其用于將通過所述積分器積分的信號反相；第一偏置電壓施加電路，其用于向通過所述積分器積分的信號施加偏置電壓；第二偏置電壓施加電路，其用于向通過所述反相電路反相的信號施加偏置電壓；第一零電平插入電路，其用于按與所述時鐘信號同步的定時將零電平插入到從所述第一偏置電壓施加電路輸出的信號中；第二零電平插入電路，其用于按與所述時鐘信號同步的定時將零電平插入到從所述第二偏置電壓施加電路輸出的信號中；第一量化器，其用于延遲從所述第一零電平插入電路輸出的信號，并且量化經延遲的信號；第二量化器，其用于延遲從所述第二零電平插入電路輸出的信號，并且量化經延遲的信號；脈沖合成電路，其用于合成從所述第一量化器輸出的信號與從所述第二量化器輸出的信號；以及反饋電路，其用于將通過所述脈沖合成電路合成的信號負性地反饋至所述輸入信號。
[0011]在本發明中，所述積分器、所述第一偏置電壓施加電路、第一零電平插入電路、以及所述第一量化器構成一個處理系統，以生成+1和O的雙態信號。所述積分器、所述反相電路、所述第二偏置電壓施加電路、第二零電平插入電路、以及所述第二量化器構成另一處理系統，以生成-1和O的雙態信號。所述脈沖合成電路合成這些信號以生成+1、0、以及-1的三態信號。所述減法器在要反饋的信號相對于輸入信號具有正相位時被使用。當要反饋的信號具有與輸入信號的相位相反的相位時，可以使用加法器來代替所述減法器。
[0012]在本發明中，所述信號調制電路還包括信號檢測器，所述信號檢測器用于檢測輸入信號，其中，所述第一偏置電壓施加電路和所述第二偏置電壓施加電路在所述信號檢測器檢測到所述輸入信號時施加相對較小的偏置電壓，而在所述信號檢測器未檢測到所述輸入信號時施加相對較大的偏置電壓。
[0013]在本發明另一實施方式中，提供了一種生成電路，其用于生成如下的信號，S卩，該信號用于按包括正電流導通狀態、負電流導通狀態、以及斷開狀態的三重導通狀態，選擇性地驅動連接至單個電源的揚聲器。
[0014]在本發明又一實施方式中，所述揚聲器的一端連接至彼此串聯連接的第一開關和第二開關之間的連接節點，而另一端連接至彼此串聯連接的第三開關和第四開關之間的連接節點，所述第一開關和所述第三開關連接至所述單個電源的正極側，而所述第二開關和所述第四開關連接至所述單個電源的負極側，并且所述生成電路執行以下操作:基于從所述第一量化器輸出的所述信號和從所述第二量化器輸出的所述信號，生成用于接通所述第一開關并且斷開所述第二開關的開關信號，和用于斷開所述第三開關并且接通所述第四開關的開關信號，從而按所述正電流導通狀態來驅動所述揚聲器；生成用于斷開所述第一開關并且接通所述第二開關的開關信號，和用于接通所述第三開關并且斷開所述第四開關的開關信號，從而按所述負電流導通狀態來驅動所述揚聲器；以及生成用于斷開所述第一開關和所述第三開關并且接通所述第二開關和所述第四開關的開關信號，或者生成用于斷開所述第二開關和所述第四開關并且接通所述第一開關和所述第三開關的開關信號，從而關閉所述揚聲器。
[0015]根據本發明又一實施方式，所述零電平插入電路包括:分頻器，其用于對所述時鐘信號進行分頻；以及斬波電路，其根據被所述分頻器分頻后的所述時鐘信號來操作。
[0016]根據本發明又一實施方式，所述量化器由D型觸發器構成。
[0017]根據本發明，可以實時修正輸出狀態，并且可以減小所述延遲裝置中的失真/噪聲分量的影響，而且輸入信號可以被可靠地調制以被輸出。另外，根據本發明，可以生成+1、
O、以及-1的三態信號。而且，根據本發明，連接至所述單個電源的所述揚聲器可以按三態驅動。
【專利附圖】
【附圖說明】
[0018]圖1是根據第一實施方式的構造框圖；
[0019]圖2是根據第一實施方式的電路構造圖；
[0020]圖3是根據第一實施方式的定時圖；
[0021]圖4是根據第一實施方式的定時圖；
[0022]圖5A至5F是示意性地例示常規情況下和在第一實施方式中產生的失真的圖；
[0023]圖6是根據第二實施方式的構造框圖；
[0024]圖7A至7C是根據第二實施方式的定時圖；
[0025]圖8A和8B是例示根據第二實施方式的波形的說明圖；
[0026]圖9A和9B是例示根據第二實施方式的偏壓生成電路的構造圖；
[0027]圖10是根據第三實施方式的構造框圖；
[0028]圖11是根據第三實施方式的電路構造圖；
[0029]圖12A至12D是根據第三實施方式的定時圖；
[0030]圖13是根據第四實施方式的構造框圖；
[0031]圖14是三態波形的說明圖；
[0032]圖15A至I?是皆例示根據第四實施方式的揚聲器驅動狀態的說明圖；
[0033]圖16是根據第四實施方式的電路構造圖；
[0034]圖17是常規技術的構造框圖；以及
[0035]圖18是根據又一實施方式的電路構造圖。
【具體實施方式】
[0036]下面，參照附圖，對本發明的實施方式進行描述。
[0037]<第一實施方式>
[0038]圖1例示了根據第一實施方式的信號調制電路的基本構造。根據該實施方式的信號調制電路針對輸入信號執行三角積分調制，并且包括:減法器16、積分器10、延遲裝置
12、以及量化器14。
[0039]圖1所示電路與圖17所示電路相比較。在根據該實施方式的電路中，延遲裝置12未存在于反饋路徑上，而是設置在量化器14的前級處，即，積分器10與量化器14之間。因此，在根據該實施方式的電路中，可以實時修正輸出狀態。
[0040]根據該實施方式的延遲裝置12具有不僅用于延遲輸入信號而且將零電平插入到輸入信號中的功能，而且這實現了更加可靠的脈沖密度調制。使用用于將零電平插入到輸入信號中的任何電路，但其例如可以通過一端接地的斬波電路來構造。而且，延遲功能和量化功能可以通過D型觸發器來構造。而且，減法器16被用于其中要反饋的信號相對于輸入信號具有正相位的情況。對于其中要反饋的信號具有與輸入信號的相位相反的相位的情況來說，可以使用加法器來代替減法器16。
[0041]圖2例示了根據該實施方式的具體電路構造。該電路包括:構成積分器的放大器
20、斬波電路22、1/2分頻器24、D型觸發器26、以及反相器28。
[0042]斬波電路22通過開關構造，該開關的一端連接至放大器20的輸出端而另一端接地。該開關的切換根據來自1/2分頻器24的輸出信號控制。來自斬波電路22的輸出信號被提供給D型觸發器26的D端子。
[0043]該1/2分頻器24是用于接收時鐘信號并且將該時鐘信號的頻率分頻成1/2的電路。該1/2分頻器24將時鐘信號的頻率分頻并且控制斬波電路22的開關。因此，斬波電路22的開關按時鐘信號的兩倍長的周期接通/斷開。在該開關接通時的定時，放大器20的輸出端因其經由開關接地而處于零電平。因此，斬波電路22充任用于將零電平插入到D型觸發器26的輸入信號中的電路。
[0044]將作為來自放大器20的輸出信號并且如上所述在斬波電路22中與時鐘信號同步地插入了零電平的信號提供給D型觸發器26的D端子。而且，通過反相器28反相的時鐘信號被提供給D型觸發器26的時鐘端子。D型觸發器26在輸入時鐘信號的上升沿輸出信號。因此，在這個實施方式中，該信號在反相的時鐘信號的上升沿輸出。
[0045]圖3是圖2中的電路的定時圖。圖3是針對其中輸入正信號的情況的定時圖。圖3從頂部起例示了時鐘信號(CLK)的波形(3A)、該時鐘信號的1/2分頻信號的波形(3B)、該時鐘信號的反相信號的波形(3C)、要被提供給D型觸發器26的D端子的信號的波形(3D)、以及要從D型觸發器26的Q輸出端子輸出的信號的波形(3E)。
[0046]因為斬波電路22按該時鐘信號的1/2分頻信號的定時接通，所以要提供給D型觸發器26的D端子的信號與該時鐘信號的1/2分頻信號同步，以使處于零電平。該信號與該時鐘信號的反相信號同步，并且延遲至該時鐘信號的反相信號的上升沿的定時以輸出。按上述方式，圖2中的電路針對輸入信號執行積分、插入零電平、延遲、以及量化。即，斬波電路22和D型觸發器26實現零電平、延遲、以及量化，以使在不將延遲裝置插入到反饋路徑中的情況下實現噪聲整形。而且，一旦處于該時鐘信號的定時，斬波電路22總是輸出該零電平。
[0047]圖4是例示圖2中的電路的另一定時圖。圖4是其中輸入負信號的情況下的定時圖。圖4從頂部起例示了時鐘信號(CLK)的波形(4A)、該時鐘信號的1/2分頻信號的波形(4B)、該時鐘信號的反相信號的波形(4C)、要被提供給D型觸發器26的D端子的信號的波形(4D)、以及要從D型觸發器26的Q輸出端子輸出的信號的波形(4E)。要被提供給D型觸發器26的D端子的信號保持在零電平，而且輸出信號也保持在零電平。
[0048]在這個實施方式中，因為斬波電路22插入了零電平，所以不順序地輸出1，作為從構成積分器的放大器20輸出并且提供給D型觸發器26的信號。由此,抑制了三態信號輸出的情況下的信號失真。
[0049]圖5A至5F是示意性地例示在其中信號寬度如在常規技術中持續的情況和其中信號寬度在該實施方式通過插入零電平而變得恒定的情況下按不同信號電平產生的失真的圖。
[0050]構成積分器的放大器20中的積分是輸入信號V與時間t相乘，并且面積(area)V.t決定信號質量。當針對連接信號的情況，在信號電平I時的除了邊緣以外的其它面積用Vt指示而邊緣部分的面積用Vt/ΙΟΟΟ指示時，積分值如圖5A、5B、以及5C所示，
[0051]信號電平I 為:Vt+0.002Vt = 1.002Vt,
[0052]信號電平10 為:10Vt+0.002Vt = 10.002Vt,以及
[0053]信號電平100 為:100Vt+0.002Vt = 100.002Vt。
[0054]另一方面，當信號寬度如在該實施方式中恒定時，該積分值如圖?、5Ε、以及5F所示，
[0055]信號電平I 為:Vt+0.002Vt = 1.002Vt,
[0056]信號電平10 為:(Vt+0.002Vt) X 10 = 10.02Vt,以及
[0057]信號電平100 為:(Vt+0.002Vt) X 100 = 100.20Vt。
[0058]如果該信號按這種方式連接，則邊緣面積與信號電平的比率波動為非線性形狀，而如果幅度恒定，則邊緣面積與信號電平的比率不波動，并由此保持線性。
[0059]<第二實施方式>
[0060]近年來便攜式裝置的擴散和針對節能的要求需要進一步提升D類放大器的效率。因為一般D類放大器利用具有正電壓和負電壓的兩個信號的平均值來表達電平，所以至于作為零電平的無信號狀態，正電壓和負電壓按50 %的占空比表達。即，對于D類放大器按雙態信號實現的情況來說，在無信號時間也出現切換交叉(switching cross),并由此需要改進切換交叉。然而，雙態信號難以生成其中切換在無信號狀態不被執行的狀態。
[0061]因此，第二實施方式描述了這樣一種構造，其中，在使用第一實施方式中的構造的同時，生成三態PDM信號+1、0、以及-1，以使生成其中切換在無信號時間不被執行的狀態。
[0062]圖6例示了根據該實施方式的電路構造。根據該實施方式的電路包括:減法器16、積分器20、偏壓生成電路30、斬波電路22、以及D型觸發器(DFF) 26，并且還包括:反相電路21、偏壓生成電路31、斬波電路23、D型觸發器(DFF) 27、以及脈沖合成電路32。
[0063]減法器16、積分器20、斬波電路22、以及D型觸發器26具有和第一實施方式中的構造相同的構造。積分器20執行積分，斬波電路22與時鐘信號同步地插入零電平(零電壓)，執行延遲和量化，以生成并輸出一位數字信號。
[0064]偏壓生成電路30設置在積分器20與斬波電路22之間，并且調節以增加從積分器20輸出的信號的電平。
[0065]反相電路21是用于反轉從積分器20輸出的信號的相位的電路，并且將反相信號輸出至偏壓生成電路31。
[0066]偏壓生成電路31與偏壓生成電路30類似地調節以增加反相信號的電平，以將該信號輸出至斬波電路23。偏壓生成電路31中的偏壓量等于偏壓生成電路30中的偏壓量。
[0067]與斬波電路22和D型觸發器26類似地，斬波電路23和D型觸發器27與輸入信號的時鐘同步地插入零電平(零電壓)，并且執行延遲，以生成并輸出一位數字信號。
[0068]脈沖合成電路32合成來自D型觸發器26的一位數字信號與來自D型觸發器27的一位數字信號，以輸出合成信號。因為D型觸發器26將輸入信號轉換成一位數字信號，以輸出所轉換信號，所以該信號是+1和O的雙態信號。另一方面，因為D型觸發器27將通過由反相電路21反相輸入信號而獲取的反相信號轉換成一位數字信號，以輸出該信號，所以該信號是-1和O的雙態信號。脈沖合成電路32合成這兩個雙態信號，并且生成+1、0、以及-1的三態PDM信號，以輸出該信號。來自脈沖合成電路32的輸出信號被反饋給減法器
16。
[0069]圖7Α至7C例示了脈沖合成電路32中的脈沖合成。圖7A例示了 D型觸發器26的輸出信號波形，而圖7B例示了 D型觸發器27的輸出信號波形。圖7C例示了通過在脈沖合成電路32中的合成而獲取的輸出信號波形。兩個一位數字信號被合成，使得輸出+1、0、以及-1的三態信號。可以合成兩個一位數字信號的任何電路構造都可以被用作脈沖合成電路32。作為一個示例，該電路可以被構造成包括開關組，該開關組具有第一電位、第二電位、以及作為第一電位與第二電位之間的中點并且是基準電壓的第三電位，并且該開關組的輸出被固定至第一電位、第二電位、以及第三電位，而且該開關組的通/斷根據來自D型觸發器26的輸出信號和來自D型觸發器27的輸出信號控制，使得選擇性地輸出第一電位、第二電位、以及第三電位中的任一個。
[0070]圖8A和8B例示了輸入信號波形和來自脈沖合成電路32的輸出信號波形。圖8A例示了輸入信號波形，而圖8B例示了輸出信號波形。當生成具有+信號波形和-信號波形的信號時，該信號被轉換成具有+1和-1的脈沖，并且它們的電平用脈沖密度表達。在無信號時間，如圖SB中所示，+1脈沖和-1脈沖都不生成，并且不執行切換。如果未設置偏壓生成電路30和偏壓生成電路31，則該切換因無信號狀態的電平不一定為零電平(零電壓)而偶而地被執行。然而，偏壓生成電路30和偏壓生成電路31施加偏置電壓并且將無信號狀態的電平調節成零電平，使得其中該切換不隨著零電平(零電壓)而被執行的狀態可以在無信號狀態下可靠地實現。
[0071]圖9A和9B例示了根據該實施方式的偏壓生成電路30的電路構造的示例。圖9A例示了其中由電阻器Rl和R2構造的偏壓生成電路30設置在積分器20與斬波電路22之間的示例。圖9B例示了其中由電阻器Rl和電容器Cl構造的偏壓生成電路30設置在積分器20與斬波電路22之間的示例。在圖9A中，在無信號時間通過電阻器Rl和電阻器R2確定的電壓電平被提供給D型觸發器26。在圖9B中，在無信號時間通過電阻器Rl和電容器Cl確定的電壓電平被提供給D型觸發器26。不用說，這些電路構造是示例，并因此可以使用其它構造。偏壓生成電路31可以具有和偏壓生成電路30的電路構造相似的電路構造。
[0072]在這個實施方式中，偏壓生成電路30和31施加偏置電壓，以防止在三態I3DDM信號的零電平執行切換。然而，該電路可以被構造成，使得當因未切換而在零電平附近生成信號失真時，調節要施加的偏壓電平，在零電平附近允許輕微切換(slight switching),并由此抑制信號失真。其中將偏置電壓施加至信號以便抑制信號失真的構造如在例如JP5033244B2等中描述地是公知的。然而，在這個實施方式中，基于生成三態PDM信號的假定，將偏壓生成電路30和31設置在斬波電路22和23的前級，由此，應注意到，該點基本上不同于公知的偏壓應用。
[0073]而且，用于在執行三角積分調制時生成+1、0、以及-1的三態信號作為切換信號以使生成PDM信號的數字開關放大器例如在JP H10-233634A中進行了描述，并由此是公知的。然而，應注意到，其中與時鐘定時同步地插入零電平的電路構造未被描述，而且還認為量化器生成+1、0、以及-1的三態信號，并由此，與該實施方式不同，三態PDM信號未通過D型觸發器26和27中的延遲和量化來生成。
[0074]<第三實施方式>
[0075]在第二實施方式中，+1、0、以及-1的三態PDM信號被生成以輸出，而且偏壓生成電路30和偏壓生成電路31施加偏置電壓以使抑制無信號狀態下的切換。然而，因為偏置電壓不僅在無信號時間而且還在信號生成時間被施加，所以可能出現失真。
[0076]因此，第三實施方式描述了一種電路構造，其中，抑制無信號時間的切換，并且可以減小信號生成時間的失真。
[0077]圖10例示了根據該實施方式的電路構造。除了圖6所示電路構造以外，還設置有信號檢測器34。在圖10中，考慮到偏壓生成電路30與偏壓生成電路31之間的構造的匹配，該構造針對這兩個電路進行了例示。
[0078]信號檢測器34檢測輸入信號存不存在，并且將所檢測信號輸出至偏壓生成電路30和31。偏壓生成電路30和31基于來自信號檢測器34的檢測到的信號而控制偏置電壓。即，進行控制，以使在未檢測到輸入信號的無信號時間施加相對較大的偏置電壓，而在檢測到脈沖的信號生成時間施加相對較小偏置電壓。
[0079]圖11例示了根據該實施方式的偏壓生成電路30的電路構造的示例。偏壓生成電路30由電阻器Rl、R2、以及R3、和開關SI構造。電阻器Rl連接至積分器20的輸出端，并且電阻器R2和R3的一端連接在電阻器Rl和斬波電路22之間。電阻器R2的另一端經由開關SI接地，而且電阻器R3的另一端接地。開關SI基于來自信號檢測器34的檢測信號被控制為通/斷。在檢測到輸入信號時，開關SI斷開，而在未檢測到輸入信號時，開關SI接通。因此，在未檢測到輸入信號的無信號時間施加被電阻器Rl、R2、以及R3分壓的相對較大偏置電壓，而在檢測到輸入信號的信號生成時間施加被電阻器Rl和R3分壓的相對較小偏置電壓。
[0080]圖12A至12D例示了根據該實施方式的定時圖。圖12A例示了積分器20的輸出信號波形，而圖12B例示了偏壓生成電路30的輸出信號波形。而且，圖12C例示了輸入信號波形，而圖12D例示了輸入信號檢測器34的輸出信號波形。
[0081]當存在輸入信號時，輸入信號檢測器34的檢測信號為“O” (檢測)，并且施加較小偏置電壓。另一方面，當不存在輸入信號并且時間t持續達預定長度時，輸入信號檢測器34的檢測信號為“I”(未檢測到)，并且施加較大偏置電壓。在圖12B中，當輸入信號不存在的時間持續時，偏置電壓的量值在其中輸入信號檢測器34的檢測信號從“O”轉變至“I”的定時，如箭頭所示改變。
[0082]按這種方式，偏置電壓根據信號的存在和不存在而改變，以使可以抑制無信號時間的切換，并且可以有效地抑制在生成信號時的信號失真。
[0083]〈第四實施方式〉
[0084]在上述實施方式中，+1、0、以及-1的三態信號(三態脈沖密度調制信號)被生成以輸出，但為了利用三態脈沖密度調制信號獲取高輸出，必須通過比調制器電源Vdd高的電壓VB來驅動揚聲器。當揚聲器按三態脈沖密度調制信號驅動時，必要的是，不僅提供高電壓VB，而且設置中點電源(VB/2)和中點電壓保持電路，并由此增加了電路規模。
[0085]因此，第四實施方式描述了這樣一種電路構造，其中，針對單電源三態揚聲器驅動電路最佳的信號根據三態脈沖密度調制信號生成。
[0086]圖13例示了根據該實施方式的電路構造。基本構造與圖6所示電路構造相似，并且將單值三態波形生成電路40、驅動器電路42、以及揚聲器44設置在D型觸發器26和27以及脈沖合成電路32的后級。
[0087]單值三態波形生成電路40是用于將三態脈沖密度調制信號轉換成單值三態波形信號的電路，以便將通過D型觸發器26和27以及脈沖合成電路32生成的三態脈沖密度調制信號提供給作為單電源三態揚聲器驅動電路的驅動器42。這里，“單值三態(single-valued ternary) ”意指實現三種驅動狀態,包括利用正電流驅動的狀態(正導通)、利用負電流驅動的狀態(負導通)、以及針對要通過單電源驅動的揚聲器的斷開狀態。該正電流和負電流意指在揚聲器44中流動的電流的方向彼此相反。
[0088]圖14和圖15A至I?例示了通過單電源驅動揚聲器的原理。圖14例示了三態波形，并且三個值+1、0、以及-1涉及包括正導通(+0N)狀態、斷開(OFF)狀態、以及負導通(-0N)狀態的三種狀態。圖15A至15D例示了揚聲器44在這三種狀態下的導通狀態，而且圖15A、15B、15C、以及MD分別對應于正導通狀態、負導通狀態、斷開狀態、以及斷開狀態。
[0089]在圖15A中，在正導通狀態下，在四個開關Sll至S14中，開關Sll和S14接通而開關S12和S13斷開，并且電流按電源、開關S11、揚聲器44、以及開關S14的次序流動，以使驅動揚聲器44。而且，在圖15B中，在負導通狀態下，在四個開關Sll至S14中，開關S13和S12接通而開關Sll和S14斷開，并且電流按電源、開關S13、揚聲器44、以及開關S12的次序流動，以使驅動揚聲器44。而且，在圖15C中，在斷開狀態下，在四個開關Sll至S14中，開關Sll和S13斷開而開關S12和S14接通，并且揚聲器44的兩端具有相同電位。由此，電流不流動并且不驅動揚聲器44。而且在圖15D中，在斷開狀態下，在四個開關Sll至S14中，開關S12和S14斷開而開關Sll和S13接通，并且揚聲器44的兩端具有相同電位。由此，電流不流動并且不驅動揚聲器44。在圖15C和圖15D中，因為揚聲器44的兩端具有相同電位，所以電流不流動并且不驅動揚聲器44。由此，該狀態可以被說成是因短路而造成的斷開狀態。不用說，除了上述以外，全部四個開關Sll至S14斷開，以使可以獲取其中揚聲器44被不驅動的狀態。
[0090]圖16例示了單值三態波形生成電路40的電路構造。圖16還例示了驅動器42的電路構造。
[0091]單值三態波形生成電路40包括四個NOT門40a至40d。NOT門40a至40d從該圖的頂部起分別被稱為G11、G12、G13、以及G14。即，NOT門40a是Gll，NOT門40b是G12，N0T門40c是G13，而NOT門40d是G14。來自構成脈沖合成電路32的NOR門33a的輸出信號被提供給門Gll和G12，而來自構成脈沖合成電路32的NOR門33b的輸出信號被提供給門G13和G14。門Gll至G14反轉輸入信號，并將輸出信號提供給驅動器42。NOR門33a針對來自D型觸發器26的反相輸出端子(Q條)的信號和來自D型觸發器27的輸出端子(Q)的信號執行邏輯運算，而NOR門33b針對來自D型觸發器26的輸出端子(Q)的信號和來自D型觸發器27的反相輸出端子(Q條)的信號執行邏輯運算。接著，輸出經運算后的信號。
[0092]驅動器42包括:電平移位電路42al和42a2、門驅動電路42bl至42b4，以及開關FET42cl至42c4。四個開關FET42cl至42c4分別對應于圖15中的四個開關Sll至S14。開關FET42cl和FET42c3是P溝道FET，而開關FET42c2和FET42c4是N溝道FET。
[0093]揚聲器44的一端連接至彼此串聯連接的開關FET42cl與開關FET42c2之間的連接節點，而另一端連接至彼此串聯連接的開關FET42c3與開關FET42c4之間的連接節點。開關FET42cl和開關FET42c3連接至單個電源的正極側，而開關FET42c2和開關FET42c4連接至單個電源的負極側。因此，當開關FET42cl接通，開關FET42c2斷開，開關FET42c3斷開，開關FET42c4接通時，電流按開關FET42cl、揚聲器44，以及開關FET42c4的次序流動，以使獲取正電流導通狀態。而且，當開關FET42cl斷開而開關FET42c2接通時，并且當開關FET42c3接通而開關FET42c4斷開時，電流按開關FET42c3、揚聲器44，以及開關FET42c2的次序流動，以使獲取負電流導通狀態。而且，當開關FET42cl和FET42c3斷開，開關FET42c2和FET42c4接通時，電流未在揚聲器44中流動，以使獲取斷開狀態。
[0094]來自單值三態波形生成電路40的四個邏輯門Gll至G14的輸出信號被提供給門驅動電路42bl至42b4，以便分別驅動四個開關FET42cl至42c4。即，來自門Gll的輸出信號被經由電平移位電路42al提供給門驅動電路42bl，以驅動開關FET42cl。來自門G12的輸出信號被提供給門驅動電路42b2，以驅動開關FET42c2。來自門G14的輸出信號經由電平移位電路42a2提供給門驅動電路42b3，以驅動開關FET42c3。來自門G13的輸出信號被提供給門驅動電路42b4，以驅動開關FET42c4。
[0095]當來自NOR門33b和33a的輸出分別為“ I ”和“O”時，來自門Gll和G12的輸出是通過反轉“ I ”而獲取的“0”，而來自門G13和G14的輸出是通過反轉“O”而獲取的“ I ”。結果，開關FET42cl接通，開關FET42c2斷開，開關FET42c3斷開，而開關FET42c4接通，從而電流按開關FET42cl、揚聲器44、以及開關FET42c4的次序流動(+ON狀態)。
[0096]當來自NOR門33b和33a的輸出分別為“O”和“ I ”時，來自門Gll和G12的輸出是通過反轉“O”而獲取的“ I ”，而來自門G13和G14的輸出是通過反轉“ I ”而獲取的“O”。結果，開關FET42cl斷開，開關FET42c2接通，開關FET42c3接通，而開關FET42c4斷開，從而電流按開關FET42c3、揚聲器44、以及開關FET42c2的次序流動(-0N狀態)。
[0097]當來自NOR門33b和33a的輸出為“I”時，來自門Gll至G14的輸出是通過反轉“I”而獲取的“O”。結果，開關FET42cl接通，開關FET42c2斷開，開關FET42c3接通，而開關FET42c4斷開，使得電流未在揚聲器44中流動(OFF狀態)。
[0098]而且，當來自NOR門33b和33a的輸出為“O”時，來自門Gll至G14的輸出是通過反轉“O”而獲取的“ I ”。結果，開關FET42cl斷開，開關FET42c2接通，開關FET42c3斷開，而開關FET42c4接通，使得電流未在揚聲器44中流動(OFF狀態)。
[0099]如上所述，單值三態波形生成電路40生成用于基于三態脈沖密度調制信號而驅動單電源三態揚聲器的信號，以使揚聲器44可以在不需要增加電路規模的情況下被驅動。
[0100]其中連接至單個電源的揚聲器按三種狀態(即，正導通狀態、負導通狀態、以及斷開狀態)驅動的構造在JPH6-504658W中進行了描述，并且是公知的。不同于該實施方式，該構造基于PWM信號，但不是基于PDM信號。因此，應注意到，未公開用于利用來自D型觸發器26和27的PDM信號來生成單值三態信號的生成電路40，而且不用說，未公開用于對來自D型觸發器26和27的四個輸出信號執行邏輯運算的四個邏輯門的組合。
[0101]在這個實施方式中，斬波電路22和23按與時鐘信號同步的定時插入零電平，但該零電平可以在不利用斬波電路22和23的情況下在D型觸發器(DFF) 26和27中插入，并且可以執行延遲和量化。
[0102]圖18例示了在這種情況下的電路構造。圖18中的電路構造與圖6所示電路基本相似，但不包括斬波電路22和23，而是包括代替DFF26和27的DFF26A和27A。DFF26A和27A除了 DFF26和27的構造以外還具有復位端子，并且在將信號提供給該復位端子時，復位，即，輸出零電平。如圖2所示，在這個實施方式中，經由反相器28將時鐘信號CLK提供給DFF26 (和DFF27)的時鐘端子，但該時鐘信號被同時提供給DFF26A和27A的復位端子。因此，DFF26A和27A與時鐘信號同步地插入零電平，并且同時延遲來自偏壓生成電路30和31的信號，以輸出經延遲后的信號作為一位數字信號。與圖6的電路構造的情況類似，脈沖合成電路32合成來自DFF26A的一位數字信號與來自DFF27A的一位數字信號，以輸出合成信號。
【權利要求】
1.一種信號調制電路，所述信號調制電路用于與時鐘信號同步地對輸入信號執行三角積分調制，以輸出經調制的信號，所述信號調制電路包括: 減法器，其用于計算所述輸入信號與反饋信號之間的差； 積分器，其用于對來自所述減法器的輸出信號進行積分； 零電平插入電路，其用于按與所述時鐘信號同步的定時將零電平插入到通過所述積分器積分后的信號中； 量化器，其用于延遲從所述零電平插入電路輸出的信號，并且量化經延遲的信號；以及 反饋電路，其用于將通過所述量化器量化后的信號反饋至所述輸入信號。
2.一種信號調制電路，所述信號調制電路用于與時鐘信號同步地對輸入信號執行三角積分調制，以輸出經調制的信號，所述信號調制電路包括: 減法器，其用于計算所述輸入信號與反饋信號之間的差； 積分器，其用于對來自所述減法器的輸出信號進行積分； 反相電路，其用于將通過所述積分器積分后的信號反相； 第一偏置電壓施加電路，其用于向通過所述積分器積分后的信號施加偏置電壓； 第二偏置電壓施加電路，其用于向通過所述反相電路反相后的信號施加偏置電壓；第一零電平插入電路，其用于按與所述時鐘信號同步的定時將零電平插入到從所述第一偏置電壓施加電路輸出的信號中； 第二零電平插入電路，其用于按與所述時鐘信號同步的定時將零電平插入到從所述第二偏置電壓施加電路輸出的信號中； 第一量化器，其用于延遲從所述第一零電平插入電路輸出的信號，并且量化經延遲的信號; 第二量化器，其用于延遲從所述第二零電平插入電路輸出的信號，并且量化經延遲的信號; 脈沖合成電路，其用于合成從所述第一量化器輸出的信號與從所述第二量化器輸出的信號；以及 反饋電路，其用于將通過所述脈沖合成電路合成的信號反饋至所述輸入信號。
3.根據權利要求2所述的信號調制電路，所述信號調制電路還包括信號檢測器，所述信號檢測器用于檢測輸入信號， 其中，所述第一偏置電壓施加電路和所述第二偏置電壓施加電路在所述信號檢測器檢測到所述輸入信號時施加相對較小的偏置電壓，而在所述信號檢測器未檢測到所述輸入信號時施加相對較大的偏置電壓。
4.根據權利要求2或3所述的信號調制電路，所述信號調制電路還包括: 生成電路，其用于生成如下的信號，即，該信號用于按包括正電流導通狀態、負電流導通狀態、以及斷開狀態的三重導通狀態，選擇性地驅動連接至單個電源的揚聲器。
5.根據權利要求4所述的信號調制電路，其中， 所述揚聲器的一端連接至彼此串聯連接的第一開關和第二開關之間的連接節點，而另一端連接至彼此串聯連接的第三開關和第四開關之間的連接節點，所述第一開關和所述第三開關連接至所述單個電源的正極側，而所述第二開關和所述第四開關連接至所述單個電源的負極側，并且 所述生成電路執行以下操作:基于從所述第一量化器輸出的信號和從所述第二量化器輸出的信號，生成用于接通所述第一開關并且斷開所述第二開關的開關信號，和用于斷開所述第三開關并且接通所述第四開關的開關信號，從而按所述正電流導通狀態來驅動所述揚聲器；生成用于斷開所述第一開關并且接通所述第二開關的開關信號，和用于接通所述第三開關并且斷開所述第四開關的開關信號，從而按所述負電流導通狀態來驅動所述揚聲器；以及生成用于斷開所述第一開關和所述第三開關并且接通所述第二開關和所述第四開關的開關信號，或者生成用于斷開所述第二開關和所述第四開關并且接通所述第一開關和所述第三開關的開關信號，從而關閉所述揚聲器。
6.根據權利要求1至5中的任一項所述的信號調制電路，其中， 所述零電平插入電路包括: 分頻器，其用于對所述時鐘信號進行分頻；以及 斬波電路，其根據被所述分頻器分頻后的所述時鐘信號來操作。
7.根據權利要求1至6中的任一項所述的信號調制電路，其中， 所述量化器由D型觸發器構成。
8.根據權利要求1至5中的任一項所述的信號調制電路，其中， 所述零電平插入電路和所述量化器由D型觸發器構成，并且所述時鐘信號被提供給所述D型觸發器的復位端子。
【文檔編號】H03M3/02GK104242945SQ201410257848
【公開日】2014年12月24日 申請日期:2014年6月11日 優先權日:2013年6月11日
【發明者】中西芳德, 川口剛, 關谷守 申請人:安橋株式會社