可配置的寬調諧范圍振蕩器核心的制作方法

可配置的寬調諧范圍振蕩器核心的制作方法
【專利摘要】本申請涉及可配置的寬調諧范圍振蕩器核心。一種振蕩器包括諧振器、第一和第二p型晶體管，以及第一和第二n型晶體管。所述諧振器具有第一端子和第二端子。所述第一p型晶體管可切換地連接到所述第一端子，而所述第二p型晶體管可切換地連接到所述第二端子。所述第一n型晶體管的第一漏極和所述第二n型晶體管的第二漏極分別電連接到所述第一端子和所述第二端子。所述振蕩器能夠在僅NMOS模式下和在CMOS模式下操作。
【專利說明】可配置的寬調諧范圍振蕩器核心
[0001]分案申請的相關信息
[0002]本案是分案申請。該分案的母案是申請日為2010年6月17日、申請號為201080026846.2、發明名稱為“可配置的寬調諧范圍振蕩器核心”的發明專利申請案。
【技術領域】
[0003]本發明大體上涉及振蕩器，且更特定來說，涉及可配置的寬調諧范圍振蕩器。
【背景技術】
[0004]振蕩器可用于多種通信系統中，包括射頻(RF)系統和其它無線通信系統。在所述多種通信系統內，振蕩器可用于發射器電路和接收器電路中。兩種常見類型的振蕩器為壓控振蕩器(VCO)和數控振蕩器(DCO)。
[0005]與無線通信系統有關的演進技術和產業標準已導致對更靈活且更有效率的振蕩器的需要。所述標準導致針對相位噪聲和振蕩器振幅的不同要求。需要可高度配置的振蕩器以優化依照所述標準操作的無線通信系統的性能。效率考慮因素包括最小化振蕩器電流消耗，以便增加通話時間，和覆蓋多個頻帶的靈活性。
[0006]過去對這些可配置的振蕩器的嘗試包括:(a)提供多個振蕩器，其中每一振蕩器覆蓋整個頻率范圍的小部分，且其中每一振蕩器在功率和相位噪聲方面針對特定標準得以優化；(b)提供與多個區段組合的單一振蕩器且混合以產生頻率陣列；(c)提供基于變壓器的振蕩器，例如，如2008年9月9日頒予拜危拉克(Bevilacqua)等人且標題為“用于產生振蕩器信號的振蕩器和方法(Oscillator and Method for Generating an OscillatorSignal) ”的第7，423，495號美國專利中所論述，所述專利的全文以引用的方式并入本文中；以及(d)提供接入一個LC振蕩回路和從所述LC振蕩回路切斷以覆蓋寬調諧范圍的具有不同尺寸的多個有效核心，如D.霍斯皮(D.Hauspie)等人在“具有頻帶、有效核心和變抗器大小的同時切換的寬帶VCO(Wideband VCO with simultaneous switching offrequency band, active core and varactor size)，，(IEEE 固態電路期刊，2007 年 7 月第7期第42卷)中所論述，所述文獻的全文以引用的方式并入本文中。
[0007]提供每一振蕩器覆蓋整個頻率范圍的小部分的多個振蕩器歸因于使用許多電感器而可能需要專用于振蕩器系統的大區域。舉例來說，針對每一振蕩器可能需要至少一個電感器。
[0008]提供與多個區段組合的單一振蕩器且混合以產生頻率陣列可能導致過度功率消耗且導致在功率和相位噪聲方面的編程靈活性減少。另外，可能歸因于多級混合而存在不合意的雜散信號。
[0009]提供基于變壓器的振蕩器可能需要可能難以實現的具有大磁耦合(k因子)的變壓器，且芯片上實施方案通常導致較低Q。
[0010]提供接入一個LC振蕩回路和從所述LC振蕩回路切斷以覆蓋寬調諧范圍的具有不同尺寸的多個有效核心可能會在接入其它組件時導致在頻率調諧范圍的下端處的電流消耗增加。
[0011]雖然已嘗試各種技術以更有效率地滿足針對相位噪聲和振蕩器振幅的不同要求，但已知技術并不提供用于可配置的寬調諧范圍振蕩器的最佳解決方案且可能包括不合意限制。需要較佳技術以更有效率地滿足針對無線通信系統中相位噪聲和振蕩器振幅的不同要求。

【發明內容】

[0012]本文中揭示一種新式且改進的可配置的寬調諧范圍振蕩器。
[0013]根據一方面，一種設備包括:諧振器，其具有第一端子和第二端子；第一 P型晶體管，其具有第一源極、第一柵極和第一漏極，所述第一柵極電連接到所述第二端子，且所述第一漏極經由第一開關而電連接到所述第一端子；第二 P型晶體管，其具有第二源極、第二柵極和第二漏極，所述第二源極電連接到所述第一源極，所述第二柵極電連接到所述第一端子，且所述第二漏極經由第二開關而電連接到所述第二端子；第一 η型晶體管，其具有第三源極、第三柵極和第三漏極，所述第三柵極電連接到所述第二端子，所述第三漏極經由不包括開關的第一連接而電連接到所述第一端子；以及第二 η型晶體管，其具有第四源極、第四柵極和第四漏極，所述第四柵極連接到所述第一端子，所述第四漏極經由不包括開關的第二連接而電連接到所述第二端子，且所述第四源極電連接到所述第三源極。
[0014]根據另一方面，一種設備包括:諧振器，其具有第一端子和第二端子；第一 P型晶體管，其具有第一源極、第一柵極和第一漏極，所述第一柵極電連接到所述第二端子，且所述第一漏極電連接到所述第一端子；第二 P型晶體管，其具有第二源極、第二柵極和第二漏極，所述第二源極電連接到所述第一源極，所述第二柵極電連接到所述第一端子，且所述第二漏極電連接到所述第二端子；第一 η型晶體管，其具有第三源極、第三柵極和第三漏極，所述第三柵極電連接到所述第二端子，所述第三漏極經由第一開關而電連接到所述第一端子；以及第二 η型晶體管，其具有第四源極、第四柵極和第四漏極，所述第四柵極電連接到所述第一端子，所述第四漏極經由第二開關而電連接到所述第二端子，且所述第四源極電連接到所述第三源極，其中所述第四源極和所述第三源極經由第三開關而電連接到接地。
[0015]根據另一方面，一種操作具有諧振器的振蕩器的方法包含:當要求所述振蕩器產生在較高范圍內的頻率時，在兩個P型晶體管無效且兩個η型晶體管有效的情況下操作所述振蕩器；以及當要求所述振蕩器產生在較低范圍內的頻率時，在所述兩個P型晶體管有效且所述兩個η型晶體管有效的情況下操作所述振蕩器，其中所述兩個P型晶體管中的第一者具有第一漏極，且所述兩個P型晶體管中的第二者具有第二漏極，且當所述第一 P型晶體管無效時，使所述第一漏極從所述諧振器的第一端子斷開，且當所述第二 P型晶體管無效時，使所述第二漏極從所述諧振器的第二端子斷開。
[0016]根據一另外方面，一種設備包含:用于當要求振蕩器產生在較低頻率范圍內的頻率時操作兩個η型晶體管和兩個P型晶體管以作為所述振蕩器中的有效組件的裝置；用于當要求所述振蕩器產生在較高頻率范圍內的頻率時操作所述兩個η型晶體管作為有效組件而使所述P型晶體管從所述振蕩器的諧振器斷開的裝置；以及用于當要求所述振蕩器最小化相位噪聲同時產生在所述較低頻率范圍內的頻率時操作所述兩個η型晶體管作為有效組件而使所述P型晶體管從所述諧振器斷開的裝置。[0017]在審查以下圖式和【具體實施方式】后，本文中所揭示的用于更有效率地滿足針對相位噪聲和振蕩器振幅的不同要求的改進技術的其它系統、方法、方面、特征、實施例和優勢對于所屬領域的技術人員將顯而易見或將變得顯而易見。期望所有這些額外系統、方法、方面、特征、實施例和優勢包括于此描述內，且在所附權利要求書的范圍內。
【專利附圖】

【附圖說明】
[0018]應理解，圖式僅出于說明的目的。此外，各圖中的組件未必按比例，而是著重于說明本文中所揭示的設備和方法的原理。在所述圖中，類似的參考數字在所有不同視圖中表示對應部分。
[0019]圖1A為示范性數控振蕩器(DCO)的示意圖。
[0020]圖1B為另一示范性DCO和用于DCO的偏置系統的示意圖。
[0021]圖1C為另一不范性DCO的不意圖。
[0022]圖2為可用于圖1A、圖1B和圖1C的DCO中的開關的示意圖。
[0023]圖3為說明與圖1A、圖1B和圖1C的DCO相關聯的操作頻帶的頻帶圖。
[0024]圖4A為說明操作DCO (圖1A、圖1B和圖1C的DC0)的示范性方法的流程圖。
[0025]圖4B為說明操作DCO(例如，圖1A、圖1B和圖1C的DC0)的另一示范性方法的流程圖。
[0026]圖4C為說明操作DC0(圖1A、圖1B和圖1C的DC0)的另一示范性方法的流程圖。【具體實施方式】
[0027]參考且并入有所述圖式的以下【具體實施方式】描述且說明一個或一個以上特定實施例。展示且充分詳細地描述這些實施例(提供這些實施例并非進行限制，而是僅用以示范和教示)以使所屬領域的技術人員能夠實踐所主張的內容。因此，為了簡潔起見，所述描述可省略所屬領域的技術人員已知的一些信息。
[0028]詞語“示范性”在本文中用以指“充當實例、例子或說明”。本文中描述為“示范性”的任何實施例或變體未必被解釋為比其它實施例或變體優選或有利。此描述中所描述的所有實施例和變體均為示范性實施例和變體，其經提供以使所屬領域的技術人員能夠制作和使用本發明，且未必限制所附權利要求書所提供的合法保護范圍。
[0029]圖1A展示示范性數控振蕩器(DCO) 100，其包括第一 P型晶體管102a、第二 p型晶體管102b、第一 η型晶體管104a、第二 η型晶體管104b、諧振器106、電感器108、第一開關IlOa和第二開關110b。將調節電壓Vreg施加到線路112。振蕩器100可用于大量裝置中，例如(但不限于)可能需要具有功率節約選項的寬調諧范圍振蕩器的蜂窩式集成電路和無線集成電路。振蕩器100說明在互補金屬氧化物半導體(CMOS)頻帶304、負溝道金屬氧化物半導體(NMOS)頻帶308和NM0S/CM0S頻帶306 (見圖3)中操作的實施例。
[0030]諧振器106具有連接到線路114a的第一端子，和連接到線路114b的第二端子。第一 P型晶體管102a具有連接到線路112的第一源極S1、連接到線路114b的第一柵極G1，和經由第一開關IlOa可切換地電連接到線路114a的第一漏極Dp第二 P型晶體管102b具有連接到線路112的第二源極S2、連接到線路114a的第二柵極G2，和經由第二開關IlOb可切換地電連接到線路114b的第二漏極D2。[0031]第一 η型晶體管104a具有連接到線路116的第三源極S3、連接到線路114b的第三柵極G3，和連接到線路114a的第三漏極D3。在圖1A的實例中，第三漏極D3以不包括開關的方式電連接到線路114a。第二 η型晶體管104b具有連接到線路116的第四源極S4、連接到線路114a的第四柵極G4，和連接到線路114b的第四漏極D4。在圖1A的實例中，第四漏極D4以不包括開關的方式電連接到線路114b。
[0032]出于說明的目的，諧振器106為與電感器并聯的具有可變電容的LC振蕩回路。諧振器106的電感器被展示成在大約中心處具有電壓調節分接頭Vreg_Ltap。在其它情形下，諧振器106可為所屬領域的技術人員已知的許多其它諧振器，例如(但不限于)具有開關電容器組的LC振蕩回路、可連續調諧的可變電抗器、開關電容器組與可調諧的可變電抗器的組合、單一電感器、開關電感器、具有多個端口(在所述端口中的一者或一者以上上具有電容器)的變壓器，和基于變壓器的諧振器。線路112接收調節電壓Vreg。對于圖1A的實例，線路116經由電感器108而連接到接地。在一些情形下，可省略電感器108。在其它情形下，可使用其它裝置使線路116電連接到接地。
[0033]為了在CMOS模式下配置核心，閉合開關IlOA和開關110B，且其因此“接通”。經由節點Vreg而饋送CMOS核心的偏壓。在此配置中,Vreg_ltap節點保持不連接或“浮動”。在此條件下，在諧振器振蕩回路106上出現了 PMOS晶體管(102al02b)的全部寄生電容，其會降低頻率。因為CMOS核心具有固有較佳的電流消耗，且因為在諧振器振蕩回路上出現的寄生電容較大，所以頻率調諧范圍的下端擴展，同時電流消耗減少。為了在“僅NM0S”模式下配置核心，打開或“關斷”開關IlOA和開關110B。通過斷開這些開關，最小化從PMOS晶體管102a和102b的漏極到諧振振蕩回路106的寄生電容。將節點Vreg(112)拉到接地。在一些情形下，Vreg可保持浮動或在“僅NM0S”模式下連接到Vdd。經由Vreg_ltap節點而供應NMOS晶體管104a和104b的偏壓。因為在此條件下振蕩回路106可擺動達2*Vreg_
Itap,所以與在CMOS情況下的Vreg相比(且在NMOS情況下的Vreg_ltap可為與在CMOS情況下的Vreg相同的值)，相位噪聲可低于在CMOS情況下的相位噪聲。因此，與CMOS情況相比，僅NMOS模式可以電流為代價實現較高頻率和較低相位噪聲。在最小化相位噪聲并非關鍵的情況下，可降低電壓Vreg_ltap以降低余量，同時仍保持較高頻率調諧范圍的優勢。
[0034]圖1B展示第二示范性振蕩器150和用于振蕩器150的偏置系統152。振蕩器150包括關于振蕩器100所論述的組件，和諧振器154。諧振器154包括微調和采集可變電容器部分156,和粗調部分158。偏置系統152包括運算放大器160、開關162、晶體管164、開關166和晶體管168。
[0035]在圖1B的實例中，向運算放大器160的倒相輸入提供參考電壓Vref，且線路112可為運算放大器160的非倒相輸入。在其它實施例中，可提供電壓調節分接頭Vreg_Ltap以作為運算放大器160的非倒相輸入。
[0036]在振蕩器150中，開關IlOa和IlOb可載運DC電流。因為開關IlOa和IlOb的源極可能不接地，所以可能存在較大電容進行閉合。在圖1B的實例中，第一開關IlOa和第二開關IlOb為NMOS開關。在其它實施例中，開關IlOa和IlOb可為所屬領域的技術人員已知的許多開關，例如(但不限于)P型金屬氧化物半導體(PM0S)、微機電系統(MEMS)、異質結雙極晶體管(HBT)，且可具有圖2所說明的類型。
[0037]圖1B中所示的核心電路的操作是根據圖1A的電路的操作。另外，圖1B中所示的偏置電路152提供維持適當偏置電平的技術的一個實例。在CMOS模式下，開關110a、開關IlOb和開關162閉合且開關166打開，以將晶體管168的柵極的電壓置于Vdd。結果，節點Vreg_ltap浮動，此為CMOS模式所需要的。運算放大器160確保節點112保持于Vref。
[0038]對于僅NMOS模式，開關110a、開關IlOb和開關162打開。將晶體管164的柵極拉到Vdd。在此情況下，節點112(Vreg)保持浮動。開關166還閉合。運算放大器160的非倒相端子經由另一組開關(未圖示)而連接到Vreg_ltap。此配置中的運算放大器160確保Vreg_ltap保持于電壓Vref。
[0039]圖1C展示第三示范性振蕩器176。振蕩器176包括關于振蕩器100所論述的組件、諧振器178、電感器180、開關182a、開關182b、開關184和開關186。振蕩器176說明適合于尤其在PMOS模式下操作的實施例。
[0040]圖1C展示用以實現僅PMOS模式和CMOS模式的實施方案。圖1C中所示的核心電路的CMOS模式操作是根據上文參看圖1A所論述的操作。開關182a、開關182b和開關184閉合且開關186保持打開。在PMOS模式下，開關186閉合且開關182a、182b和184保持打開。
[0041]圖2為可用于圖1A、圖1B和圖1C的DCO中的開關IlOb的示意圖。圖2中的示范性開關IlOb包括晶體管202和電阻器204。使用電阻器204可減少來自驅動晶體管202的柵極的偏置電壓的噪聲。電阻器204可允許晶體管202的柵極電壓在開關IlOb接通時維持對晶體管202的源極/漏極電壓的成比例響應，從而維持開關IlOb的接通電阻。
[0042]圖3為可利用振蕩器(例如圖1A和圖1B所示的振蕩器)實現的振蕩器調諧范圍302的圖表說明。振蕩器調諧范圍302包括CMOS頻帶302、NM0S/CM0S頻帶304和NMOS頻帶306。頻帶302、304和306包括多個通道。CMOS頻帶302包括頻率調諧范圍的下端，而NMOS頻帶306包括頻率調諧范圍的高端。NM0S/CM0S頻帶304可允許在需要相位噪聲減少的情況下在NMOS模式下操作，而在需要較低功率消耗的情況下允許CMOS模式。
[0043]在一些實施例中且在一些條件下，可能需要在僅CMOS模式、僅NMOS模式和僅PMOS模式下操作振蕩器100、150和176，同時允許隨著條件和要求改變而在其它模式下操作。
[0044]圖4A展示說明操作振蕩器(例如，圖1的振蕩器100和圖2的振蕩器150)的方法400的流程圖。可在無線通信裝置中執行方法400。方法400以方框402開始，或被要求以方框402操作。
[0045]在方框404中，振蕩器在NMOS模式下操作。作為一實例，當在高于頻率調諧范圍的下端的情況下操作時，例如(但不限于)，當在高于頻率調諧范圍的下端10%的情況下操作時，在NMOS模式下操作可能有益，其中頻率調諧范圍的下端可為如下頻率:在低于所述頻率的情況下，振蕩器不能振蕩，因為所有可用電容均已用于LC振蕩回路(例如，與諧振器106和/或諧振器154相關聯的LC振蕩回路)中。作為振蕩器100的NMOS模式的實例，第一開關(例如，第一開關110a)和第二開關(例如，第二開關110b)可打開，且第一 η型晶體管(例如，第一 η型晶體管104a)和第二 η型晶體管(例如，第二 η型晶體管104b)可作為有效組件進行操作，而第一 P型晶體管(例如，第一 P型晶體管102a)和第二 P型晶體管(例如，第二 P型晶體管102b)為被動組件。作為振蕩器150的NMOS模式的實例，通過打開開關IlOaUlOb和162,同時閉合開關166,且迫使晶體管164的漏極電壓為Vdd,可實現NMOS模式。[0046]在方框406中，方框404的振蕩器在CMOS模式下操作。作為一實例，當在頻率調諧范圍的下端中操作時，在CMOS模式下操作可能有益。在CMOS模式下，方框404的第一開關和第二開關可閉合，且方框204的第一 η型晶體管、第二 η型晶體管、第一 P型晶體管和第二 P型晶體管可作為有效組件進行操作。作為振蕩器150的CMOS模式的實例，通過閉合開關IlOaUlOb和162，同時打開開關166，且提供線路112以作為運算放大器160的非倒相輸入，可實現CMOS模式。在方框408中，方法400終止。
[0047]通過在僅NMOS模式與CMOS模式之間切換來實現有效率操作和寬調諧范圍。具體來說，可經由在CMOS模式下操作而實現功率節約。在一些實施例中，可能僅需要本文中所描述的一個可重新配置的有效組件分組來實現所要寬調諧范圍，同時提供與功率效率和相位噪聲減少有關的可配置性。可經由與有效裝置尺寸相關聯的相對固定電容而實現寬調諧范圍。除了在CMOS模式下操作的其它優勢以外，起動增益可得以增加，此可導致調諧范圍的另外增益。
[0048]在相同振蕩器組件和相同電源供應器的情況下，在如本文中所說明的還允許CMOS模式的系統中，在NMOS模式下操作可允許振蕩器增加電流，且滿足嚴格的相位噪聲要求。在NMOS模式下操作可允許振蕩器有效率地達到最大頻率。在CMOS模式下操作可在較低頻率中操作時允許功率節約。
[0049]電感器108為第二諧波電感器。當在NMOS模式下操作時，電感器108可在較低頻率偏移下導致閃爍噪聲成分減少。當在CMOS模式下操作時，單側對稱特性有效組件可導致來自所述有效組件的閃爍噪聲成分減少。
[0050]再次參看圖4A，方法400可包括操作偏置電路，例如，偏置電路152，其中方框404的NMOS模式的偏置不同于方框406的CMOS模式的偏置。舉例來說,方框404的偏置可包括如下偏置，其中閉合開關(例如開關166)以形成晶體管(例如，晶體管168)(放大器160的輸出級)。許多供應配置和偏置配置是可能的。舉例來說，當在CMOS模式下操作時，振蕩器150可從2.1伏的供應被偏置，且當在NMOS模式下操作時，振蕩器150可從1.3伏或2.1伏的供應被偏置。對偏置系統152的供應電壓的選擇可與相位噪聲要求有關。舉例來說，NMOS模式的2.1伏的供應可允許振蕩器150滿足嚴格的相位噪聲要求，同時最小化晶體管102a和102b的影響。
[0051]方框406的CMOS模式可包括串聯地使用運算放大器和晶體管(例如，放大器160和晶體管164)，其中晶體管的漏極用作偏置電路152的輸出級。可從諧振器154的電感器的分接頭得到反饋，所述分接頭可為諧振器154的電感器的共模點。在一些實施例中，還可從線路112得到反饋。
[0052]圖4B展示說明操作振蕩器(例如，圖1的振蕩器100和圖2的振蕩器150)的第二示范性方法420的第二流程圖。可在無線通信裝置中執行方法420。方法420以方框422開始，或被要求從方框422操作。在方框406中，振蕩器在CMOS模式下操作。在方框424中，確定無線系統和/或條件是否要求在振蕩器調諧范圍的較高頻帶(例如，范圍302的頻帶308(見圖3))中操作。當需要在較高頻帶中操作時，方法420移到方框404(見圖4A)且在NMOS模式下操作。如果不需要在振蕩器調諧范圍的較高頻帶中操作，則方法420移到方框426。
[0053]在方框426中，確定無線系統和/或條件是否要求在振蕩器調諧范圍的較低頻帶(例如，范圍302的頻帶304)中操作。如果需要在較低頻帶中操作，則方法420移到方框406 (見圖4A)且在CMOS模式下操作。如果不需要在振蕩器調諧范圍的較高頻帶和/或較低頻帶中操作，則方法420移到方框428。
[0054]在方框428中，確定在需要低噪聲時的時間或條件期間無線系統和/或條件是否要求在最佳噪聲模式下(例如，在范圍302的頻帶306內)操作。當需要在最佳噪聲模式下操作時，方法420移到方框404且在NMOS模式下操作。如果不需要最佳噪聲模式，則方法420移到方框406，其中可最小化功率消耗。
[0055]圖4C展示說明操作振蕩器(例如，圖1C的振蕩器176)的另外示范性方法420的第三流程圖。可在無線通信裝置中執行方法440。方法440以方框442開始，或被要求以方框442操作。在方框406中,振蕩器在CMOS模式下操作。作為振蕩器176的CMOS模式的實例，通過閉合開關182a和182b，同時打開開關184和186，可實現CMOS模式。
[0056]在方框424中，確定無線系統和/或條件是否要求在振蕩器調諧范圍的較高頻帶(例如，范圍302的頻帶308 (見圖3)中操作。當需要在較高頻帶中操作時，方法420移到方框444且在PMOS模式下操作。作為振蕩器176的PMOS模式的實例，通過打開開關182a和182b，同時閉合開關184和186，可實現PMOS模式。如果不需要在振蕩器調諧范圍的較高頻帶中操作，則方法440移到方框426。方框426如關于圖4B所描述進行操作。
[0057]在方框428中，確定在需要低噪聲時的時間或條件期間無線系統和/或條件是否要求在最佳噪聲模式下操作。當需要在最佳噪聲模式下操作時，方法440移到方框444且在PMOS模式下操作。如果不需要最佳噪聲模式，則方法440移到方框406，其中可最小化功率消耗。
[0058]通過本文中所說明的方法的方框描繪的功能性、操作和架構可至少部分使用軟件和/或固件代碼的模塊、片段和/或部分來實施。代碼的模塊、片段和/或部分包括用于實施指定邏輯功能的一個或一個以上可執行指令。在一些實施方案中，方框中所提及的功能可以不同于所展示的次序的次序發生。舉例來說，視所涉及的功能性而定，可同時執行在圖4A到圖4C中接連地展示的兩個方框，或有時可以另一次序執行所述方框。
[0059]所屬領域的技術人員應進一步了解，結合本文中所揭示的實施例而描述的各種說明性邏輯塊、模塊、電路和算法步驟可至少部分地實施為電子硬件、計算機軟件或此兩者的組合。為了清楚地說明硬件與軟件的此互換性，上文已大體上在功能性方面描述了各種說明性組件、塊、模塊、電路和步驟。此功能性是實施為硬件還是軟件視特定應用和強加于整個系統的設計約束而定。所屬領域的技術人員可針對每一特定應用以不同方式來實施所描述的功能性，但不應將此些實施方案決策解釋為導致脫離本發明的范圍。
[0060]在一個或一個以上示范性實施例中，可至少部分地以硬件、軟件、固件或其任何組合來實施所描述的功能。如果以軟件實施，則所述功能可作為指令或代碼而存儲于一個或一個以上計算機可讀媒體上或經由計算機可讀媒體進行傳輸。計算機可讀媒體包括計算機存儲媒體和通信媒體兩者，通信媒體包括促進將計算機程序從一個位置傳遞到另一位置的任何媒體。存儲媒體可為可由計算機存取的任何可用媒體。舉例來說(且非限制)，此計算機可讀媒體可包含RAM、ROM、EEPROM、CD-ROM或其它光盤存儲裝置、磁盤存儲裝置或其它磁性存儲裝置，或可用以載運或存儲呈指令或數據結構的形式的所要程序代碼且可由計算機存取的任何其它媒體。而且，適當地將任何連接稱作計算機可讀媒體。舉例來說，如果使用同軸電纜、光纖線纜、雙絞線、數字訂戶線(DSL)或無線技術(例如紅外線、無線電和微波)而從網站、服務器或其它遠程源傳輸軟件，則同軸電纜、光纖線纜、雙絞線、DSL或無線技術(例如紅外線、無線電和微波)包括于媒體的定義中。如本文中所使用，磁盤和光盤包括壓縮光盤(CD)、激光光盤、光學光盤、數字多功能光盤(DVD)、軟盤和藍光光盤，其中磁盤通常以磁性方式再現數據，而光盤用激光以光學方式再現數據。以上各者的組合也應包括于計算機可讀媒體的范圍內。
[0061]提供所揭示的實施例的以上描述以使所屬領域的技術人員能夠制作或使用由所附權利要求書界定的內容。所附權利要求書無意限于所揭示的實施例。鑒于這些教示，所屬領域的技術人員將易于想到其它實施例和修改。因此，當結合以上說明書和附圖進行考慮時，所附權利要求書意欲涵蓋所有此些實施例和修改。
【權利要求】
1.一種覽調諧徂圍振湯器，包括: 諧振器，其具有第一端子和第二端子； 第一 η型晶體管，其具有第一漏極； 第二 η型晶體管，其具有第二漏極； 第一 P型晶體管，其可切換地連接到所述第一端子；以及 第二 P型晶體管，其可切換地連接到所述第二端子； 其中選擇性地切換所述第一P型晶體管和所述第一端子之間的連接以及所述第二P型晶體管和所述第二端子之間的連接促進所述寬調諧范圍振蕩器在覆蓋CMOS頻帶、NMOS頻帶和CM0S/NM0S頻帶的模式中的操作。
2.根據權利要求1所述的寬調諧范圍振蕩器，其中所述第一漏極連接到所述第一端子并且所述第二漏極連接到所述第二端子。
3.根據權利要求1所述的寬調諧范圍振蕩器，其進一步包括: 第一開關，其將所述第一 P型晶體管連接到所述第一端子；以及 第二開關，其將所述第二 P型晶體管連接到所述第二端子。
4.根據權利要求 3所述的寬調諧范圍振蕩器，其中閉合所述第一開關并且閉合所述第二開關降低振蕩器頻率且促進在所述CMOS頻帶中的操作。
5.根據權利要求3所述的寬調諧范圍振蕩器，其中打開所述第一開關并且打開所述第二開關提高振蕩器頻率且降低相位噪聲，由此促進在所述NMOS頻帶中的操作。
6.根據權利要求1所述的寬調諧范圍振蕩器，其中所述諧振器包括電容器、電感器、電抗器和變壓器中的至少一種。
7.根據權利要求1所述的寬調諧范圍振蕩器，其中所述第一η型晶體管和所述第二 η型晶體管利用來自由開關和電感器組成的組中的一個裝置接地。
8.根據權利要求1所述的寬調諧范圍振蕩器，其進一步包括連接到所述第一P型晶體管的偏置電路。
9.根據權利要求8所述的寬調諧范圍振蕩器，其中所述偏置電路進一步連接到所述第二 P型晶體管。
10.一種用于操作寬調諧范圍振蕩器的方法，包括: 操作具有第一端子和第二端子的諧振器； 操作具有第一漏極的第一 η型晶體管和具有第二漏極的第二 η型晶體管； 操作可切換地連接到所述第一端子的第一 P型晶體管和可切換地連接到所述第二端子的第二P型晶體管；以及 選擇地切換所述第一 P型晶體管和所述第一端子之間的連接以及所述第二 P型晶體管和所述第二端子之間的連接，以在覆蓋CMOS頻帶、NMOS頻帶和CM0S/NM0S頻帶的模式中操作所述寬調諧范圍振蕩器。
11.根據權利要求10所述的方法，其中所述第一漏極連接到所述第一端子并且所述第二漏極連接到所述第二端子。
12.根據權利要求10所述的方法，其中所述選擇性地切換包括: 操作將所述第一 P型晶體管連接到所述第一端子的第一開關；以及 操作將所述第二 P型晶體管連接到所述第二端子的第二開關。
13.根據權利要求12所述的方法，其中閉合所述第一開關并且閉合所述第二開關降低振蕩器頻率且促進在所述CMOS頻帶中的操作。
14.根據權利要求12所述的方法，其中打開所述第一開關并且打開所述第二開關提高振蕩器頻率且降低相位噪聲，由此促進在所述NMOS頻帶中的操作。
15.根據權利要求10所述的方法，其中所述諧振器包括電容器、電感器、電抗器和變壓器中的至少一種。
16.根據權利要求10所述的方法，其中所述第一η型晶體管和所述第二 η型晶體管利用來自由開關和電感器組成的組中的一個裝置接地。
17.根據權利要求10所述的方法，其進一步包括將第一偏壓提供到所述第一P型晶體管。
18.根據權利要求17所述的方法，其進一步包括將第二偏壓提供到所述第二P型晶體管。
19.一種寬調諧范圍振蕩器,包括: 用于操作具有第一端子和第二端子的諧振器的裝置； 用于操作具有第一漏極的第一 η型晶體管和具有第二漏極的第二 η型晶體管的裝置；用于操作可切換地連接到所述第一端子的第一 P型晶體管和可切換地連接到所述第二端子的第二P型晶體管的裝置；以及 用于選擇地切換所述第一 P型晶體管和所述第一端子之間的連接以及所述第二 P型晶體管和所述第二端子之間的連接以在覆蓋CMOS頻帶、NMOS頻帶和CM0S/NM0S頻帶的模式中操作所述寬調諧范圍振蕩器的裝置。
20.根據權利要求19所述的寬調諧范圍振蕩器，其中所述第一漏極連接到所述第一端子并且所述第二漏極連接到所述第二端子。
21.根據權利要求19所述的寬調諧范圍振蕩器，其中所述選擇性地切換包括: 用于操作將所述第一P型晶體管連接到所述第一端子的第一開關的裝置；以及 用于操作將所述第二 P型晶體管連接到所述第二端子的第二開關的裝置。
22.根據權利要求21所述的寬調諧范圍振蕩器，其中閉合所述第一開關并且閉合所述第二開關降低振蕩器頻率且促進在所述CMOS頻帶中的操作。
23.根據權利要求21所述的寬調諧范圍振蕩器，其中打開所述第一開關并且打開所述第二開關提高振蕩器頻率且降低相位噪聲，由此促進在所述NMOS頻帶中的操作。
24.根據權利要求19所述的寬調諧范圍振蕩器，其中所述諧振器包括電容器、電感器、電抗器和變壓器中的至少一種。
25.根據權利要求19所述的寬調諧范圍振蕩器，其中所述第一η型晶體管和所述第二η型晶體管利用來自由開關和電感器組成的組中的一個裝置接地。
26.根據權利要求19所述的寬調諧范圍振蕩器，其進一步包括用于將第一偏壓提供到所述第一 P型晶體管的裝置。
27.根據權利要求26所述的寬調諧范圍振蕩器，其進一步包括用于將第二偏壓提供到所述第二 P型晶體管的裝置。
【文檔編號】H03B5/12GK103916081SQ201410184151
【公開日】2014年7月9日 申請日期:2010年6月17日 優先權日:2009年6月17日
【發明者】拉賈戈帕蘭·蘭加拉詹, 欽瑪雅·米什拉 申請人:高通股份有限公司