過采樣64倍有效位數為18位的σ-δ調制電路的制作方法
【專利摘要】一種過采樣64倍有效位數為18位的∑-△調制電路，包括：一插值濾波器，用于將數字輸入信號進行過采樣插值并濾波；一∑-△調制器，其輸入端與插值濾波器的輸出端連接，用于將過采樣后的數字信號進行調制，該∑-△調制器對量化器引入的量化噪聲進行整形，將信號帶寬內的噪聲搬移到帶寬外，同時保證對信號的傳輸沒有影響，其輸出的1比特0/1碼流需要經過后級的模擬重構濾波器還原得到模擬信號。本發明其對于插值濾波器中的半帶濾波器，采用了改進結構，其可大大減小了半帶濾波器的面積；對于∑-△調制器，采用實現更簡單的單環高階結構，并針對穩定性問題進行了分析，實現高信噪比的同時保證調制器穩定。
【專利說明】過采樣64倍有效位數為18位的Σ - Λ調制電路
【技術領域】
[0001]本發明涉及集成電路【技術領域】，具體涉及應用于無線通信中的過采樣64倍有效位數為18位的Σ - Λ調制電路。
【背景技術】
[0002]數模轉換器(Digital to Analog Converter, DAC)作為數字信號和模擬信號轉換的接口，多年以來一直是人們的研究熱點。不同于于傳統奈奎斯特率DAC，Σ - ADAC采用過采樣技術，通過提高采樣頻率將量化噪聲平均到更寬的頻帶中，同時通過噪聲整形技術將量化噪聲推到高頻段，使信帶內的噪聲功率大大減小，從而可有效提高信噪比。Σ -ADAC中的插值濾波器對輸入信號進行升采樣的同時，使得信號的鏡像頻率升高，這樣就降低了模擬重構濾波器的設計難度，把大部分轉換過程轉移到數字域進行處理，方便標準數字CMOS工藝實現。正是由于Σ -ADAC具有精度高、易集成等優點，近年來應用越來越廣泛。
[0003]E-ADAC的數字部分尤其是實現過采樣的插值濾波器部分消耗的面積和功耗都比較大，而插值濾波器中的第一級半帶濾波器階數最高，抽頭系數最多，所占面積也最大。Σ-Λ調制器常用2種結構:單環高階結構和多級噪聲整形(Mult1-stage Noise Shaping,MASH)結構，前者容易實現，但是存在穩定性問題，考慮穩定性設計的通常方法是，在信號輸入量化截尾器前做限幅處理，防止信號幅度過大使環路進入不穩定狀態。MASH結構由一階和二階Σ - Λ調制器子單元串聯而成，不存在穩定性問題，但是實現相同信噪比需要更高的階數。
[0004]本發明主要針對上述的技術問題，對半帶濾波器的結構進行優化，設計單環高階調制器并確保其穩定性，實現高信噪比的同時大大減小了面積和復雜度。
【發明內容】
[0005]為了克服上述現有技術的不足，本發明的目的在于，提供一種過采樣64倍有效位數為18位的Σ -Λ調制電路，其對于插值濾波器中的半帶濾波器，采用了改進結構，其可大大減小了半帶濾波器的面積；對于Σ -Λ調制器，采用實現更簡單的單環高階結構，并針對穩定性問題進行了分析，實現高信噪比的同時保證調制器穩定。
[0006]本發明提供一種過采樣64倍有效位數為18位的Σ - Λ調制電路，包括:
[0007]—插值濾波器，用于將數字輸入信號進行過采樣插值并濾波；
[0008]一Σ - Λ調制器，其輸入端與插值濾波器的輸出端連接，用于將過采樣后的數字信號進行調制，該Σ - Λ調制器對量化器引入的量化噪聲進行整形，將信號帶寬內的噪聲搬移到帶寬外，同時保證對信號的傳輸沒有影響，其輸出的I比特O / I碼流需要經過后級的模擬重構濾波器還原得到模擬信號。
[0009]本發明的有益效果是，對半帶濾波器的結構進行優化，大大減小了所占面積；優化設計單環高階調制器，提供高信噪比的同時確保其穩定性；經仿真測試，對于400kHz的信號帶寬，信噪比達113.4dB，有效位數18.54bits。【專利附圖】
【附圖說明】
[0010]為進一步說明本發明的具體技術內容，以下結合實施例及附圖詳細說明如下，其中:
[0011]圖1為本發明的的結構示意圖；
[0012]圖2為半帶濾波器11的結構示意圖；
[0013]圖3為CIC濾波器12的結構示意圖；
[0014]圖4為Σ - Λ調制器20的結構示意圖；
[0015]圖5為本發明的仿真信噪比。
【具體實施方式】
[0016]請參閱圖1、2、3、4所示，本發明提供一種過采樣64倍有效位數為18位的Σ _Λ調制電路，包括:
[0017]一插值濾波器10，用于將數字輸入信號進行過采樣插值并濾波，所述的插值濾波器10包括依序連接的半帶濾波器11、CIC濾波器12和采樣保持電路13，分別實現2、8、4倍的插值，所述的 半帶濾波器11處于電路中的最低采樣率部分，過渡帶為0.4fs~0.6fs，阻帶衰減大于75dB，由一個38階的半帶FIR濾波器實現，所述的CIC濾波器12的輸入為半帶濾波器11的輸出，經過3級梳狀器、8倍內插器和3級積分器將數字信號進行8倍插值濾波，輸出接到采樣保持電路13，所述的采樣保持電路13依靠系統時鐘對16倍插值信號進行采樣和保持，輸出為64倍插值的信號；
[0018]一Σ - Λ調制器20，其輸入端與插值濾波器10的輸出端連接，用于將過采樣后的數字信號進行調制，該Σ - Λ調制器20對量化器引入的量化噪聲進行整形，將信號帶寬內的噪聲搬移到帶寬外，同時保證對信號的傳輸沒有影響，其輸出的I比特O / I碼流需要經過后級的模擬重構濾波器還原得到模擬信號，所述的Σ-Λ調制器20采用單環單比特量化的5階積分器級聯反饋結構。
[0019]插值濾波器10要實現64倍的過采樣率，采用單級濾波器因階數過大而難以實現，因此應采用多級濾波器級聯的方式來實現。半帶濾波器是一種特殊的FIR濾波器，它不僅具有線性相位特性，而且有一半的系數為0，這可以節約了硬件消耗，因此插值濾波器的第一級通常使用半帶濾波器。第一級半帶濾波器要完成2倍的插值和濾波，需要盡量陡峭的過渡帶來濾除鏡像頻譜，同時還需要對鏡像頻譜給與足夠大的衰減，因此第一級半帶濾波器的階數通常較高，所占面積也較大。
[0020]請參閱圖2所示，給出了半帶濾波器11的結構圖。本發明中的輸入信號帶寬為400kHz，初始采樣頻率為1MHz，所以半帶濾波器11的過渡帶應設定為0.4fs~0.6fs,阻帶衰減應大于75dB以抑制插值過程中產生的鏡像頻譜。本發明利用Matlab的FDATool來設計半帶濾波器11，設定好相應指標后會產生抽頭系數，由一個38階的半帶FIR低通濾波器實現。半帶濾波器11的傳輸函數為:
30
[0021]H(z) = Z M:/)廣 ψ
1-0
[0022]共有39個系數h(0)h(38)，位于最中間的系數h(19)=0.5，其余角標為奇數的系數都等于O即h(l)=h(3)=……=h(37)=0,同時系數首尾相等即h(0)=h(38)，h(2)=h(36)，……，h(18)=h(20)，所以半帶濾波器11可以采用折疊結構，將對稱相等的系數共用一個硬件來實現，這樣可以減少大約一半的乘法器和加法器。
[0023]在數字信號處理中，用半帶濾波器進行插值的過程一般分為兩步:首先對信號進行零值內插，即在相鄰兩個采樣點之間插入零值，然后對插值后的信號進行濾波。零值內插后的信號在頻域出現鏡像頻譜，半帶濾波器的作用就是將鏡像頻譜濾除，在時域上就表現為相鄰兩個采樣點間插入的零值變為正確的值。由于結構中存在升采樣模塊，可以利用Commutative Rule對結構進一步優化。將半帶濾波器11的傳輸函數H(Z)寫成多相結構的形式，如下式所示:
[0024]H(z) =F (Z2) +z-lG (z2) =h (O) +h (2) z_2+h (4) z~4+......+h (16) z_16+h (18) z_18+h (19)
z,+h (18) z_20+h (16) z_22+……+h (4) z_34+h (2) z_36+h (0) z_38，
[0025]上式中的F(z)和G(z)為:
[0026]F (z) =h (O) +h (2) z:+h (4) z_2+......+h (16) z 8+h (18) z 9+h (18) z 10+h (16) z n+......+h(4)z_17+h(2)z_18+h(0)z—19，
[0027]G (z) =h (19) z-9,
[0028]如圖2所示為半帶濾波器11的結構圖，將F(z2)和G(z2)放到升采樣模塊前面，在輸出時用一個多路選擇器對兩個支路的輸出信號進行選擇，多路選擇器的切換間隔為寄存器的一個單位延遲，原來延時鏈中每個延時器由2個單元延時就可以減少為I個單元延時，這樣電路實現時延時鏈可以節省一半的寄存器，大大節約了面積，同時，濾波器中寄存器工作在輸入信號采樣頻率，而不是升2倍后的采樣頻率，所以功耗相比折疊結構也有所減少。
[0029]用Matlab設計的半帶濾波器11的抽頭系數都是小數浮點數，用電路實現時應將浮點數定點化，這一過程也叫做系數的量化。量化的位數越多，系數實現越精確，但硬件復雜度和面積也越大，量化位數越少，硬件實現越簡單但性能會有所降低，因此抽頭系數的量化位數的確定需要根據輸入數字信號位寬和設計指標要求共同確定。小數定點化后的乘法用移位加減來實現，同時采用正則有符號數(Canonical Signed Digit, CSD)編碼，將抽頭系數的二進制編碼中3個以上連續的“I”改為減法的形式，如十進制7的二進制表示為0111，硬件實現時需要用3次移位和2次加法來實現乘以7的乘法，即7=22+21+20，我們還可以將7的二進制表示為1001其中I表示該位的值為-1，這樣只需2次移位和I次加法(硬件實現時減法可視作加法)，即7 = 23-20，就可以實現乘以7的乘法，所以CSD編碼可以減少硬件資源占用與實現難度。半帶濾波器11的抽頭系數量化為18位CSD碼如表1所示。[0030]表1半帶濾波器11的系數量化
[0031]
【權利要求】
1.一種過采樣64倍有效位數為18位的Σ - Λ調制電路,包括: 一插值濾波器，用于將數字輸入信號進行過采樣插值并濾波； 一Σ - Λ調制器，其輸入端與插值濾波器的輸出端連接，用于將過采樣后的數字信號進行調制，該Σ - Λ調制器對量化器引入的量化噪聲進行整形，將信號帶寬內的噪聲搬移到帶寬外，同時保證對信號的傳輸沒有影響，其輸出的I比特O / I碼流需要經過后級的模擬重構濾波器還原得到模擬信號。
2.根據權利要求1所述的過采樣64倍有效位數為18位的Σ- Λ調制電路，其中所述的插值濾波器包括依序連接的半帶濾波器、CIC濾波器和采樣保持電路，分別實現2、8、4倍的插值。
3.根據權利要求1所述的過采樣64倍有效位數為18位的Σ- Λ調制電路，其中所述的Σ-Λ調制器采用單環單比特量化的5階積分器級聯反饋結構。
4.根據權利要求2所述的過采樣64倍有效位數為18位的Σ- Λ調制電路，其中的半帶濾波器處于電路中的最低采樣率部分，過渡帶為0.4fs-0.6fs，阻帶衰減大于75dB，由一個38階的半帶FIR濾波器實現。
5.根據權利要求2所述的過采樣64倍有效位數為18位的Σ- Λ調制電路，其中的CIC濾波器的輸入為半帶濾波器的輸出，經過3級梳狀器、8倍內插器和3級積分器將數字信號進行8倍插值濾波，輸出接到采樣保持電路。
6.根據權利要求2所述的過采樣64倍有效位數為18位的Σ- Λ調制電路，其中的采樣保持電路依靠系統時鐘對16倍插值信號進行采樣和保持，輸出為64倍插值的信號。
【文檔編號】H03M3/00GK103944575SQ201410160004
【公開日】2014年7月23日 申請日期:2014年4月21日 優先權日:2014年4月21日
【發明者】杜興, 馬波, 袁凌, 曹曉東, 石寅 申請人:中國科學院半導體研究所