流水線逐次比較模數轉換器的自校準方法和裝置制造方法
【專利摘要】本發明公開了一種流水線逐次逼近型模數轉換器的自校準方法和裝置，包括：第一級逐次逼近型模數轉換器，用于完成輸入信號的數據采集和模數轉換，且被施加一個數字量已知的偽隨機量；第二級逐次逼近型模數轉換器；運算放大器，用于將第一級逐次逼近型模數轉換器輸出的殘余信號放大并傳送至第二級逐次逼近型模數轉換器以進行模數轉換；數字校準控制邏輯電路，用于根據第一級逐次逼近型模數轉換器和第二級逐次逼近型模數轉換器的輸出以及偽隨機量進行循環校準以控制運算放大器增益，并得到數據輸出。通過上述方式，本發明能夠實時調整運算放大器的增益，校準溫度、電源電壓等因素對增益的影響，從而提高ADC的有效精度。
【專利說明】流水線逐次比較模數轉換器的自校準方法和裝置
【技術領域】
[0001]本發明涉及集成電路【技術領域】，特別是涉及一種流水線逐次比較模數轉換器的自校準方法和裝置。
【背景技術】
[0002]隨著微電子工藝進入納米級工藝,高速流水線模數轉換器(Pipeline Analog toDigital Convertor, Pipeline ADC)在先進的納米級工藝下正變得越來越難以實現,并且因其巨大的功耗、面積，正變得越來越不可接受。在這樣的背景下，一種新型的將PipelineADC與逐次比較寄存器型(Successive Approximation Register, SAR) ADC相結合的技術被相應提出，它將Pipeline ADC單級中的FLASH ADC由SAR ADC替換，以降低功耗，減小面積。類似于Pipeline ADC，由于流水線逐次比較模數轉換器(Pipeline SAR ADC)中也存在運算放大器，而運算放大器的增益以及運算放大器與比較器的失配會隨著工藝溫度發生漂移，從而影響精度。因此，需要通過校準的方式進行校準，以提高精度。
[0003]現有的Pipeline SAR ADC分為基于閉環技術的Pipeline SAR ADC和基于開環技術Pipeline SAR ADC。基于閉環的Pipeline SAR ADC依靠電容匹配實現運算放大器的增益的準確性，并配合相關校準技術可以實現較高的精度，但是其對運算放大器的速度要求會成倍提高，并會消耗更大的功耗。例如，如果用第一級的電容作為級間運算放大器的反饋，則運算放大器的放大比例依賴于電容的比值。因此在運算放大器的增益和帶寬滿足要求的條件下，運算放大器和電容的匹配程度決定了運算放大器的增益，但是其對運算放大器的速度提出了較高要求，即如果閉環放大倍數為8，則運算放大器的帶寬需要為閉環工作帶寬的8倍，因此其對運算放大器的工作帶寬具有較高的要求，需要運算放大器工作在較高的帶寬，難以實現。而基于開環的Pipeline SAR ADC可以更容易實現較高的速度，但運算放大器的增益會隨著工藝角以及溫度發生偏移，需要進行校準。
【發明內容】
[0004]本發明實施方式提供了一種流水線逐次比較模數轉換器的自校準方法和裝置，能夠在后臺校準中實時調整運算放大器的增益，可以校準溫度、電源電壓變化等因素帶來的增益影響，從而提聞ADC的有效精度。
[0005]為解決上述技術問題，本發明第一方面提供一種流水線逐次比較模數轉換器的自校準裝置，包括:
[0006]第一級逐次逼近型模數轉換器，用于完成輸入信號的數據采集和模數轉換，其中，所述第一級逐次逼近型模數轉換器被施加有一個數字量已知的偽隨機量；
[0007]第二級逐次逼近型模數轉換器；
[0008]運算放大器，連接在第一級逐次逼近型模數轉換器和第二級逐次逼近型模數轉換器之間，用于將第一級逐次逼近型模數轉換器輸出的殘余信號進行放大并傳送至第二級逐次逼近型模數轉換器，以驅動第二級逐次逼近型模數轉換器進行模數轉換；[0009]數字校準控制邏輯電路，與第一級逐次逼近型模數轉換器、第二級逐次逼近型模數轉換器以及運算放大器連接，用于根據第一級逐次逼近型模數轉換器和第二級逐次逼近型模數轉換器的輸出以及偽隨機量進行循環校準，以控制運算放大器的增益，并得到數據輸出。
[0010]結合第一方面的實現方式，在第一種可能的實現方式中，數字校準控制邏輯電路包括:
[0011]乘法器，用于將第一級逐次逼近型模數轉換器的輸出乘以第一級逐次逼近型模數轉換器各位的權值，其中，權值包括運算放大器的增益偏差信息；
[0012]加法器，用于將乘法器的輸出與第二級逐次逼近型模數轉換器的輸出進行相加；
[0013]減法器，用于將加法器的輸出減去偽隨機量的數字量得到校準后的數據并輸出校準后的數據；
[0014]再量化單元，用于將校準后的數據施加權值進行再量化以得到再量化的第一級輸出和第二級輸出；
[0015]相關器，用于將再量化的第一級輸出與偽隨機量取相關；
[0016]冗余校正單元，用于將相關器的輸出進行冗余校正；以及
[0017]運算器，用于對冗余校正單元的輸出進行最小均方算法運算后得到收斂的權值，且乘法器輸出的收斂的權值與第一級逐次逼近型模數轉換器的輸出相乘，重復上述過程以進行循環校準，控制運算放大器的增益，并得到數據輸出，其中，當冗余校正單元的輸出為零時，則輸出的校準后的數據即為循環校準后的輸出。
[0018]結合第一方面第一種可能的實現方式，在第二種可能的實現方式中，第一級逐次逼近型模數轉換器為權值小于2的逐次比較模數轉換器，當冗余校正單元的輸出為零時，權值收斂至一個特定值(WO)，其中，權值在環境條件變化時偏離特定值，需要進行循環校準，環境條件包括溫度、工藝角以及電源。
[0019]結合第一方面第二種可能的實現方式，在第三種可能的實現方式中，如果權值小于特定值(WO) —定范圍，則數字校準控制邏輯電路增大運算放大器的增益；如果權值大于特定值(WO) —定范圍，則數字校準控制邏輯電路減小運算放大器的增益，其中一定范圍是通過測試獲取的。
[0020]結合第一方面的實現方式，在第四種可能的實現方式中，運算放大器為可編程的電阻式運算放大器或者電容式運算放大器。
[0021]結合第一方面的實現方式，在第五種可能的實現方式中，第一級逐次逼近型模數轉換器、第二級逐次逼近型模數轉換器包括:
[0022]第一電容陣列，由多個電容所組成，其中，每個電容的第一端連接在一起，而每個電容的第二端分別通過一個對應的控制開關而連接至第一輸入信號或者參考電平，參考電平包括共模電平、第一參考電平、或第二參考電平；
[0023]第二電容陣列，由多個電容所組成，與第一電容陣列具有相同的結構，其中，每個電容的第一端連接在一起，而每個電容的第二端分別通過一個對應的控制開關連接至第二輸入信號或者參考電平；
[0024]第一逐次逼近型邏輯電路(SAR logic)，連接每一個控制開關并通過控制每一個控制開關將第一電容陣列和第二電容陣列中的每個電容的第二端連接至第一輸入信號、第二輸入信號或參考電平；
[0025]第一比較器，其中，第一比較器的第一輸入端連接第一電容陣列中的每個電容的第一端，第一比較器的第二輸入端連接第二電容陣列中的每個電容的第一端，而第一比較器的輸出端連接第一逐次逼近型邏輯電路；
[0026]其中，當進行采樣時，第一電容陣列中每個電容的第一端接第一輸入信號，第二電容陣列中每個電容的第一端接第二輸入信號，以進行底板采樣；采樣后，第一電容陣列和第二電容陣列中的每個電容的第一端接共模電平，第一比較器進行逐次比較，以使第一電容陣列和第二電容陣列中除最低位電容外的其它電容的第二端選擇接第一參考電平或第二參考電平，第一電容陣列和第二電容陣列中的最低位電容的第二端被施加偽隨機量。
[0027]結合第一方面第五種可能的實現方式，在第六種可能的實現方式中，第一級逐次逼近型模數轉換器的第一電容陣列中每個電容的第一端還接運算放大器的第一端，第一級逐次逼近型模數轉換器的第二電容陣列中每個電容的第一端還接運算放大器的第二端，以使運算放大器將第一級逐次逼近型模數轉換器輸出的殘余信號進行放大并傳送至第二級逐次逼近型模數轉換器。
[0028]結合第一方面第六種可能的實現方式，在第七種可能的實現方式中，第一級逐次逼近型模數轉換器還用于將其內部的第一電容陣列和第二電容陣列中的每個電容的第一端接共模電平，以進行采樣、比較，調整第一比較器的失配，直至第一電容陣列和第二電容陣列中最高有效位電容的第二端接第一參考電平或第二參考電平的概率均為50% ；
[0029]第二級逐次逼近型模數轉換器還用于將其內部的第一電容陣列和第二電容陣列中的每個電容的第一端接共模電平，以進行采樣、比較，調整第二比較器的失配，第一電容陣列和第二電容陣列中最高有效位電容的第二端接第一參考電平或第二參考電平的概率均為50% ；
[0030]數字校準控制器還用于將第一級逐次逼近型模數轉換器中的第一電容陣列和第二電容陣列中的每個電容接至共模電平，調整運算放大器的增益，使第一級逐次逼近型模數轉換器的兩種輸出011...1和100...0經運算放大器和第二級逐次逼近型模數轉換器后輸出的偏差達到預設值。
[0031]為解決上述技術問題，本發明第二方面提供一種流水線逐次比較模數轉換器的自校準方法，包括:通過第一級逐次逼近型模數轉換器完成輸入信號的數據采集和模數轉換，其中，所述第一級逐次逼近型模數轉換器被施加有一個數字量已知的偽隨機量；
[0032]通過運算放大器將第一級逐次逼近型模數轉換器輸出的殘余信號進行放大并傳送至第二級逐次逼近型模數轉換器，以驅動第二級逐次逼近型模數轉換器進行模數轉換；
[0033]根據第一級逐次逼近型模數轉換器和第二級逐次逼近型模數轉換器的輸出以及偽隨機量進行循環校準，以控制運算放大器的增益。
[0034]結合第二方面的實現方式，在第一種可能的實現方式中，根據第一級逐次逼近型模數轉換器和第二級逐次逼近型模數轉換器的輸出以及偽隨機量進行循環校準，以控制運算放大器的增益，并得到數據輸出的步驟包括:
[0035]將第一級逐次逼近型模數轉換器的輸出乘以第一級逐次逼近型模數轉換器各位的權值并與第二級逐次逼近型模數轉換器的輸出進行相加，其中，所述權值包括所述運算放大器的增益偏差信息；[0036]將相加獲得的輸出減去偽隨機量的數字量得到校準后的數據并輸出校準后的數據；
[0037]將校準后的數據施加權值進行再量化以得到再量化的第一級輸出和第二級輸出；
[0038]將再量化的第一級輸出與偽隨機量取相關并進行冗余校正，對冗余校正后的輸出進行最小均方算法運算后得到收斂的權值，且收斂的權值再與第一級逐次逼近型模數轉換器的輸出相乘，重復上述過程以進行循環校準，控制運算放大器的增益，并得到數據輸出，其中，當冗余校準后的輸出為零時，則輸出的校準后的數據即為循環校準后的輸出。
[0039]結合第二方面第一種可能的實現方式，在第二種可能的實現方式中，第一級逐次逼近型模數轉換器為權值小于2的逐次比較模數轉換器，當冗余校正后的輸出為零時，權值收斂至一個特定值(WO)，其中，權值在環境條件變化時偏離特定值，需要進行循環校準，環境條件包括溫度、工藝角以及電源。
[0040]結合第二方面第二種可能的實現方式，在第三種可能的實現方式中，如果權值小于特定值(WO) —定范圍，則增大運算放大器的增益；如果權值大于特定值(WO) —定范圍，則減小運算放大器的增益，其中一定范圍是通過測試獲取的。
[0041]結合第二方面的實現方式，在第四種可能的實現方式中，運算放大器為可編程的電阻式運算放大器或者電容式運算放大器。
[0042]通過上述方案，本發明的有益效果是:本發明通過第一級逐次逼近型模數轉換器完成輸入信號的數據采集和模數轉換，其中，第一級逐次逼近型模數轉換器被施加有一個數字量已知的偽隨機量；第一級逐次逼近型模數轉換器輸出的殘余信號通過運算放大器進行放大并傳送至第二級逐次逼近型模數轉換器，以驅動第二級逐次逼近型模數轉換器進行模數轉換；數字校準控制邏輯電路根據第一級逐次逼近型模數轉換器和第二級逐次逼近型模數轉換器的輸出以及偽隨機量進行循環校準，以控制運算放大器的增益，并得到數據輸出，循環校準包括前臺校準和后臺校準，并在后臺校準中實時調整運算放大器的增益，可以校準溫度、電源電壓變化等因素帶來的增益影響，從而提高ADC的有效精度。
【專利附圖】
【附圖說明】
[0043]為了更清楚地說明本發明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。其中:
[0044]圖1是本發明的第一實施例的流水線逐次比較模數轉換器的自校準裝置的結構示意圖；
[0045]圖2是本發明第一實施例的流水線逐次比較模數轉換器的工作時序示意圖；
[0046]圖3是本發明第一實施例的第一級逐次逼近型模數轉換器的結構示意圖；
[0047]圖4是本發明第一實施例的第二級逐次逼近型模數轉換器的逐次比較模數轉換示意圖；
[0048]圖5是本發明第一實施例的數字校準控制邏輯電路的結構示意圖；
[0049]圖6是本發明第一實施例的數字校準控制邏輯電路的循環校準示意圖；[0050]圖7是本發明第二實施例的流水線逐次比較模數轉換器的自校準裝置的結構示意圖；
[0051]圖8是本發明第一實施例的流水線逐次比較模數轉換器的自校準方法的流程示意圖；
[0052]圖9是本發明第一實施例的流水線逐次比較模數轉換器的后臺校準的方法示意圖。
【具體實施方式】
[0053]下面結合附圖和實施方式對本發明進行詳細說明。
[0054]請參見圖1，圖1是本發明第一實施例的流水線逐次比較模數轉換器的自校準裝置的結構示意圖。如圖1所示，流水線逐次比較模數轉換器的自校準裝置10包括:第一級逐次逼近型模數轉換器11、第二級逐次逼近型模數轉換器12、運算放大器13以及數字校準控制邏輯電路14。Doutl為第一級逐次逼近型模數轉換器11進行模數轉換后的輸出，Dout2為第二級逐次逼近型模數轉換器12進行模數轉換后的輸出。運算放大器13為可編程的電阻式運算放大器。
[0055]在本發明實施例中，第一級逐次逼近型模數轉換器11用于完成輸入信號Vin的數據采集和對輸入信號Vin中的部分進行模數轉換。運算放大器13連接在第一級逐次逼近型模數轉換器11和第二級逐次逼近型模數轉換器12之間，用于將第一級逐次逼近型模數轉換器11輸出的殘余信號進行放大并傳送至第二級逐次逼近型模數轉換器12，以驅動第二級逐次逼近型模數轉換器12對第一級逐次逼近型模數轉換器11所輸出的殘余信號進行模數轉換。其中第一級逐次逼近型模數轉換器11被施加有一個數字量已知的偽隨機量PN*Ta。數字校準控制邏輯電路14與第一級逐次逼近型模數轉換器11、第二級逐次逼近型模數轉換器12以及運算 放大器13連接，用于根據第一級逐次逼近型模數轉換器11和第二級逐次逼近型模數轉換器12的輸出以及偽隨機量PN*Ta進行循環校準，以控制運算放大器13的增益，并得到數據輸出。本發明通過數字校準控制邏輯電路14進行的循環校準包括前臺校準和后臺校準，并在后臺校準中實時調整運算放大器的增益，可以校準溫度、電源電壓變化等因素帶來的增益影響，從而提聞ADC的有效精度。
[0056]具體地，第一級逐次逼近型模數轉換器11與第二級逐次逼近型模數轉換器12的工作時序如圖2，其中，T表示一個周期。如圖2所示，在前1/4T內，第一級逐次逼近型模數轉換器11進行采樣，在后續1/2T內，第一級逐次逼近型模數轉換器11進行逐次比較以進行模數轉換，而在最后的1/4T內，運算放大器13將第一級逐次逼近型模數轉換器11采樣的殘余信號傳送至第二級逐次逼近型模數轉換器12，即相當于第二級逐次逼近型模數轉換器12進行采樣操作。而在下一個周期，在其前3/4T內，第二級逐次逼近型模數轉換器12將上個周期采樣來的信號進行模數轉換，依次類推。
[0057]在本發明實施例中，如圖3所示，第一級逐次逼近型模數轉換器11包括:第一逐次逼近型邏輯電路(SAR logic) 111、第一比較器112、第一電容陣列113以及第二電容陣列114。其中，第一電容陣列113由多個電容所組成，如包括電容Ctl, C1,…，Cmsb，其中，Cmsb為最高位電容，Ctl為最低位電容。每個電容的第一端連接第一比較器112的第一端,并且還通過開關SI接地，而每個電容的第二端分別通過一個對應的控制開關而連接至第一輸入信號Vin或者參考電平，其中，參考電平包括共模電平Vm、第一參考電平+Vk、或第二參考電平-VK。第二電容陣列114由多個電容所組成，與第一電容陣列113具有相同的結構。每個電容的第一端連接第一比較器112的第二端，并且還通過開關S2接地，而每個電容的第二端也分別通過一個對應的控制開關而連接至第二輸入信號Vip或者上述參考電平；此外，第一電容陣列113的每個電容的第一端也分別連接至運算放大器13的第一端，而第二電容陣列114的每個電容的第一端也分別連接至運算放大器13的第二端。第一比較器112的輸出端連接第一逐次逼近型邏輯電路111，而第一逐次逼近型邏輯電路111連接每一個控制開關并通過控制每一個控制開關而將第一電容陣列113和第二電容陣列114中的每個電容的第二端選擇性地連接至第一輸入信號Vin、第二輸入信號Vip或參考電平中的任意一個。
[0058]在本發明實施例中，第一級逐次逼近型模數轉換器11采用了基于共模電平的電容翻轉模式，即采用底板進行采樣。當第一級逐次逼近型模數轉換器11進行采樣時，開關SI和開關S2閉合,此時,第一電容陣列113中每個電容的第二端連接至第一輸入信號Vin,而第二電容陣列114中每個電容的第二端連接至第二輸入信號Vip，以進行底板采樣。采樣后，開關SI和開關S2斷開，第一電容陣列113和第二電容陣列114中的每個電容的第二端連接至共模電平VM。第一級逐次逼近型模數轉換器11中的第一比較器112進行逐次比較，即第一電容陣列113和第二電容陣列114中從最高位電容Cmsb至低位電容C1進行逐位比較，由比較結果而決定第一電容陣列113和第二電容陣列114中的每個電容的第二端是向第一參考電平+Vk進行翻轉還是向第二參考電平_%進行翻轉，其中第一電容陣列113和第二電容陣列114中的每個電容的第二端的翻轉方向是正好相反的，也就是說，如果第一電容陣列113中某位電容的第二端是向第一參考電平+Vk翻轉，則第二電容陣列114中對應位的電容的第二端是向第二參考電平-Vk翻轉。如此不斷進行比較，直至最后一位。比較時，未進行比較的其它低位電容都是先連接在共模電平上的。最低位電容Ctl在采樣時并不連接至輸入信號，而是連接至第一參考電平+Vk或者第二參考電平-Vk，其由偽隨機信號PN進行控制，這樣便在信號輸入端注入了一個LSB (Least Significant Bit,最低有效位)的偽隨機信號PN。
[0059]因此，在比較完成后，第一電容陣列113和第二電容陣列114中除最低位電容Ctl外的其它電容的第二端分別選擇性地連接第一參考電平+Vk或者第二參考電平_VR，而第一電容陣列113和第二電容陣列114中的最低位電容Ctl的第二端上被施加偽隨機信號PN。如此完成對輸入信號的模數轉換。此外，第一級逐次逼近型模數轉換器11未進行模數轉換的殘余信號通過運算放大器13而傳遞至第二級逐次逼近型模數轉換器12。
[0060]第二級逐次逼近型模數轉換器12與第一級逐次逼近型模數轉換器11的結構類似，其也包括如圖3所示的各種元件，并采用與第一級逐次逼近型模數轉換器11相同的方法而對運算放大器13所輸出的放大的殘余信號進行相關的模數轉換。其中，圖4為第二級逐次逼近型模數轉換器12在某一時刻的狀態示意圖。
[0061]其中，兩個電容陣列中，最左邊為最高有效位(Most Significant Bit，MSB)。電容Catt為衰減電容，用于權值匹配以及調整共模電平的大小和電容陣列中總電容的大小。第二級逐次逼近型模數轉換器12采樣結束后，進行第一次比較:當MSB=O,即Vip〈Vin時，比較器122正輸入端的電容陣列的最高有效位接Vref電平，而比較器122負輸入端的電容陣列的最高有效位接O電平。而當MSB=I,即Vip>Vin時，比較器122正輸入端的的最高有效位接O電平，比較器122負輸入端的電容陣列的最高有效位接Vref電平。如此比較器122正輸入端的電容陣列和比較器122負輸入端的電容陣列的最高有效位電容有一半向相反方向翻轉。之后，依次不斷重復上述過程直至最低位。可見，在本發明實施例中，僅使用了比較邏輯就可以實現模數轉換，因此不會耗費很大的數字面積。
[0062]在本發明實施例中，為解決運算放大器13與第一級逐次逼近型模數轉換器11和第二級逐次逼近型模數轉換器12中的第一比較器112和比較器122的失配，需要進行校準，包括前臺校準和后臺校準。在前臺校準中，第一級逐次逼近型模數轉換器11將第一電容陣列113和第二電容陣列114中的每個電容的第二端接共模電平VM，即第一級逐次逼近型模數轉換器11的輸入信號為0，以進行采樣、比較，調整第一比較器112的失配，具體地，不斷對輸入信號進行采樣和比較，并統計最高有效位電容的第二端連接第一參考電平+Vk或第二參考電平-Vk的概率，不斷調整第一比較器112失配校準的大小與方向，直至第一電容陣列113和第二電容陣列114中最高有效位電容的第二端接第一參考電平+Vk*第二參考電平-Vk的概率均為50%，則完成了第一級模轉換器11的校準。同理，第二級逐次逼近型模數轉換器12將比較器122正負輸入端的兩個電容陣列中的每個電容的第二端連接共模電平即第二級逐次逼近型模數轉換器12的輸入信號為0，以進行采樣和比較，調整第二比較器的失配，直至比較器122正負輸入端的兩個電容陣列中最高有效位電容的第二端接第一參考電平+Vk或第二參考電平-Vk的概率均為50%。然后，數字校準控制邏輯電路14將第一電容陣列113和第二電容陣列114中的每個電容接至共模電平Vm，即輸入信號為0，調整運算放大器13的增益，使第一級逐次逼近型模數轉換器11會有兩種輸出011...1和100...0，經運算放大器13和第二級逐次逼近型模數轉換器12后輸出的偏差達到預設值。其中，011...1表示第一級逐次逼近型模數轉換器的輸出為’ -O’，100...0表示第一級逐次逼近型模數轉換器的輸出為’+O’。如此就完成了前臺校準，有利于提高ADC的有效精度，并且在前臺校準中僅使用了比較邏輯。
[0063]后臺校準請一并參閱圖1和圖5，其中圖5描述了圖1所示的數字校準控制邏輯電路14的具體結構。如圖5所示，數字校準控制邏輯電路14包括:乘法器140、加法器141、減法器142、再量化單元143、相關器144、冗余校正單元145和運算器146。
[0064]后臺校準中，乘法器140用于將第一級逐次逼近型模數轉換器11的輸出Doutl乘以第一級逐次逼近型模數轉換器11各位的權值W，其中權值W包括運算放大器13的增益偏差信息等等。加法器141連接乘法器140和第二級模數轉換器12的輸出Dout2，以用于將乘法器140的輸出與第二級逐次逼近型模數轉換器12的輸出Dout2進行相加。減法器142連接加法器141并接收偽隨機量PN*Ta的數字量PN*Td，以用于將加法器141的輸出減去偽隨機量PN*Ta的數字量PN*Td后，得到校準后的數據并輸出校準后的數據。其中，校準后的數據為取出注入的偽隨機量PN*Ta后，還原的第一級逐次逼近型模數轉換器11的輸出。再量化單元143連接減法器142和運算器146，用于將校準后的數據施加權值W以進行再量化以得到再量化的第一級輸出Doutr和第二級輸出Dout2’。相關器144接收再量化單元143所輸出的再量化的第一級輸出Doutl’，并將再量化的第一級輸出Doutl ’與偽隨機信號PN取相關。冗余校正單元145連接相關器144，以將相關器144的輸出進行冗余校正。運算器146連接冗余校正單元145，以對冗余校正單元145的輸出進行最小均方算法運算后得到收斂的權值W，且乘法器140將該收斂的權值W與第一級逐次逼近型模數轉換器11的輸出相乘。重復上述過程以進行循環校準，以控制運算放大器13的增益，并得到數據輸出。其中，權值W包括運算放大器13的增益偏差信息，當冗余校正單元145的輸出為零時，則運算器146對冗余校正單元145的輸出進行最小均方算法運算后得到的收斂的權值為特定值WO，而輸出的校準后的數據即為循環校準后的輸出。
[0065]在本發明實施例中，第一級逐次逼近型模數轉換器11為權值小于2的逐次比較模數轉換器，循環校準后第一級逐次逼近型模數轉換器11收斂出各位的權值。第二級逐次逼近型模數轉換器12采用標準的二進制權值。當冗余校正單元145的輸出為零時，第一級逐次逼近型模數轉換器11各位的權值W收斂至一個特定值W0。其中，第一級逐次逼近型模數轉換器11中不同位的權值W收斂的特定值WO不一定相同。當權值W在環境條件變化時偏離特定值WO，則權值W需要進行循環校準，環境條件包括溫度、工藝角以及電源等。如圖6所示，如果權值W小于特定值WO至一定范圍q，即權值W小于W0-q時，則數字校準控制邏輯電路14增大運算放大器13的增益。反之，如果權值W大于特定值WO至一定范圍q，即權值W大于W0+q時，則數字校準控制邏輯電路14減小運算放大器13的增益，其中一定范圍q是通過測試獲取的。如此通過實時調整運算放大器13的增益，可以校準溫度、電源電壓變化等因素帶來的增益影響，從而提高ADC的有效精度。
[0066]綜上所述，在本發明實施例中，通過第一級逐次逼近型模數轉換器11完成輸入信號的數據采集和模數轉換，其中，第一級逐次逼近型模數轉換器11被施加有一個數字量已知的偽隨機量，第一級逐次逼近型模數轉換器11輸出的殘余信號通過運算放大器13進行放大并傳送至第二級逐次逼近型模數轉換器12，數字校準控制邏輯電路14根據第一級逐次逼近型模數轉換器11和第二級逐次逼近型模數轉換器12的輸出以及偽隨機量進行循環校準，以控制運算放大器13的增益，并得到數據輸出，循環校準包括前臺校準和后臺校準，并在后臺校準中實時調整運算放大器13的增益，可以校準溫度、電源電壓變化等因素帶來的增益影響，從而提聞ADC的有效精度。
[0067]圖7是本發明第二實施例的流水線逐次比較模數轉換器的自校準裝置的結構示意圖。如圖7所示，流水線逐次比較模數轉換器的自校準裝置20包括第一模數轉換器21、第二模數轉換器22、運算放大器23以及數字校準控制邏輯電路24，具體的工作過程與圖1相同，不再贅述。其中，運算放大器23可為電容式運算放大器，即采用電容編程進行相關的可編程校準的動態運算放大器。
[0068]請參見圖8，圖8為本發明第一實施例的流水線逐次比較模數轉換器的自校準方法的流程示意圖。如圖8所示，流水線逐次比較模數轉換器的自校準方法包括:
[0069]S10:通過第一級逐次逼近型模數轉換器完成輸入信號的數據采集和模數轉換，其中，所述第一級逐次逼近型模數轉換器被施加有一個數字量已知的偽隨機量。
[0070]Sll:通過運算放大器將第一級逐次逼近型模數轉換器輸出的殘余信號進行放大并傳送至第二級逐次逼近型模數轉換器，以驅動第二級逐次逼近型模數轉換器進行模數轉換。
[0071 ] 在本發明實施例中，前1/4周期內，通過第一級逐次逼近型模數轉換器對輸入信號進行采樣，后續1/2周期內，通過第一級逐次逼近型模數轉換器進行逐次比較以進行模數轉換，最后1/4周期內通過運算放大器將第一級逐次逼近型模數轉換器的殘余信號轉移至第二級逐次逼近型模數轉換器，即通過第二級逐次逼近型模數轉換器對第一級逐次逼近型模數轉換器的殘余信號進行采樣。而在下一個周期，前3/4周期內通過第二級逐次逼近型模數轉換器將上個周期采樣來的信號進行模數轉換。其中，運算放大器為可編程的電阻式運算放大器或者電容式運算放大器。
[0072]S12:根據第一級逐次逼近型模數轉換器和第二級逐次逼近型模數轉換器的輸出以及偽隨機量進行循環校準，以控制運算放大器的增益，并得到數據輸出。
[0073]在本發明實施例中，第一級逐次逼近型模數轉換器第二級逐次逼近型模數轉換器內部都包括比較器，并且比較器的兩輸入端各連接一個結構相同的電容陣列。第一級逐次逼近型模數轉換器和第二級逐次逼近型模數轉換器中的比較器都存在失配，運算放大器也存在失配，需要進行校準，校準包括前臺校準和后臺校準。其中，前臺校準的校準過程與模數轉換不能同時進行，不能校準由于環境變化引起的誤差，而后臺校準則可以校準由于環境變化引起的誤差。
[0074]在S12中，如圖10所示，后臺校準包括:
[0075]S123:將第一級逐次逼近型模數轉換器的輸出乘以第一級逐次逼近型模數轉換器各位的權值并與第二級逐次逼近型模數轉換器的輸出進行相加，其中，權值包括運算放大器的增益偏差信息。
[0076]在本發明實施例中，第一級逐次逼近型模數轉換器為權值小于2的逐次比較模數轉換器，循環校準后第一級逐次逼近型模數轉換器收斂出各位的權值。第二級逐次逼近型模數轉換器采用標準的二進制權值。
[0077]S124:將相加獲得的輸出減去偽隨機量的數字量得到校準后的數據并輸出校準后的數據。
[0078]其中，校準后的數據為取出注入的偽隨機量后還原的第一級逐次逼近型模數轉換器的輸出。
[0079]S125:將校準后的數據施加權值進行再量化以得到再量化的第一級輸出和第二級輸出。
[0080]S126:將再量化的第一級輸出與偽隨機量取相關并進行冗余校正，對冗余校正后的輸出進行最小均方算法運算后得到收斂的權值，且收斂的權值再與第一級逐次逼近型模數轉換器的輸出相乘，重復上述過程以進行循環校準，控制運算放大器的增益，并得到數據輸出；其中，當冗余校正后的輸出為零時，則輸出的校準后的數據即為循環校準后的輸出。
[0081]在S126中，權值在環境條件變化時偏離特定值，需要進行循環校準，環境條件包括溫度、工藝角以及電源等。當冗余校正后的輸出為零時，第一級逐次逼近型模數轉換器各位的權值收斂至一個特定值W0，當然不同位的權值收斂的特定值WO不一定相同。如果權值W小于特定值WO —定范圍，則增大運算放大器13的增益。如果權值大于特定值WO —定范圍，則減小運算放大器13的增益，其中一定范圍是通過測試獲取的。如此通過實時調整運算放大器的增益，可以校準溫度、電源電壓變化等因素帶來的增益影響，從而提高ADC的有效精度。
[0082]綜上所述，本發明通過第一級逐次逼近型模數轉換器完成輸入信號的數據采集和模數轉換，其中，第一級逐次逼近型模數轉換器被施加有一個數字量已知的偽隨機量；連接在第一級逐次逼近型模數轉換器和第二級逐次逼近型模數轉換器之間的運算放大器將第一級逐次逼近型模數轉換器輸出的殘余信號進行放大并傳送至第二級逐次逼近型模數轉換器，以驅動第二級逐次逼近型模數轉換器進行模數轉換；數字校準控制邏輯電路根據第一級逐次逼近型模數轉換器和第二級逐次逼近型模數轉換器的輸出以及偽隨機量進行循環校準，以控制運算放大器13的增益，并得到數據輸出，循環校準包括前臺校準和后臺校準，并實時調整運算放大器的增益，可以校準溫度、電源電壓變化等因素帶來的增益影響，從而提聞ADC的有效精度。
[0083]以上所述僅為本發明的實施例，并非因此限制本發明的專利范圍，凡是利用本發明說明書及附圖內容所作的等效結構或等效流程變換，或直接或間接運用在其他相關的【技術領域】，均同理包括在本發明的專利保護范圍內。
【權利要求】
1.一種流水線逐次比較模數轉換器的自校準裝置，其特征在于，所述裝置包括: 第一級逐次逼近型模數轉換器，用于完成輸入信號的數據采集和模數轉換，其中，所述第一級逐次逼近型模數轉換器被施加有一個數字量已知的偽隨機量； 第二級逐次逼近型模數轉換器； 運算放大器，連接在所述第一級逐次逼近型模數轉換器和所述第二級逐次逼近型模數轉換器之間，用于將所述第一級逐次逼近型模數轉換器輸出的殘余信號進行放大并傳送至所述第二級逐次逼近型模數轉換器，以驅動所述第二級逐次逼近型模數轉換器進行模數轉換；其中，所述第一級逐次逼近型模數轉換器被施加有一個數字量已知的偽隨機量； 數字校準控制邏輯電路，與所述第一級逐次逼近型模數轉換器、所述第二級逐次逼近型模數轉換器以及所述運算放大器連接，用于根據所述第一級逐次逼近型模數轉換器和所述第二級逐次逼近型模數轉換器的輸出以及所述偽隨機量進行循環校準，以控制所述運算放大器的增益，并得到數據輸出。
2.根據權利要求1所述的自校準裝置，其特征在于，所述數字校準控制邏輯電路包括: 乘法器，用于將所述第一級逐次逼近型模數轉換器的輸出乘以所述第一級逐次逼近型模數轉換器各位的權值，其中，所述權值包括所述運算放大器的增益偏差信息； 加法器，用于將所述乘法器的輸出與所述第二級逐次逼近型模數轉換器的輸出進行相加； 減法器，用于將所述加法器的輸出減去所述偽隨機量的數字量得到校準后的數據并輸出所述校準后的數據； 再量化單元，用于將所述校準后的數據施加所述權值進行再量化以得到再量化的第一級輸出和第二級輸出； 相關器，用于將所述再量化單元的第一級輸出與所述偽隨機量取相關； 冗余校正單元，用于將所述相關器的輸出進行冗余校正；以及運算器，用于對所述冗余校正單元的輸出進行最小均方算法運算后得到收斂的所述權值，且所述乘法器輸出的收斂的所述權值與所述第一級逐次逼近型模數轉換器的輸出相乘，重復上述過程以進行循環校準，控制所述運算放大器的增益，并得到數據輸出，其中，當所述冗余校正單元的輸出為零時，則輸出的所述校準后的數據即為循環校準后的輸出。
3.根據權利要求2所述的裝置，其特征在于，所述第一級逐次逼近型模數轉換器為權值小于2的逐次比較模數轉換器，當所述冗余校正單元的輸出為零時，所述權值收斂至一個特定值(WO)，其中，所述權值在環境條件變化時偏離所述特定值，需要進行循環校準，所述環境條件包括溫度、工藝角以及電源。
4.根據權利要求3所述的裝置，其特征在于，如果所述權值小于所述特定值(WO)—定范圍，則所述數字校準控制邏輯電路增大所述運算放大器的增益；如果所述權值大于特定值(WO) —定范圍，則所述數字校準控制邏輯電路減小所述運算放大器的增益，其中所述一定范圍是通過測試獲取的。
5.根據權利要求1所述的裝置，其特征在于，所述運算放大器為可編程的電阻式運算放大器或者電容式運算放大器。
6.根據權利要求1所述的自校準裝置，其特征在于，所述第一級逐次逼近型模數轉換器與所述第二級逐次逼近型模數轉換器分別包括:第一電容陣列，由多個電容所組成，其中，每個電容的第一端連接在一起，而每個電容的第二端分別通過一個對應的控制開關而連接至第一輸入信號或者參考電平，所述參考電平包括共模電平、第一參考電平、或第二參考電平； 第二電容陣列，由多個電容所組成，與所述第一電容陣列具有相同的結構，其中，每個電容的第一端連接在一起，而每個電容的第二端分別通過一個對應的控制開關連接至第二輸入信號或者所述參考電平； 第一逐次逼近型邏輯電路(SAR logic)，連接每一個所述控制開關并通過控制每一個控制開關將所述第一電容陣列和所述第二電容陣列中的每個電容的第二端連接至所述第一輸入信號、所述第二輸入信號或所述參考電平； 第一比較器，其中，所述第一比較器的第一輸入端連接所述第一電容陣列中的每個電容的第一端，所述第一比較器的第二輸入端連接所述第二電容陣列中的每個電容的第一端，而所述第一比較器的輸出端連接所述第一逐次逼近型邏輯電路； 其中，當進行采樣時，所述第一電容陣列中每個電容的第一端接第一輸入信號，所述第二電容陣列中每個電容的第一端接第二輸入信號，以進行底板采樣；采樣后，所述第一電容陣列和所述第二電容陣列中的每個電容的第一端接共模電平，第一比較器進行逐次比較，以使所述第一電容陣列和所述第二電容陣列中除最低位電容外的其它電容的第二端選擇接所述第一參考電平或所述第二參考電平，所述第一電容陣列和所述第二電容陣列中的最低位電容的第二端被施加所述偽隨機量。
7.根據權利要求6所述的自校準裝置，其特征在于，所述第一級逐次逼近型模數轉換器的所述第一電容陣列中每個電容的第一端還接所述運算放大器的第一端，所述第一級逐次逼近型模數轉換器的所述第二電容陣列中每個電容的第一端還接所述運算放大器的第二端，以使所述運算放大器將所述第一級逐次逼近型模數轉換器輸出的殘余信號進行放大并傳送至所述第二級逐次逼近型模數轉換器。
8.根據權利要求7所述的裝置，其特征在于， 所述第一級逐次逼近型模數轉換器還用于將其內部的所述第一電容陣列和所述第二電容陣列中的每個電容的第一端接共模電平，以進行采樣、比較，調整所述第一比較器的失配，直至所述第一電容陣列和所述第二電容陣列中最高有效位電容的第二端接所述第一參考電平或所述第二參考電平的概率均為50% ； 所述第二級逐次逼近型模數轉換器還用于將其內部的所述第一電容陣列和所述第二電容陣列中的每個電容的第一端接共模電平，以進行采樣、比較，調整所述第二比較器的失配，所述第一電容陣列和所述第二電容陣列中最高有效位電容的第二端接所述第一參考電平或所述第二參考電平的概率均為50% ； 所述數字校準控制器還用于將所述第一級逐次逼近型模數轉換器中的所述第一電容陣列和所述第二電容陣列中的每個電容接至共模電平，調整所述運算放大器的增益，使所述第一級逐次逼近型模數轉換器的兩種輸出011...1和100...0經所述運算放大器和所述第二級逐次逼近型模數轉換器后輸出的偏差達到預設值。
9.一種流水線逐次比較模數轉換器的自校準方法，其特征在于，所述方法包括: 通過第一級逐次逼近型模數轉換器完成輸入信號的數據采集和模數轉換，其中，所述第一級逐次逼近型模數轉換器被施 加有一個數字量已知的偽隨機量；通過運算放大器將所述第一級逐次逼近型模數轉換器輸出的殘余信號進行放大并傳送至第二級逐次逼近型模數轉換器，以驅動所述第二級逐次逼近型模數轉換器進行模數轉換； 根據所述第一級逐次逼近型模數轉換器和所述第二級逐次逼近型模數轉換器的輸出以及所述偽隨機量進行循環校準，以控制所述運算放大器的增益，并得到數據輸出。
10.根據權利要求9所述的自校準方法，其特征在于，所述根據所述第一級逐次逼近型模數轉換器和所述第二級逐次逼近型模數轉換器的輸出以及所述偽隨機量進行循環校準，以控制所述運算放大器的增益，并得到數據輸出的步驟包括: 將所述第一級逐次逼近型模數轉換器的輸出乘以所述第一級逐次逼近型模數轉換器各位的權值并與所述第二級逐次逼近型模數轉換器的輸出進行相加，其中，所述權值包括所述運算放大器的增益偏差信息； 將相加獲得的輸出減去所述偽隨機量的數字量得到校準后的數據并輸出所述校準后的數據； 將所述校準后的數據施加所述權值進行再量化以得到再量化的第一級輸出和第二級輸出； 將所述再量化的第一級輸出與所述偽隨機量取相關并進行冗余校準，對冗余校準后的輸出進行最小均方算法運算后得到收斂的所述權值，且所述收斂的所述權值再與所述第一級逐次逼近型模數轉換器的輸出相乘，重復上述過程以進行循環校準，控制所述運算放大器的增益，并得到數據輸出，其中，當所述冗余校準后的輸出為零時，則輸出的所述校準后的數據即為循環校準后的輸出。
11.根據權利要求10所述的方法，其特征在于，所述第一級逐次逼近型模數轉換器為權值小于2的逐次比較模數轉換器，當所述冗余校準后的輸出為零時，所述權值收斂至一個特定值(WO)，其中，所述權值在環境條件變化時偏離所述特定值，需要進行循環校準，所述環境條件包括溫度、工藝角以及電源。
12.根據權利要求11所述的方法，其特征在于，如果所述權值小于所述特定值(WO)—定范圍，則增大所述運算放大器的增益；如果所述權值大于特定值(WO) —定范圍，則減小所述運算放大器的增益，其中所述一定范圍是通過測試獲取的。
13.根據權利要求9所述的自校準方法，其特征在于，所述運算放大器為可編程的電阻式運算放大器或者電容式運算放大器。
【文檔編號】H03M1/10GK103888141SQ201410140352
【公開日】2014年6月25日 申請日期:2014年4月9日 優先權日:2014年4月9日
【發明者】李萌, 谷東明, 高洋 申請人:華為技術有限公司