一種消除直流失調電壓的運算放大器電路的制作方法
【專利摘要】本發明公開了一種消除直流失調電壓的運算放大器電路，包括兩個跨導增益單元、一個阻抗單元、四個開關、三個電容，其中第一跨導增益單元包括4個P型MOS管，第二跨導增益單元包含3個N型MOS管，它們采用尾電流偏置的差分對輸入結構，將差分輸入轉化為電流；阻抗單元包含4個P型MOS管和4個N型MOS管，采用單端輸出的套筒式共源共柵結構，將電流轉化為電壓并獲得足夠的增益；電容存儲因工藝偏差等因素引起的失調信號，在開關控制閉環下實現直流失調的負反饋，本發明提出的差分輸入單端輸出運算放大器，通過電容采樣失調信號，能有有效解決工藝偏差等因素導致的直流失調問題，電路結構簡單，能和標準CMOS工藝兼容，易于應用。
【專利說明】—種消除直流失調電壓的運算放大器電路
【技術領域】
[0001]本發明涉及一種運算放大器電路，尤其涉及一種消除直流失調電壓的運算放大器電路。
【背景技術】
[0002]如果運放輸入端電壓為0V，則輸出端電壓也應該為0V，但事實上，輸入端為OV時輸出端總有一定電壓，該電壓稱為失調電壓。近年來消費電子市場膨脹，集成電路電源領域也飛速發展，伴隨產品性能要求越來越高，對作為電源核心的基準電壓要求越來越苛刻。應用于帶隙基準電路中的運算放大器，其失調電壓往往被放大并且體現在基準輸出上，對基準精度影響很大，因此需要采取措施消除運放的直流失調。
【發明內容】
[0003]有鑒于現有技術的缺陷，本發明提供一種消除直流失調電壓的運算放大器電路，包括第一跨導增益單元、第二跨導增益單元、阻抗單元、開關和電容；
[0004]所述第一跨導增益單元(I)包括4個P型MOS管，分別為P型MOS管(MPl )、P型MOS管(MP2)、P型MOS管(MP3)和P型MOS管(MP4)，所述第一跨導增益單元(I)是共源共柵偏置做尾電流源式的差分輸入結構，將差分輸入電壓轉化為電流，所述P型MOS管(MPl)的漏極接所述P型MOS管(MP2)的源極，所述P型MOS管(MPl)的柵極接偏置電壓(Vpbl )，所述P型MOS管(MP2)的柵極接偏置電壓(Vpb2)，所述P型MOS管(MP3)的源級、所述P型MOS管(MP4)的源級和所述P型MOS管(MP2)的漏級相連，所述P型MOS管(MP3)的柵極和所述P型MOS管(MP4)的柵極分別接放大器電路的差分輸入端Vin和Vip ；
[0005]所述第二跨導增益單元(2)包括3個N型MOS管，分別為N型MOS管(麗I)、N型MOS管(麗2)和N型MOS管(麗3)，所述第二跨導增益單元是尾電流偏置的差分對結構，所述N型MOS管(麗I)的源極、所述N型MOS管(麗2)的源極和所述N型MOS管(麗3)的漏級接在一起，所述N型MOS管(麗3)的柵極接偏置電壓(VnbI)；
[0006]所述阻抗單元包含4個P型MOS管，分別為P型MOS管(MP5)、P型MOS管(MP6)、P型MOS管(MP7)和P型MOS管(MP8)，和4個N型MOS管，分別為N型MOS管(MN4)、N型MOS管(麗5)、N型MOS管(MN6)和N型MOS管(麗7)，所述阻抗單元是單端輸出的套筒式共源共柵結構，將電流信號轉化為電壓信號，并產生足夠的增益，所述P型MOS管(MP5)的漏級接所述P型MOS管(MP6)的源極，所述P型MOS管(MP7)的漏級接所述P型MOS管(MP7)的源極，所述P型MOS管(MP5)的柵極、所述P型MOS管(MP7)的柵極與所述偏置電壓(Vpbl)連接，所述P型MOS管(MP6)的柵極、所述P型MOS管(MP8)的柵極與偏置電壓(Vpb2)連接，所述P型MOS管(MP6)的漏級、所述N型MOS管(MN4)的柵極、所述N型MOS管(MN4)的漏級以及所述N型MOS管(麗5)的柵極接在一起，所述N型MOS管(MN4)的源極、所述N型MOS管(MN6)的柵極、所述N型MOS管(MN6)的漏級以及所述N型MOS管(MN7)的柵極接在一起，所述N型MOS管(麗5)的源極和所述N型MOS管(麗7)的漏級接在一起。[0007]所述開關控制運算放大器電路的工作模式，在采樣階段，運算放大器電路對失調信號進行采樣并將失調信號存儲在電容上，在失調消除階段，運算放大器電路形成直流失調的負反饋，減小運算放大信號的的失調。
[0008]進一步地，所述第一跨導增益單元中所述P型MOS管(MP3)的漏極與所述N型MOS管(MN4)的源極、N型MOS管(MN6)的柵極、N型MOS管(MN6)的漏級相連，P型MOS管(MP4)的漏極與N型MOS管(麗5)的源極和N型MOS管(麗7)的漏級相連。
[0009]進一步地，所述第二跨阻增益單元中所述N型MOS管(麗I)的漏極與所述阻抗單元中所述P型MOS管(MP5)的漏極和所述P型MOS管(MP6)的源極相連，所述N型MOS管(麗2)的漏極與所述P型MOS管(MP7)的漏極和所述P型MOS管(MP8)的源極相連。
[0010]進一步地，所述開關為時鐘控制開關，數量為4個，分別為開關(SI)、開關(S2)、開關(S3)和開關(S4)，為匹配開關，所述開關(SI)、所述開關(S3)和所述開關(S4)是同向時鐘控制開關，所述開關(S2)是與S1、S3、S4反向且不交疊的時鐘控制開關。
[0011]進一步地，所述電容的數量為3個，分別為電容(Cl)、電容(C2)和電容(C3)，為匹配電容，電容(C3)的電容量大于所述電容(Cl)和所述電容(C2)的電容量，電容(C3)為大電容。
[0012]進一步地，所述開關(SI)的兩端分別與所述第一跨阻增益單元中的所述P型MOS管(MP4)的柵極和所述P型MOS管(MP3)的柵極相連，所述開關(S2)的兩端分別與所述P型MOS管(MP8)的漏極和輸出端(Vout)相連，所述開關(S3)的兩端分別與所述P型MOS管(MP8)的漏極和所述電容(Cl)的正極相連，所述開關(S4)分別與所述輸出端(Vout)和所述電容(C2)的正極相連，所述電容(C3)的正極與所述輸出端(Vout)相連，和地(GND)相連。
[0013]本發明提供的一種消除直流失調電壓的運算放大器電路，包括兩個跨導增益單元、一個阻抗單元、四個開關、三個電容，其中第一跨導增益單元包括4個P型MOS管，第二跨導增益單元包含3個N型MOS管，它們采用尾電流偏置的差分對輸入結構，將差分輸入轉化為電流；阻抗單元包含4個P型MOS管和4個N型MOS管，采用單端輸出的套筒式共源共柵結構，將電流轉化為電壓并獲得足夠的增益；電容存儲因工藝偏差等因素引起的失調信號，在開關控制閉環下實現直流失調的負反饋，從而實現放大器低的直流失調。本發明實現了一種差分輸入單端輸出運算放大器，通過電容采樣失調信號，能有有效解決工藝偏差等因素導致的直流失調問題，電路結構簡單，能和標準CMOS工藝兼容，易于應用。
[0014]以下將結合附圖對本發明的構思、具體結構及產生的技術效果作進一步說明，以充分地了解本發明的目的、特征和效果。
【專利附圖】
【附圖說明】
[0015]圖1是本發明的一個較佳具體實施例的電路圖；
[0016]圖2是本發明的一個較佳具體實施例在工作過程中開關的狀態。
【具體實施方式】
[0017]圖1為本發明的一個較佳具體實施例的電路圖，即一種消除直流失調電壓的運算放大器電路的電路圖，包括第一跨導增益單元1、第二跨導增益單元2、阻抗單元3、開關和電容；第一跨導增益單元包括4個P型MOS管，分別為P型MOS管MP1、P型MOS管MP2、P型MOS管MP3和P型MOS管MP4，第一跨導增益單元是共源共柵偏置做尾電流源式的差分輸入結構，將差分輸入電壓轉化為電流，P型MOS管MPl的漏極接P型MOS管MP2的源極，P型MOS管MPl的柵極接偏置電壓Vpbl，P型MOS管MP2的柵極接偏置電壓Vpb2，P型MOS管MP3的源級、P型MOS管MP4的源級和P型MOS管MP2的漏級相連，P型MOS管MP3的柵極和P型MOS管MP4的柵極分別接放大器電路的差分輸入端Vin和Vip ;第二跨導增益單元包括3個N型MOS管，分別為N型MOS管^1、N型MOS管麗2和N型MOS管麗3，第二跨導增益單元是尾電流偏置的差分對結構，N型MOS管麗I的源極、N型MOS管麗2的源極和N型MOS管麗3的漏級接在一起，N型MOS管麗3的柵極接偏置電壓Vnbl ;阻抗單元包含4個P型MOS管，分別為P型MOS管MP5、P型MOS管MP6、P型MOS管MP7和P型MOS管MP8，和4個N型MOS管，分別為N型MOS管MN4、N型MOS管MN5、N型MOS管(MN6)和N型MOS管(MN7)，阻抗單元是單端輸出的套筒式共源共柵結構，將電流信號轉化為電壓信號，并產生足夠的增益，P型MOS管MP5的漏級接P型MOS管MP6的源極，P型MOS管MP7的漏級接P型MOS管MP7的源極，P型MOS管MP5的柵極、P型MOS管MP7的柵極與偏置電壓Vpbl連接，P型MOS管MP6的柵極、P型MOS管MP8的柵極與偏置電壓Vpb2連接，P型MOS管MP6的漏級、N型MOS管MN4的柵極、N型MOS管MN4的漏級以及N型MOS管MN5的柵極接在一起，N型MOS管(MN4)的源極、N型MOS管MN6的柵極、N型MOS管MN6的漏級以及N型MOS管麗7的柵極接在一起，N型MOS管麗5的源極和N型MOS管麗7的漏級接在一起。開關控制運算放大器電路的工作模式，在采樣階段，運算放大器電路對失調信號進行采樣并將失調信號存儲在電容上，在失調消除階段，運算放大器電路形成直流失調的負反饋，減小運算放大信號的的失調。第一跨導增益單元中P型MOS管MP3的漏極與MN4源極、MN6柵極、MN6漏級相連，MP4漏極與麗5源極、麗7漏級相連；第二跨阻增益單元中N型MOS管麗I的漏極與阻抗單元中P型MOS管MP5的漏極和P型MOS管MP6的源極相連，N型MOS管麗2的漏極與P型MOS管(MP7)的漏極和P型MOS管(MP8)的源極相連。開關為時鐘控制開關，數量為4個，分別為開關S1、開關S2、開關S3和開關S4，為匹配開關，開關S1、開關S3和開關S4是同向時鐘控制開關，開關S2是與S1、S3、S4反向且不交疊的時鐘控制開關。電容的數量為3個，分別為電容Cl、電容C2和電容C3，為匹配電容，電容C3的電容量大于電容Cl和電容C2的電容量，電容C3為大電容。開關SI的兩端分別與第一跨阻增益單元中的P型MOS管MP4的柵極和P型MOS管MP3的柵極相連，開關S2的兩端分別與P型MOS管MP8的漏極和輸出端Vout相連，開關S3的兩端分別與P型MOS管MP8的漏極和電容Cl的正極相連，開關S4分別與輸出端Vout和電容C2的正極相連，電容C3的正極與輸出端Vout相連，和地GND相連。
[0018]如圖2所示為消除直流失調電壓的運算放大器電路工作過程中開關的狀態，其中開關斷開時電平高，開關閉合電平低。在Tl時間段，開關S1、開關S3、開關S4閉合，開關S2斷開，這一階段為失調采樣階段，運算放大器的輸入電壓為0，可認為由于工藝誤差等因素導致的失調電壓是運放的輸入，電容C3是大電容，從而電容C2上的電壓也是固定的，運算放大器的失調電壓被電容Cl和電容C2采樣；在12時間段，開關S1、開關S3很開關S4斷開，開關S2閉合，運算放大器在正常放大模式下，第一跨導增益單元中P型MOS管MP3的柵極和P型MOS管MP4的柵極分別接運算放大器的差分輸入端Vin和Vip，存儲在電容Cl和電容C2上的直流失 調電壓形成了直流失調的負反饋，從而減小直流失調對運算放大器的影響。T3時間段電路工作和Tl時間段相同，Τ4時間段電路工作和Τ2時間段相同，經過多個周期的迭代能逐漸消除運算放大器的直流失調。
[0019]以上詳細描述了本發明的較佳具體實施例，實現了一種差分輸入單端輸出的運算放大器，通過電容采樣失調信號，能有有效解決工藝偏差等因素導致的直流失調問題，電路結構簡單，能和標準CMOS工藝兼容，易于應用。
[0020]應當理解，本領域的普通技術無需創造性勞動就可以根據本發明的構思作出諸多修改和變化。因此，凡本【技術領域】中技術人員依本發明的構思在現有技術的基礎上通過邏輯分析、推理或者有限的實驗可以得到的技術方案，皆應在由權利要求書所確定的保護范圍內。
【權利要求】
1.一種消除直流失調電壓的運算放大器電路，其特征在于:包括第一跨導增益單元(I)、第二跨導增益單元(2)、阻抗單元(3)、開關和電容；所述第一跨導增益單元(I)和所述第二跨導增益單元(2)均分別與所述阻抗單元(3)電連接； 所述第一跨導增益單元(I)包括4個P型MOS管，分別為P型MOS管(MPl )、P型MOS管(MP2)、P型MOS管(MP3)和P型MOS管(MP4)，所述第一跨導增益單元(I)是共源共柵偏置做尾電流源式的差分輸入結構，將差分輸入電壓轉化為電流，所述P型MOS管(MPl)的漏極接所述P型MOS管(MP2)的源極，所述P型MOS管(MPl)的柵極接偏置電壓(Vpbl )，所述P型MOS管(MP2)的柵極接偏置電壓(Vpb2)，所述P型MOS管(MP3)的源級、所述P型MOS管(MP4)的源級和所述P型MOS管(MP2)的漏級相連，所述P型MOS管(MP3)的柵極和所述P型MOS管(MP4)的柵極分別接放大器電路的差分輸入端(Vin)和(Vip)； 所述第二跨導增益單元(2)包括3個N型MOS管，分別為N型MOS管(麗I )、N型MOS管(麗2)和N型MOS管(麗3)，所述第二跨導增益單元(2)是尾電流偏置的差分對結構，所述N型MOS管(麗I)的源極、所述N型MOS管(麗2)的源極和所述N型MOS管(麗3)的漏級接在一起，所述N型MOS管(麗3)的柵極接偏置電壓(VnbI)； 所述阻抗單元(3)包含4個P型MOS管，分別為P型MOS管(MP5)、P型MOS管(MP6)、P型MOS管(MP7)和P型MOS管(MP8)，和4個N型MOS管，分別為N型MOS管(MN4)、N型MOS管(麗5)、N型MOS管(MN6)和N型MOS管(麗7)，所述阻抗單元(3)是單端輸出的套筒式共源共柵結構，將電流信號轉化為電壓信號，并產生足夠的增益，所述P型MOS管(MP5)的漏級接所述P型MOS管(MP6)的源極，所述P型MOS管(MP7)的漏級接所述P型MOS管(MP7)的源極，所述P型MOS管(MP5)的柵極、所述P型MOS管(MP7)的柵極與所述偏置電壓(Vpbl)連接，所述P型MOS管(MP6)的柵極、所述P型MOS管(MP8)的柵極與偏置電壓(Vpb2)連接，所述P型MOS管(MP6)的漏級、所述N型MOS管(MN4)的柵極、所述N型MOS管(MN4)的漏級以及所述N型MOS管(麗5)的柵極接在一起，所述N型MOS管(MN4)的源極、所述N型MOS管(MN6)的柵極、所述N型MOS管(MN6)的漏級以及所述N型MOS管(MN7)的柵極接在一起，所述N型MOS管(麗5)的源極和所述N型MOS管(麗7)的漏級接在一起。
2.如權利要求1所述的一種消除直流失調電壓的運算放大器電路，其特征在于，所述第一跨導增益單元(I)中所述P型MOS管(MP3)的漏極與所述N型MOS管(MN4)的源極、N型MOS管(MN6)的柵極、N型MOS管(MN6)的漏級相連，P型MOS管(MP4)的漏極與N型MOS管(麗5)的源極和N型MOS管(麗7)的漏級相連。
3.如權利要求1所述的一種消除直流失調電壓的運算放大器電路，其特征在于，所述第二跨阻增益單元(2)中所述N型MOS管(麗I)的漏極與所述阻抗單元(3)中所述P型MOS管(MP5)的漏極和所述P型MOS管(MP6)的源極相連，所述N型MOS管(麗2)的漏極與所述P型MOS管(MP7)的漏極和所述P型MOS管(MP8)的源極相連。
4.如權利要求1所述的一種消除直流失調電壓的運算放大器電路，其特征在于，所述開關為時鐘控制開關，數量為4個，分別為開關(SI)、開關(S2)、開關(S3)和開關(S4)，為匹配開關，所述開關(SI)、所述開關(S3)和所述開關(S4)是同向時鐘控制開關，所述開關(S2)是與S1、S3、S4反向且不交疊的時鐘控制開關。
5.如權利要求4所述的一種消除直流失調電壓的運算放大器電路，其特征在于，所述電容的數量為3個，分別為電容(Cl)、電容(C2)和電容(C3)，為匹配電容，電容(C3)的電容量大于所述電容(Cl)和所述電容(C2)的電容量。
6.如權利要求5所述的一種消除直流失調電壓的運算放大器電路，其特征在于，所述開關(SI)的兩端分別與所述第一跨阻增益單元(I)中的所述P型MOS管(MP4)的柵極和所述P型MOS管(MP3)的柵極相連，所述開關(S2)的兩端分別與所述P型MOS管(MP8)的漏極和輸出端(Vout)相連，所述開關(S3)的兩端分別與所述P型MOS管(MP8)的漏極和所述電容(Cl)的正極相連，所述開關(S4)分別與所述輸出端(Vout)和所述電容(C2)的正極相連，所 述電容(C3 )的正極與所述輸出端(Vout)相連，和地(GND )相連。
【文檔編號】H03F3/45GK103956981SQ201410137208
【公開日】2014年7月30日 申請日期:2014年4月4日 優先權日:2014年4月4日
【發明者】江亮 申請人:嘉興禾潤電子科技有限公司