全數字零電壓切換的制作方法

全數字零電壓切換的制作方法
【專利摘要】本發明涉及全數字零電壓切換。功率效率是功率放大器的重要設計要求。為了改進功率效率，本公開中所提出的解決方案包括一種用于通過所要電流脈沖形狀來直接驅動切換功率放大器的全數字零電壓切換設備。所述設備包括數字引擎和數/模轉換器（DAC）。所述數字引擎處理基帶數據且產生數字輸出。所述數字引擎的所述數字輸出驅動所述DAC來產生具有所述所要電流脈沖形狀的數控電流輸出。使用所述數控電流輸出來直接驅動所述切換功率放大器以改進功率效率。包含以數字形式產生的電流脈沖的所述數控電流輸出由所述數字引擎和所述DAC準確地控制，且因此允許所述切換功率放大器以比常規功率放大器高的功率效率來最佳地操作。
【專利說明】全數字零電壓切換
[0001]優先權數據
[0002]本非臨時專利申請受益于或主張以下申請的優先權:2013年3月15日提交的標題為 “DUTY CYCLE DETECT1N CIRCUIT FOR DOUBLE DATA RATE CONVERTER” 的第61/799，723號美國臨時申請(代理人案號為26256-0146-P/APD4710-1-US) ；2013年3月15日提交的標題為“DIGITAL SWITCHING”的第61/787，733號美國臨時申請(代理人案號為 26256-0148-P/APD4674-1-US) ；2013 年 3 月 15 日提交的標題為 “RAD1 FREQUENCY (RF)DOMAIN DIGITAL PREDISTORT1N(DPD) ” 的第 61/801, 549 號美國臨時申請(代理人案號為 26256-0149-P/APD4673-1-US) ;2013 年 8 月 19 日提交的標題為 “HIGH OUTPUT POWERDIGITAL-T0-ANAL0G CONVERTER SYSTEM”的第61/867，233號美國臨時申請(代理人案號為26256-0197-P/ACQ165-1-US)。這些所參考的專利申請特此全部以引用的方式并入本文中。

【技術領域】
[0003]本公開屬于射頻(RF)功率放大器的【技術領域】。更明確地說，本公開屬于使用數/模轉換器(DAC)來控制功率放大器中的信號電流以優化其功率效率的【技術領域】。

【背景技術】
[0004]功率放大器(PA)在如今的電子學中有許多重要應用，其中之一是射頻發射器中的功率放大器的應用，其中將低功率信號放大成具有相當大功率的較大信號以用于驅動發射器的天線。功率放大器是發射信號鏈中的最薄弱環節之一。在過去幾年里，已開發出或重新發現了許多新的PA架構，以改進線性、效率、帶寬和輸出功率。
[0005]功率放大器具有許多類別，例如A類、AB類、B類、C類、E類或F類放大器。A類功率放大器是最低效的。功率放大器使用AB類、B類或C類配置，其中與A類相比，功率驅動晶體管接通持續完整循環的相應較小分數，以改進效率。圖1展示A類、AB類、B類和C類放大器的說明性電流波形。這些放大器的效率極大地依賴于相對于電壓波形來控制電流波形，以便最小化功率耗散。然而，用于控制電流波形的解決方案已不足以實現最佳效率。


【發明內容】

[0006]功率效率是功率放大器的重要設計要求。為了改進功率效率，本公開中所提出的解決方案包括一種用于通過所要電流脈沖形狀來直接驅動切換功率放大器的全數字零電壓切換設備。所述設備包括數字引擎和數/模轉換器(DAC)。所述數字引擎處理基帶數據且產生數字輸出。所述數字引擎的所述數字輸出驅動所述DAC來產生具有所述所要電流脈沖形狀的數控電流輸出。使用所述數控電流輸出來直接驅動所述切換功率放大器以改進功率效率。包含以數字形式產生的電流脈沖的所述數控電流輸出由所述數字引擎和所述DAC準確地控制，且因此允許所述切換功率放大器以比常規功率放大器高的功率效率來最佳地操作。

【專利附圖】

【附圖說明】
[0007]圖1展示A類、AB類、B類和C類放大器的說明性電流波形；
[0008]圖2展示根據本公開的一些實施方案的模型化為開關的說明性E類功率放大器；
[0009]圖3A展示根據本公開的一些實施方案的具有奇數諧波閉塞濾波器的說明性F類功率放大器；
[0010]圖3B展示根據本公開的一些實施方案的F類功率放大器的說明性電壓波形和示范性電流波形；
[0011]圖4展示用于驅動功率放大器的系統；
[0012]圖5展示常規數/模轉換器可產生的說明性波形；
[0013]圖6展示根據本公開的一些實施方案的高能效功率放大器中所使用的說明性波形；
[0014]圖7展示根據本公開的一些實施方案的用于驅動功率放大器的經改進系統；
[0015]圖8展示根據本公開的一些實施方案的說明性電壓波形、電流波形的說明性所要形狀以及說明性數控電流輸出；
[0016]圖9展示根據本公開的一些實施方案的用于驅動功率放大器的經改進系統的示范性實現方式；
[0017]圖10展示根據本公開的一些實施方案的用于驅動功率放大器的經改進系統的示范性實現方式；
[0018]圖11展示說明根據本公開的一些實施方案的用于使用一個或多個數/模轉換器(DAC)通過零電壓切換來優化切換功率放大器的功率效率的方法的示范性流程圖；
[0019]圖12展示根據本公開的一些實施方案的具有用于驅動功率放大器的經改進系統的示范性發射器系統；并且
[0020]圖13展示根據本公開的一些實施方案的具有用于驅動功率放大器的經改進系統的示范性發射器系統。

【具體實施方式】
[0021]理解功率放大器的功率效率以及零電壓切換
[0022]通過使用其中將功率驅動晶體管作為開關來操作的E類和F類配置，對功率放大器的功率效率的進一步改進是可能的。圖2展示模型化為開關的說明性E類功率放大器。當閉合時，開關具有低電阻阻抗，且當打開時，開關具有高電阻。如果開關(即，驅動晶體管)接通，那么輸出電壓接近零。因此，最大電流流經開關，并且開關上的電壓非常小。相反，如果開關斷開，那么輸出電壓較高。因此，無電流或極小電流流經所述開關，并且開關上的電壓較高。在兩種情況下，開關功率耗散極小，從而優化效率。
[0023]實際上，歸因于其中功率由晶體管耗散的電流與電壓波形的重疊，E類放大器具有功率效率限制。缺乏對電流波形的恰當控制可進一步加重功率耗散問題。F類放大器可進一步改進此重疊。圖3A展示根據本公開的一些實施方案的具有奇數諧波閉塞濾波器的說明性F類功率放大器。這些說明性諧波閉塞濾波器允許電壓組合方波形，以減少電壓與電流波形之間的重疊量。圖3B展示根據本公開的一些實施方案的F類功率放大器的說明性電壓波形和示范性電流波形。通過添加阻止奇數諧波到達負載的濾波器，在漏極處峰化回來使得波形較方(例如，在波形的峰值最大值和最小值處較平)，從而減少電壓電流波形重疊，且進而改進功率效率。
[0024]用于驅動功率放大器的實例性系統及其無效性
[0025]為了用這些波形驅動功率放大器，通常使用高速數/模轉換器(DAC)來驅動以多種類別的放大器中的任一者來配置的放大器的輸入。舉例來說，可使用DAC來接通F類功率放大器的切換晶體管的柵極電壓，因此漏極電壓較低，且電流最高，以得到最佳功率耗散。圖4展示用于驅動功率放大器的此類系統。所述系統需要用于正交調制器接口的中間電流到電壓轉換級。此要求會增加系統復雜性和低效性。此外，具有電流到電壓轉換增加了整個系統的組件數目以及功率消耗。
[0026]數/模轉換器(DAC)所產生的波形以及信號波形的形狀
[0027]圖5展示常規數/模轉換器(DAC)可產生的說明性波形。DAC通常在頻譜上驅動原始射頻信號(圖5中描繪)，且需要對所述信號進行再成形以改進功率放大器(PA)性能。圖6展示根據本公開的一些實施方案的高能效功率放大器中所使用的說明性波形。以較高效率和線性來驅動PA的合意信號(圖6中描繪)與現存系統中的DAC所產生的信號看起來差別很大。本公開的系統和方法可高效地填補所述間隙/差異。
[0028]經改講的系統:全數字零電壓切換(ZVS)
[0029]為了提供合意信號以及信號波形的相應形狀(如圖6中所示)，使用全數字ZVS系統來同時優化PA線性和效率，同時實現較大帶寬。全數字ZVS系統對圖4中所示的發射架構進行改進。具體地說，經改進的解決方案提供對進入功率放大器中的電流脈沖的形狀的全數字控制，以優化射頻轉換的功率效率。此外，經改進的解決方案涉及具有以數字形式產生的電流輸出的高效率功率放大器，所述電流輸出包含來自數/模轉換器(DAC)的電流脈沖，以改進RF轉換的效率。
[0030]圖7展示根據本公開的一些實施方案的用于驅動功率放大器的經改進系統。所述系統包括使用一個或多個數/模轉換器(DAC) 702通過零電壓切換來優化切換功率放大器703的功率效率的設備。如圖所示，將切換功率放大器703模型化為具有驅動晶體管704的開關。Vbase706 (例如，用于提供基極電壓的模塊，或本文稱為基極電壓產生器)連接到晶體管704的基極，并且將漏極電流表示為ID，且將晶體管704上的電壓表示為VD。此系統中的Id和Vd的所要信號波形可對應于圖6的Id (A)和Vd (V)的示范性波形(其也在本公開的稍后部分中在圖8中展示)，用于實現零電壓切換以改進功率效率。
[0031]所述設備包括DAC702，其具有驅動切換功率放大器703的數控電流輸出，其中DAC702的數控電流輸出連接到切換功率放大器703的驅動晶體管704的發射極。此配置相當于將雙極晶體管用作驅動晶體管的共基極配置，或等效地，此配置相當于(金屬氧化物半導體)場效應晶體管作為驅動晶體管(其中數控電流輸出將連接到驅動晶體管的源極)的共柵極配置。通過控制發射極電流，數控電流輸出允許也控制ID。DAC702以高取樣速率操作，例如在千兆赫范圍內操作，使得可更準確地控制發射極和集電極電流的所要電流脈沖形狀。當切換放大器接通時，發射極/集電極電流較高，且晶體管上的電壓較低，因此，功率放大器的功率耗散可最小化。
[0032]所述設備進一步包括數字引擎708，其接收基帶信號輸入且提供數字輸出，所述數字輸出驅動DAC702的輸入，以使DAC702輸出具有(所要)切換波形的數控電流輸出。換句話說，通過數字引擎的數字輸出來控制DAC702，以便允許DAC產生合適的數控電流輸出，即，使DAC的電流輸出成形以相對于晶體管704上的電壓具有恰當的量值，從而改進功率效率。
[0033]所得設備包括DAC702和數字引擎708 (以及其中的任何合適組件)，其提供對流經功率放大器的電流的全數字控制，從而提供全數字ZVS系統。全數字ZVS系統提供若干優點。一個優點包括消除常規架構中必要的電流到電壓轉換級。有效地，全數字ZVS系統在無電流到電壓轉換級的情況下允許DAC702 (直接)驅動切換功率放大器。使用DAC702直接產生高效率功率放大器中所要的信號去除了用于正交調制器接口的中間電流到電壓轉換級。這降低了接口低效性和設計復雜性。這還減少了系統的功率消耗和組件計數，并實現了發射信號鏈中的較高集成等級。另一優點歸因于使用全數字引擎來提供數控信號輸出。為了實現較高功率效率，界定電流和電壓的形狀以最小化功率放大器中的電壓與電流的重疊且因此最小化有源裝置中的功率耗散是關鍵的。通過使用DAC702以數字方式控制數控電流輸出的電流脈沖的形狀，晶體管接通和斷開時的較生硬過渡是可能的，從而具有較多設計靈活性。電流脈沖的表示的準確性可受DAC速度和分辨率影響。
[0034]所要的電壓波形、電流波形和切換波形
[0035]圖8展示根據本公開的一些實施方案的說明性電壓波形、電流波形的說明性所要形狀以及說明性數控電流輸出。說明性電壓波形Vd (V)類似于F類功率放大器的所要波形。當功率放大器接通時，電壓為零(或接近零)，且根據電流波形Id (A)的所要形狀從發射極汲取電流。根據所要形狀而展示的條表示由本公開的用于改進功率放大器的功率效率的全數字ZVS切換系統產生的數控電流輸出的(切換波形的)一組示范性電流脈沖。具體地說，切換波形包括具有各種量值的均勻間隔的電流脈沖(例如，為了與所要電流波形匹配)。脈沖的間距(例如，脈沖的寬度)取決于DAC702的速度。在一個實施例中，脈沖的寬度可大約為數十皮秒。均勻間隔的電流脈沖包括:在切換功率放大器接通且驅動晶體管上的電壓處于極小電平(例如，Vd (V)低于低電壓閾值、接近零和/或為零)時，具有根據脈沖形狀(例如，電流波形Id (A)的脈沖形狀)的量值的脈沖；以及在切換功率放大器斷開時(例如，在Vd(V)較高且/或高于低電壓閾值時)，不具有量值(或接近零)的脈沖。
[0036]經改進系統的數字引擎、功率放大器、輸出網絡以及負載
[0037]返回參看圖7，數字引擎708可包括以下各項中的一者或多者:數字上變頻轉換(DUC)模塊710、數字預失真(DPD)模塊712以及脈沖成形器714。雖然展示了所有三個組件，但這些組件中的一者或多者的連接(例如，連接所述組件的方式)和選擇可依據應用而變化。舉例來說，系統的變化形式可在DUC模塊710和脈沖成形器714之前包括DH)模塊712。基帶信號經過數字引擎708的組件，且數字引擎708的輸出被作為輸入饋送到DAC702以驅動DAC702。數字引擎708與DAC702 —起驅動功率放大器704且控制電流形狀。
[0038]DUC模塊710的上變頻轉換完全在數字域中進行，且可利用高級技術節點(例如，28nm過程)來減少系統功率消耗。這將鎖相環(PLL)、壓控振蕩器(VCO)和調制器從信號鏈中消除，且避免了零中間頻率(ZIF)或復雜中間頻率(CIF)架構中存在的問題，如正交誤差校正和本地振蕩器(LO)饋通。
[0039]Dro模塊712可補償DAC和(共源共柵)功率放大器的非線性所導致的非理想性能。包括Dro模塊通過在其非線性區中運行這些組件來改進功率放大器的效率。
[0040]脈沖成形器714包括波成形網絡。這可以是一種算法，所述算法獲得線性輸入信號，并將其映射到輸出序列，所述輸出序列將正確量的能量遞送到輸出網絡。通過這樣做，功率晶體管上的能量損失保持最小。
[0041]功率放大器703可為切換模式功率放大器中的任一者，例如E類或F類配置。功率放大器可包括使用高擊穿電壓化合物半導體材料的共基極配置中的共源共柵級，且來自DAC702的數控電流輸出具有大約數百暈安(例如，100暈安以上、介于100暈安與512暈安之間，或更高)的電流。通過共源共柵配置，發射極電壓可保持足夠低而不超過DAC可以之為基礎的高級過程的電壓裕量。使用高擊穿電壓化合物半導體材料(例如GaN或GaAs)，高集電極電壓是可能的，從而允許DAC的高電流(大約數百毫安)連同高集電極電壓擺動以從功率裝置產生較大量的功率。功率放大器703可包括單個結構或多個并行結構。
[0042]輸出網絡716包括匹配網絡以及任何可能的諧波調諧網絡，以控制諧波內容且類似集電極電壓(例如F類操作中所使用的集電極電壓)的方波形。所述設備可包括與F類操作相關聯的一個或多個諧振器輸出濾波器。諧振器輸出濾波器通過對波形進行成形以減少有源晶體管704上所耗散的功率，來控制集電極電壓和/或電流的諧波內容。這又增加了功率放大器效率。
[0043]射頻扼流器718連接在功率放大器與功率供應之間，以允許DC電流流經晶體管。Rload720表示加載網絡。Rload720可為實際負載阻抗，或可能為跟隨功率放大器716之后的濾波器的輸入端口的阻抗。
[0044]經改進系統的數/模轉換器的示范性實現方式
[0045]如圖7中所見，各種實現方式均可能用于提供DAC702。圖9展示根據本公開的一些實施方案的用于驅動功率放大器的經改進系統的實現方式，其中DAC902可用不同方式實施。舉例來說，DAC可包括開關陣列，且所述開關陣列中的開關的輸出阻抗控制控制數控電流輸出的量值。在一些實施例中，DAC可包括電流源陣列，其可配置以基于數字引擎的數字輸出來提供數控電流輸出的不同量值。在一些實施例中，DAC包括電阻器陣列，其可配置以基于數字引擎的數字輸出來提供數控電流輸出的不同量值。
[0046]在一些實施例中，DAC包括電流源陣列和電阻器陣列。電流源陣列轉換(來自數字引擎的)數字輸出信號的最高有效位，且電阻器陣列轉換(來自數字引擎的)數字輸出信號的最低有效位。它們經組合以提供DAC的數控電流輸出。在分段式DAC設計的另一實施例中，DAC包括開關陣列和電阻器陣列。
[0047]一般來說，用于產生精密電流脈沖以直接驅動功率放大器的驅動晶體管的DAC應以非常高的速度(在千兆赫范圍內)操作，以便準確地提取輸入調制信息。出于此原因，優選的是使用電流導引DAC來實施DAC，且不用比電流導引DAC慢很多的電容器陣列來實施DAC。
[0048]在一個實施方案中，可用并行DAC結構來實施DAC702，其中復制DAC結構以實現較大的輸出電流。DAC702可為包括四個、六個或八個(或甚至更多)并行DAC核心的DAC系統。同一輸入字可作為數字輸入信號提供給并行DAC核心，且來自DAC核心的輸出可經組合以提供具有大約數百毫安的電流輸出的聚合模擬輸出。在切換功率放大器703的共源共柵級中放大并組合DAC的輸出。共源共柵級可包括直接連接到八個并行DAC核心的八個(或更多)并行共源共柵放大器。共源共柵級可包括功率組合網絡以組合共源共柵放大器的輸出處的輸出功率。
[0049]預期這些技術的組合可用以提供分段式設計中的DAC的架構，其中使用這些示范性實現方式中的一者將輸入字的某些位轉換成模擬信號，且使用這些示范性實現方式中的另一者將輸入字的其它位轉換成模擬信號。
[0050]在驅動晶體管的基極/柵極處提供合適的電壓波形
[0051]除了提供合適的電流波形之外，還用驅動晶體管的基極(或柵極，如果使用場效應晶體管)處的恰當電壓波形來驅動所述驅動晶體管。如圖8中所見，電壓的說明性波形與電流的說明性波形合作(以一些方式依賴于彼此)，以提供零電壓切換。返回參看圖9，不同實現方式是可能的，用于提供基極電壓產生器904以提供用于驅動晶體管的具有所要電壓波形的基極電壓。可用各種方式來實施基極電壓產生器(標記為“Vbase”)904偏壓電路。
[0052]在一些情況下，基極電壓產生器904可使用Vbase調節器908來提供基極電壓。Vbase調節器908用從主電流路徑B鏡射的復現模塊906 (或反饋電流分支)來封閉環路。在此實施例中，基極電壓產生器包括:復現模塊906，其連接到DAC的數控電流輸出，用于鏡射數控電流輸出；以及電壓調節器(Vbase調節器908)，其連接到復現模塊的輸出，用于基于復現模塊的輸出來根據電壓波形產生基極電壓。
[0053]在一些情況下，(信號路徑A的)數字引擎所處理的信號可經過數字信號處理器(DSP)910 (具有一些合適的DSP功能)，且驅動Vbase產生器912來提供柵極控制信號。在此情況下，輸入調制信息同時存在于DAC電流和Vbase電壓兩者中。基極電壓產生器可包括:數字信號處理器910，其連接到數字引擎的數字輸出，用于處理數字輸出以在數字信號處理器的輸出處根據電壓波形產生電壓信息；以及電壓產生器(Vbase產生器912)，其連接到數字信號處理器模塊的輸出，用于基于電壓信息來產生基極電壓。
[0054]經改進的系統:多載波發射器
[0055]較寬的動態范圍和極好的線性是將在高頻率下用于多載波情形中的DAC的典型要求。在這些情形中，信號產生電路(即，DAC)和功率放大電路(B卩，功率放大器)集成在一起，以實現高輸出驅動能力并提升動態范圍。同時，可應用頻域或時域內建DPD，以改進系統的線性。因此，所述經改進的系統在構造多載波發射器中是有利的。
[0056]圖10描繪作為用于驅動功率放大器的經改進系統的示范性實現方式的一部分的多載波數字引擎1002。多個數字上變頻轉換塊(例如，DUC1004a、1004b、1004c和1004d，且可依據信道的數目具有更多)中的數字頻率調諧能力混合不同頻率下的各個載波，且將數字中間頻率求和在一起(例如，通過求和節點)以產生多載波信號。在使多載波信號經過DPD1006和脈沖成形器1008之后，多載波數字引擎1002的輸出信號接著經過單個DAC/功率放大器系統，以產生所要的輸出信號。在此系統中，單個發射器能夠代替多個單載波發射器。這簡化了系統設計，大大降低了功率消耗，且提供極大的設計靈活性。
[0057]經改講的方法:全數字ZVS
[0058]圖11展示說明根據本公開的一些實施方案的用于使用一個或多個數/模轉換器(DAC)通過零電壓切換來優化切換功率放大器的功率效率的方法的示范性流程圖。方法1100包括:由數字引擎處理所輸入的基帶信號(框1102);提供數字引擎的數字輸出以驅動DAC的輸入(框1104);由DAC輸出具有切換波形的數控電流輸出(框1106);直接用DAC的數控電流輸出來驅動切換功率放大器(框1108)。DAC的數控電流輸出連接到切換功率放大器的驅動晶體管的發射極。
[0059]明確地說，數控電流輸出(與框1106和1108有關)的切換波形包括具有各種量值(例如，根據所要電流波形提供量值)的均勻間隔的電流脈沖。此外，由DAC輸出數控電流輸出(框1106)可包括在切換功率放大器接通且驅動晶體管上的電壓處于極小電平時輸出具有根據脈沖形狀的量值的脈沖，以及在切換功率放大器斷開時輸出幾乎沒有量值的脈沖。
[0060]在一些情況下，由DAC輸出數控電流輸出(框1106)包括將大約數百毫安的電流輸出到功率放大器，所述功率放大器包括使用高擊穿電壓化合物半導體材料的共基極配置中的共源共柵級。
[0061]在一些情況下，由數字引擎處理基帶信號包括通過以下各項中的一者或多者對基帶信號進行濾波:數字上變頻轉換模塊、數字預失真模塊以及脈沖成形器。
[0062]在一些情況下，直接用所述數控電流輸出來驅動所述切換功率放大器(框1108)包括在不存在電流到電壓轉換級的情況下，使用所述數控電流輸出來驅動所述切換功率放大器。
[0063]具有經改進ZVS系統的實例性發射器
[0064]圖12展示根據本公開的一些實施方案的具有用于驅動功率放大器的經改進系統的示范性發射器系統1200。具有天線1202的發射器可進一步包括經改進的系統。所述經改進的系統包括切換功率放大器1204。此外，所述經改進的系統包括數/模轉換器1206，其具有驅動切換功率放大器的數控電流輸出，其中DAC1206的數控電流輸出連接到(切換)功率放大器1204的驅動晶體管的發射極。此外，所述經改進的系統包括數字引擎1208，其接收基帶信號輸入且提供驅動DAC1204的輸入的數字輸出。所述DAC基于驅動DAC的輸入的數字輸出來輸出具有切換波形的數控電流輸出。將功率放大器1204所產生的輸出信號提供到天線1202以供發射。
[0065]在無線基礎設施市場中，已存在為了增加發射器的動態范圍和頻率范圍的持續戰斗。所提出的方法和系統使所述技術向BU2RF系統邁進了一步，BU2RF系統將數字位直接翻譯成發射路徑中的射頻信號。這同時實現了較高的輸出驅動能力、較寬的頻率范圍以及較高的功率效率。這可在分布式天線系統網絡(即，有源天線和較小小區系統)中尤其合適。
[0066]圖13展示具有用于驅動功率放大器的經改進系統的又一示范性發射器系統。就是說，所述經改進的系統具有多載波數字引擎1302，其為所述數字引擎的變體。如先前關于圖10所論述，經改進的系統和方法在高頻率下在多載波情形中可特別好地起作用。使用圖10中所示的實現方式，單個發射器能夠代替多個單載波發射器。這簡化了系統設計，大大降低了功率消耗，且提供極大的設計靈活性。
[0067]如圖13中所示，經改進的發射器系統包括多載波數字引擎1302、數/模轉換器(DAC) 1304、(切換)功率放大器1306以及天線1308。DAC1304具有驅動(切換)功率放大器1306的數控電流輸出，其中DAC1304的數控電流輸出連接到切換功率放大器1306的驅動晶體管的發射極。此外，所述經改進的系統包括多載波數字引擎1302，其接收基帶信號輸入且提供驅動DAC1304的輸入的數字輸出。DAC基于驅動DAC1304的輸入的數字輸出來輸出具有切換波形的數控電流輸出。將功率放大器1306所產生的輸出信號提供到天線1308以供發射。
[0068]多載波數字引擎1302可用與圖10中所示相同的方式來實施。舉例來說，數字引擎可包括以下各項中的一者或多者:多個數字上變頻轉換塊，所述數字上變頻轉換塊中的每一者用于混合不同頻率下的各個載波以產生數字中間頻率；求和節點，其用于對數字中間頻率進行求和以產生多載波信號；數字預失真模塊，其將所述多載波信號當作輸入來產生經預失真的信號；以及脈沖成形器，其將經預失真的信號當作輸入來產生數字引擎的數子輸出。
[0069]示范性實現方式和變化
[0070]在以上對實施方案的論述中，可容易地置換、取代或以其它方式修改電容器、時鐘、DFF、分壓器、電感器、電阻器、放大器、開關、數字核心、晶體管和/或其它組件以便適應特定電路需要。此外，應注意，互補電子裝置、硬件、軟件等的使用提供用于實施本公開的教示的同樣可行的選項。此處所說明的晶體管和電流吸收對電流供應DAC的選擇無意限制電路拓撲的選擇。
[0071]在一個實例性實施方案中，附圖的任何數目的電路可實施于相關聯電子裝置的板上。所述板可為一般電路板，其可容納電子裝置的內部電子系統的各種組件，并且進一步提供用于其它外圍設備的連接器。更具體來說，所述板可提供系統的其它組件可借以電學通信的電連接。任何合適的處理器(包括數字信號處理器、微處理器、支持芯片組等)、存儲器元件等可基于特定配置需要、處理要求、計算機設計等來適當地耦合到所述板。例如外部存儲裝置、額外傳感器、用于音頻/視頻顯示的控制器和外圍裝置等其它組件可作為插入卡、經由電纜附接到所述板或集成到所述板本身中。
[0072]在另一個實例性實施方案中，附圖的電路可作為獨立模塊(例如，具有被配置來執行具體應用或功能的相關聯組件和電路的裝置)來實施或作為電子裝置的專用硬件中的插入模塊來實施。請注意，本公開的特定實施方案可容易地部分或完全包括在芯片上系統(SOC)封裝中。SOC代表將計算機或其它電子系統的組件集成到單個芯片中的1C。其可含有數字功能、模擬功能、混合信號功能以及通常射頻功能:上述所有功能可提供在單個芯片襯底上。其它實施方案可包括多芯片模塊(MCM)，其中多個單獨IC定位在單個電子封裝內并且被配置來通過電子封裝彼此密切地交互。在各種其它實施方案中，放大功能性可實施于專用集成電路(ASIC)、現場可編程門陣列(FPGA)和其它半導體芯片中的一個或多個硅核心中。
[0073]還必須注意的是，本文概述的所有說明、尺寸和關系(例如，處理器的數目、邏輯運算等)僅被提供用于舉例和教示的目的。此類信息可在不脫離本公開的精神或所附權利要求書的范圍的情況下顯著地變化。所述說明僅適用于一個非限制性實施例，并且因此，其應被視為如此。在前述描述中，已經參考特定處理器和/或組件布置描述了實例性實施方案。可在不脫離所附權利要求書的范圍的情況下對這類實施方案做出各種修改和改變。因此，應以說明性意義而非限制性意義來看待所述描述和圖式。
[0074]在某些情形中，本文論述的特征可適用于能夠受益于直接由DAC驅動的高效率功率放大器的射頻無線通信、雷達、音頻和視頻設備、基站、發射器和其它基于數字處理的系統。
[0075]請注意，在本文提供的許多實施例的情況下，可根據兩個、三個、四個或更多個電學組件來描述交互。然而，這只是出于清楚和舉例的目的來進行。應了解，系統可用任何合適的方式來合并。根據類似設計替代方案，附圖的任何所示組件、模塊和元件可用各種可能的配置來組合，這些配置全部明確地屬于本說明書的廣泛范圍內。在某些情況下，僅通過參考有限數目的電學元件來描述一組給定流程的一個或多個功能性可能更容易。應了解，附圖的電路及其教示可容易地按比例縮放并且可容納很多組件以及更復雜/完善的布置和配置。因此，所提供的實施例不應限制潛在適用于無數其它架構的電路的范圍或抑制其廣泛教示。
[0076]請注意，在本說明書中，對包括在“一個實施方案”、“實例性實施方案”、“一實施方案”、“另一個實施方案”、“一些實施方案”、“各種實施方案”、“其它實施方案”、“替代性實施方案”等中的各種特征(例如，元件、結構、模塊、組件、步驟、操作、特性等)的參考旨在意指任何此類特征包括在本公開的一個或多個實施方案中，但是可能或可能未必組合于相同實施方案中。請注意，上述設備的所有任選特征也可相對于本文所述的方法或過程來實施，并且實施例中的細節可在一個或多個實施方案中在任何地方使用。
[0077]眾多其它變化、取代、變型、更改和修改可由本領域技術人員來確定，并且預期本公開涵蓋屬于所附權利要求書的范圍內的所有此類變化、取代、變型、更改和修改。為了幫助美國專利和商標局(USPTO)以及另外對本申請頒發的任何專利的任何讀者來理解在此所附的權利要求書， 申請人:希望注意， 申請人::Ca)不希望任何所附權利要求調用在其提交日期存在的35U.S.C.第112章第六(6)段，除非在特定權利要求中具體使用措詞“用于……的裝置”或“用于……的步驟”；并且(b)不希望通過說明書中的任何陳述來以未在所附權利要求書中另外反映的任何方式限制本公開。
[0078]其它注意點、實施例和實現方式
[0079]請注意，上述設備的所有任選特征也可相對于本文所述的方法或過程來實施，并且實施例中的細節可在一個或多個實施方案中在任何地方使用。
[0080]在第一實施例中，提供一種系統(其可包括任何適合的電路、分壓器、電容器、電阻器、電感器、ADC、DFF、邏輯門、軟件、硬件、鏈路等)，所述系統可為任何類型的計算機的一部分，所述系統可進一步包括耦合到多個電子組件的電路板。所述系統可包括:用于使用第一時鐘來計時數據從數字核心到宏指令的第一數據輸出上的裝置，所述第一時鐘為宏指令時鐘；用于使用第二時鐘來計時數據從宏指令的第一數據輸出進入物理接口中的裝置，所述第二時鐘為物理接口時鐘；用于使用宏指令時鐘來計時第一復位信號從數字核心到宏指令的復位輸出上的裝置，所述第一復位信號輸出用作第二復位信號；用于使用第三時鐘來取樣第二復位信號以產生取樣復位信號的裝置，所述第三時鐘提供比第二時鐘的速率更大的時鐘速率；以及用于響應于取樣復位信號的躍遷而使第二時鐘復位到物理接口中的預定狀態的裝置。
[0081]在這些情況(以上)下的“用于……的裝置”可包括(但不限于)與任何適合的軟件、電路、集線器、計算機代碼、邏輯、算法、硬件、控制器、接口、鏈路、總線、通信路徑等一起使用本文論述的任何適合組件。在第二實施例中，系統包括存儲器，所述存儲器進一步包括機器可讀指令，所述機器可讀指令在執行時致使所述系統執行以上所論述的活動中的任一者。
[0082]實施例
[0083]實施例1為一種用于使用一個或多個數/模轉換器(DAC)通過零電壓切換來優化切換功率放大器的功率效率的設備，其包括:DAC，其具有驅動所述切換功率放大器的數控電流輸出，其中所述DAC的所述數控電流輸出連接到所述切換功率放大器的驅動晶體管的發射極；以及數字引擎，其接收基帶信號輸入且提供數字輸出，所述數字輸出驅動DAC的輸入，以使所述DAC輸出具有切換波形的數控電流輸出。
[0084]在實施例2中，實施例1的標的物可任選地包括所述切換波形包含具有各種量值的均勻間隔的電流脈沖，其中所述均勻間隔的電流脈沖包含:當切換功率放大器接通且驅動晶體管上的電壓處于極小電平時，具有根據脈沖形狀的量值的脈沖；以及當切換功率放大器斷開時，幾乎沒有量值的脈沖。
[0085]在實施例3中，實施例1到2中的任一者的標的物可任選地包括所述功率放大器包括使用高擊穿電壓化合物半導體材料的共基極配置中的共源共柵級；且所述數控電流輸出具有大約數百毫安的電流。
[0086]在實施例4中，實施例1到3中的任一者的標的物可任選地包括所述切換功率放大器包括具有E類或F類配置的放大器。
[0087]在實施例5中，實施例1到4中的任一者的標的物可任選地包括與F類操作相關聯的一個或多個諧振器輸出濾波器，其中集電極處的電壓波形接近方波形以減少額外功率耗散。
[0088]在實施例6中，實施例1到6中的任一者的標的物可任選地包括所述DAC包括開關陣列，且所述開關陣列中的開關的輸出阻抗控制控制所述數控電流輸出的量值。
[0089]在實施例7中，實施例1到6中的任一者的標的物可任選地包括所述DAC包括電阻器陣列，所述電阻器陣列可配置以基于數字引擎的數字輸出來提供數控電流輸出的不同量值。
[0090]在實施例8中，實施例1到7中的任一者的標的物可任選地包括所述DAC在不存在電流到電壓轉換級的情況下使用數控電流輸出來驅動切換功率放大器。
[0091]在實施例9中，實施例1到8中的任一者的標的物可任選地包括基極電壓產生器，其用以提供用于驅動晶體管的具有電壓波形的基極電壓，其中所述基極電壓產生器包括:復現模塊，其連接到DAC的數控電流輸出，用于鏡射數控電流輸出；以及電壓調節器，其連接到復現模塊的輸出，用于基于復現模塊的輸出來根據電壓波形產生基極電壓。
[0092]在實施例10中，實施例1到9中的任一者的標的物可任選地包括基極電壓產生器，其用以提供具有電壓波形的基極電壓，其中所述基極電壓產生器包括:數字信號處理器，其連接到數字引擎的數字輸出，用于處理數字輸出以在數字信號處理器的輸出處根據電壓波形產生電壓信息；以及電壓產生器，其連接到數字信號處理器的輸出，用于基于電壓信息來產生基極電壓。
[0093]在實施例11中，實施例1到10中的任一者的標的物可任選地包括所述數字引擎包括以下各項中的一者或多者:數字上變頻轉換模塊、數字預失真模塊以及脈沖成形器。
[0094]在實施例12中，實施例1到11中的任一者的標的物可任選地包括所述數字引擎包括:多個數字上變頻轉換塊，所述數字上變頻轉換塊中的每一者用于混合不同頻率下的各個載波以產生數字中間頻率。
[0095]在實施例13中，實施例12的標的物可任選地包括所述數字引擎進一步包括求和節點，所述求和節點用于對數字中間頻率進行求和以產生多載波信號。
[0096]在實施例14中，實施例14的標的物可任選地包括所述數字引擎進一步包括:數字預失真模塊，其將多載波信號當作輸入來產生經預失真的信號；以及脈沖成形器，其將經預失真的信號當作輸入來產生數字引擎的數字輸出。
[0097]實施例15是一種用于使用一個或多個數/模轉換器(DAC)通過零電壓切換來優化切換功率放大器的功率效率的方法，其包括:由數字引擎處理所輸入的基帶信號；提供數字引擎的數字輸出來驅動DAC的輸入；由DAC輸出具有切換波形的數控電流輸出；以及直接用DAC的數控電流輸出來驅動切換功率放大器，其中所述DAC的數控電流輸出連接到切換功率放大器的驅動晶體管的發射極。
[0098]在實施例16中，實施例15的標的物可任選地包括所述切換波形包含具有各種量值的均勻間隔的電流脈沖；由DAC輸出數控電流輸出包括:當切換功率放大器接通且驅動晶體管上的電壓處于極小電平時，輸出具有根據脈沖形狀的量值的脈沖；以及當切換功率放大器斷開時，輸出幾乎沒有量值的脈沖。
[0099]在實施例17中，實施例15到16中的任一者的標的物可任選地包括由DAC輸出數控電流輸出包括將大約數百毫安的電流輸出到功率放大器，所述功率放大器包括使用高擊穿電壓化合物半導體材料的共基極配置中的共源共柵級。
[0100]在實施例18中，實施例15到17中的任一者的標的物可任選地包括直接用所述數控電流輸出來驅動所述切換功率放大器包括在不存在電流到電壓轉換級的情況下，使用所述數控電流輸出來驅動所述切換功率放大器。
[0101]在實施例19中，實施例15到18中的任一者的標的物可任選地包括在切換晶體管的基極處提供具有電壓波形的基極電壓，其中提供具有電壓變換的電壓包括:使用連接到DAC的數控電流輸出的復現模塊來鏡射數控電流輸出；以及使用連接到復現模塊的輸出的電壓調節器來基于復現模塊的輸出根據電壓波形產生基極電壓。
[0102]在實施例20中，實施例15到18中的任一者的標的物可任選地包括在切換晶體管的基極處提供具有電壓波形的基極電壓，其中提供具有電壓變換的電壓包括:使用連接到數字引擎的數字輸出的數字信號處理器來處理數字輸出以在數字信號處理器的輸出處根據電壓波形產生電壓信息；以及使用連接到數字信號處理器的輸出的電壓產生器來基于電壓信息產生基極電壓。
[0103]實施例21為一種用于驅動天線的射頻發射器系統，所述天線經配置以發射射頻信號，所述射頻發射器系統包括:切換功率放大器，其用于產生待由天線發射的射頻信號；數/模轉換器，其具有驅動所述切換功率放大器的數控電流輸出，其中DAC的數控電流輸出連接到切換功率放大器的驅動晶體管的發射極；以及數字引擎，其接收基帶信號輸入且提供驅動DAC的輸入的數字輸出，其中DAC基于驅動DAC的輸入的數字輸出來輸出具有切換波形的數控電流輸出。
[0104]在實施例22中，實施例21的標的物可任選地包括所述數字引擎包括:多個數字上變頻轉換塊，所述數字上變頻轉換塊中的每一者用于混合不同頻率下的各個載波以產生數字中間頻率；求和節點，其用于對數字中間頻率進行求和以產生多載波信號；數字預失真模塊，其將所述多載波信號當作輸入來產生經預失真的信號；以及脈沖成形器，其將經預失真的信號當作輸入來產生數字引擎的數字輸出。
[0105]實施例23是一種用于使用一個或多個數/模轉換器(DAC)通過零電壓切換來優化切換功率放大器的功率效率的設備，所述設備包括:用于由數字引擎處理所輸入的基帶信號的裝置；用于提供數字引擎的數字輸出來驅動DAC的輸入的裝置；用于由DAC輸出具有切換波形的數控電流輸出的裝置；以及用于直接用DAC的數控電流輸出來驅動切換功率放大器的裝置，其中所述DAC的數控電流輸出連接到切換功率放大器的驅動晶體管的發射極。
[0106]實施例24是一種用于使用一個或多個數/模轉換器(DAC)通過零電壓切換來優化切換功率放大器的功率效率的設備，所述設備包括用于執行實施例16到18中的任一者中所描述的方法的裝置。
[0107]在實施例25中，實施例24中的任一者的標的物可任選地包括所述設備是計算裝置。
【權利要求】
1.一種用于使用一個或多個數/模轉換器(DAC)通過零電壓切換來優化切換功率放大器的功率效率的設備，其包括: DAC，其具有驅動所述切換功率放大器的數控電流輸出，其中所述DAC的所述數控電流輸出連接到所述切換功率放大器的驅動晶體管的發射極；以及 數字引擎，其接收基帶信號輸入且提供數字輸出，所述數字輸出驅動所述DAC的輸入，以使所述DAC輸出具有切換波形的數控電流輸出。
2.根據權利要求1所述的設備，其中所述切換波形包含具有各種量值的均勻間隔的電流脈沖，其中所述均勻間隔的電流脈沖包含: 當所述切換功率放大器接通且所述驅動晶體管上的電壓處于極小電平時，具有根據脈沖形狀的量值的脈沖；以及 當所述切換功率放大器斷開時，幾乎沒有量值的脈沖。
3.根據權利要求1或2所述的設備，其中: 所述功率放大器包括使用高擊穿電壓化合物半導體材料的共基極配置中的共源共柵級；且 所述數控電流輸出具有大約數百毫安的電流。
4.根據權利要求1或2所述的設備，其中所述切換功率放大器包括具有E類或F類配置的放大器。
5.根據權利要求1或2所述的設備，其進一步包括: 一個或多個諧振器輸出濾波器，其與F類操作相關聯，其中集電極處的電壓波形接近方波形以減少額外功率耗散。
6.根據權利要求1或2所述的設備，其中所述DAC包括開關陣列，且所述開關陣列中的開關的輸出阻抗控制控制所述數控電流輸出的量值。
7.根據權利要求1或2所述的設備，其中所述DAC包括電阻器陣列，其可配置以基于所述數字引擎的所述數字輸出來提供所述數控電流輸出的不同量值。
8.根據權利要求1或2所述的設備，其中在不存在電流到電壓轉換級的情況下，所述DAC使用所述數控電流輸出來驅動所述切換功率放大器。
9.根據權利要求1或2所述的設備，其進一步包括基極電壓產生器以提供用于所述驅動晶體管的具有電壓波形的基極電壓，其中所述基極電壓產生器包括: 復現模塊，其連接到所述DAC的所述數控電流輸出，用于鏡射所述數控電流輸出；以及 電壓調節器，其連接到所述復現模塊的輸出，用于基于所述復現模塊的所述輸出來根據所述電壓波形產生基極電壓。
10.根據權利要求1或2所述的設備，其進一步包括基極電壓產生器以提供具有電壓波形的基極電壓，其中所述基極電壓產生器包括: 數字信號處理器，其連接到所述數字引擎的所述數字輸出，用于處理所述數字輸出以在所述數字信號處理器的輸出處根據所述電壓波形產生電壓信息；以及 電壓產生器，其連接到所述數字信號處理器的所述輸出，用于基于所述電壓信息來產生所述基極電壓。
11.根據權利要求1或2所述的設備，其中所述數字引擎包括以下各項中的一者或多者:數字上變頻轉換模塊、數字預失真模塊以及脈沖成形器。
12.根據權利要求1所述的設備，其中所述數字引擎包括: 多個數字上變頻轉換塊，所述數字上變頻轉換塊中的每一者用于混合不同頻率下的各個載波以產生數字中間頻率。
13.根據權利要求12所述的設備，其中所述數字引擎進一步包括: 求和節點，其用于對所述數字中間頻率進行求和以產生多載波信號。
14.根據權利要求13所述的設備，其中所述數字引擎進一步包括: 數字預失真模塊，其將所述多載波信號當作輸入來產生經預失真的信號；以及 脈沖成形器，其將經預失真的信號當作輸入來產生所述數字引擎的所述數字輸出。
15.一種用于使用一個或多個數/模轉換器(DAC)通過零電壓切換來優化切換功率放大器的功率效率的方法，其包括: 由數字引擎處理所輸入的基帶信號； 提供所述數字引擎的數字輸出來驅動所述DAC的輸入； 由所述DAC輸出具有切換波形的數控電流輸出；以及 直接用所述DAC的所述數控電流輸出來驅動所述切換功率放大器，其中所述DAC的所述數控電流輸出連接到 所述切換功率放大器的驅動晶體管的發射極。
16.根據權利要求15所述的方法，其中: 所述切換波形包含具有各種量值的均勻間隔的電流脈沖； 由所述DAC輸出所述數控電流輸出包括: 當所述切換功率放大器接通且所述驅動晶體管上的電壓處于極小電平時，輸出具有根據脈沖形狀的量值的脈沖；以及 當所述切換功率放大器斷開時，輸出幾乎沒有量值的脈沖。
17.根據權利要求15或16所述的方法，其中由所述DAC輸出所述數控電流輸出包括將大約數百毫安的電流輸出到所述功率放大器，所述功率放大器包括使用高擊穿電壓化合物半導體材料的共基極配置中的共源共柵級。
18.根據權利要求15或16所述的方法，其中直接用所述數控電流輸出來驅動所述切換功率放大器包括在不存在電流到電壓轉換級的情況下，使用所述數控電流輸出來驅動所述切換功率放大器。
19.根據權利要求15或16所述的方法，其進一步包括: 在切換晶體管的基極處提供具有電壓波形的基極電壓，其中所述提供所述具有電壓變換的電壓包括: 使用連接到所述DAC的所述數控電流輸出的復現模塊來鏡射所述數控電流輸出；以及使用連接到所述復現模塊的輸出的電壓調節器來基于所述復現模塊的所述輸出根據所述電壓波形產生所述基極電壓。
20.根據權利要求15或16所述的方法，其進一步包括: 在切換晶體管的基極處提供具有電壓波形的基極電壓，其中所述提供所述具有電壓變換的電壓包括: 使用連接到所述數字引擎的所述數字輸出的數字信號處理器來處理所述數字輸出，以在所述數字信號處理器的輸出處根據所述電壓波形產生電壓信息；以及 使用連接到所述數字信號處理器的所述輸出的電壓產生器來基于所述電壓信息產生所述基極電壓。
21.一種用于驅動天線的射頻發射器系統，所述天線經配置以發射射頻信號，其包括: 切換功率放大器，其用于產生待由所述天線發射的所述射頻信號； 數/模轉換器，其具有驅動所述切換功率放大器的數控電流輸出，其中所述DAC的所述數控電流輸出連接到所述切換功率放大器的驅動晶體管的發射極；以及 數字引擎，其接收基帶信號輸入且提供驅動所述DAC的輸入的數字輸出，其中所述DAC基于驅動所述DAC的所述輸入的所述數字輸出來輸出具有切換波形的所述數控電流輸出。
22.根據權利要求21所述的射頻發射器系統，其中所述數字引擎包括: 多個數字上變頻轉換塊，所述數字上變頻轉換塊中的每一者用于混合不同頻率下的各個載波以產生數字中間頻率； 求和節點，其用于對所述數字中間頻率進行求和以產生多載波信號； 數字預失真模塊，其將所述多載波信號當作輸入來產生經預失真的信號；以及 脈沖成形器，其將經預失真的信號當作輸入來產生所述數字引擎的所述數字輸出。
23.一種用于使用一個或多個數/模轉換器(DAC)通過零電壓切換來優化切換功率放大器的功率效率的設備，所述設備包括: 用于由數字引擎處理所輸入的基帶信號的裝置；用于提供所述數字引擎的數字輸出來驅動所述DAC的輸入的裝 置； 用于由所述DAC輸出具有切換波形的數控電流輸出的裝置；以及用于直接用所述DAC的所述數控電流輸出來驅動所述切換功率放大器的裝置，其中所述DAC的所述數控電流輸出連接到所述切換功率放大器的驅動晶體管的發射極。
24.一種用于使用一個或多個數/模轉換器(DAC)通過零電壓切換來優化切換功率放大器的功率效率的設備，所述設備包括用于執行根據權利要求16到20中任一權利要求所述的方法的裝置。
25.根據權利要求24所述的設備，其中所述設備是計算裝置。
【文檔編號】H03F1/02GK104052409SQ201410095300
【公開日】2014年9月17日 申請日期:2014年3月14日 優先權日:2013年3月15日
【發明者】B·謝佛, B·趙 申請人:美國亞德諾半導體公司