一種低功耗高線性度跨導放大器的制造方法
【專利摘要】本發明涉及模擬集成運放【技術領域】，具體涉及一種低功耗高線性度Push-Pull跨導放大器。本發明的跨導放大器包括依次連接的偏置電路、Rail-to-Rail輸入級和Push-Pull輸出級；所述偏置電路由鏡像電流鏡管組成，為Rail-to-Rail輸入級和Push-Pull輸出級提供偏置電壓；所述Rail-to-Rail輸入級采用折疊式NMOS差分對和PMOS差分對實現共模輸入范圍軌至軌，并采用源極負反饋實現線性化跨導；所述Push-Pull輸出級采用低功耗偏置實現低功耗推挽輸出，并采用鏡像電流放大提高輸出驅動能力。本發明的有益效果為，具有結構簡單、高線性度、低功耗、高電源抑制比、芯片面積小等優點。本發明尤其適用于跨導放大器。
【專利說明】一種低功耗高線性度跨導放大器
【技術領域】
[0001]本發明涉及模擬集成運放【技術領域】，具體涉及一種低功耗高線性度Push-Pull跨導放大器。
【背景技術】
[0002]運算跨導放大器(OTA)作為模擬電路系統中重要的基礎和關鍵模塊之一，廣泛應用于電源、功率放大、信號處理等系統中，運放的性能水平直接決定了整個系統性能的優劣。由于不同應用場合對運算跨導放大器指標參數的要求各不相同，運算跨導放大器的設計多基于應用系統對其性能指標的要求。
[0003]在開關電源領域，作為電壓控制環路核心的誤差放大器，其指標要求在不同系統拓撲結構、不同反饋信號類型下就各不相同。在某些系統拓撲結構和反饋信號類型下就要用到低功耗高線性度的誤差放大器來構成電壓控制環路，例如實際應用中當反饋信號類型為交流信號時，誤差放大器就需要接受寬范圍輸入，而寬輸入范圍引入的非線性問題也需要設計者考慮；當誤差放大器的輸出驅動PWM (Pulse Width Modulation)控制器要求大的調節范圍時，誤差放大器就需要大的輸出擺幅；當芯片對功耗的要求較為嚴格時，誤差放大器的設計就要盡可能的降低功耗。正是基于此種應用需求，設計出可作誤差放大器的低功耗高線性度跨導放大器具有很好的現實意義。
[0004]傳統源極耦合差 動放大結構實現的OTA線性度受限于尾電流Iss和β
【權利要求】
1.一種低功耗高線性度跨導放大器，其特征在于，包括依次連接的偏置電路、Rai 1-to-Rai I輸入級和Push-Pul I輸出級；所述偏置電路由鏡像電流鏡管組成，為Rail-to-Rail輸入級和Push-Pull輸出級提供偏置電壓；所述Rai 1-to-Rai I輸入級采用折疊式NMOS差分對和PMOS差分對實現共模輸入范圍軌至軌，并采用源極負反饋實現線性化跨導；所述Push-Pull輸出級采用低功耗偏置實現低功耗推挽輸出，并采用鏡像電流放大提高輸出驅動能力。
2.根據權利要求1所述的一種低功耗高線性度跨導放大器，其特征在于，所述偏置電路包括第一 PMOS管MPl、第二 PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一 NMOS管麗1、第二匪OS管麗2、第三匪OS管麗3和電流源； 所述Rail-to-Rail輸入級包括第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八 PMOS 管 MP8、第九 PMOS 管 MP9、第十 PMOS 管 MP10、第^^一 PMOS 管 MP11、第十二 PMOS管MP12、第四匪OS管MN4、第五匪OS管麗5、第六匪OS管MN6、第七匪OS管麗7、第八匪OS管MN8、第九NMOS管MN9、第十NMOS管MN10、第^^一 NMOS管MNl1、第一電阻RSN和第二電阻 RSP ； 所述Push-Pull輸出級包括第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16、第十七PMOS管MP17、第十八PMOS管MP18、第十二 NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第十六NMOS管MN16、第十七NMOS管麗17、第三電阻RBP和第四電阻RBN ;其中， 第一 PMOS管MP1、第二 PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第九PMOS管MP9、第十PMOS管MP10、第十五PMOS管MP15、第十六PMOS管MP16的源襯端以及第十一 PMOS管MPl1、第十二 PMOS管MP12、第十七PMOS管MP17、第十八PMOS管MP18的襯 端接電源電壓； 第一 PMOS管MPl的柵漏端、第二 PMOS管MP2的柵端、第三PMOS管MP3的柵端、第五PMOS管MP5的柵端、第六PMOS管MP6的柵端均接電流源正向端，電流源負向端接地電位； 第一 NMOS管MNl的柵漏端、第十NMOS管MNlO的柵端、第十一 NMOS管MNll的柵端、第十六NMOS管MN16的柵端、第十七NMOS管MN17的柵端均與第二 PMOS管MP2的漏端相連接； 第二 NMOS管MN2的柵漏端、第三NMOS管MN3的柵端、第四NMOS管MN4的柵端、第五NMOS管MN5的柵極、第八NMOS管MN8的柵端、第九NMOS管MN9的柵端均與第三PMOS管MP3的漏端相連接； 第四PMOS管MP4的柵漏端、第十一 PMOS管MPll的柵端、第十二 PMOS管MP12的柵端、第十七PMOS管MP17的柵端、第十八PMOS管MP18的柵端均與第三NMOS管麗3的漏端相連接； 第六NMOS管MN6的柵端與第七PMOS管MP7的柵端相連接作為一個輸入端，第七NMOS管MN7的柵端與第八PMOS管MP8的柵端相連接作為另一個輸入端，第六NMOS管MN6的源襯端、第七NMOS管麗7的源襯端分別與第四NMOS管MN4的漏端、第五NMOS管麗5的漏端相連接并通過第一電阻RSN跨接； 第七PMOS管MP7的源襯端、第八PMOS管MP8的源襯端分別與第五PMOS管MP5的漏端、第六PMOS管MP6的漏端相連接并通過第二電阻RSP跨接；第九PMOS管MP9的漏端、第十一 PMOS管MPll的源端與第七NMOS管麗7的漏端相連接；第十PMOS管MPlO的漏端、第十二 PMOS管MP12的源端與第六NMOS管MN6的漏端相連接；第八NMOS管MN8的漏端、第十NMOS管麗10的源端與第八PMOS管MP8的漏端相連接；第九NMOS管MN9的漏端、第十一 NMOS管MNll的源端與第七PMOS管MP7的漏端相連接；第九PMOS管MP9的柵端、第十PMOS管MPlO的柵端、第十一 PMOS管MPll的漏端均與第十NMOS管麗10的漏端相連接；第十二 PMOS管MP12的漏端、第十四PMOS管MP14的源襯端、第十三NMOS管麗13的源端均與第十一 NMOS管麗11的漏端相連接； 第十二 NMOS管麗12漏柵端、第十三NMOS管麗13柵端接第三電阻RBP到電源；第十三PMOS管MP13漏柵端、第十四PMOS管MP14柵端接第四電阻RBN到地電位，第十二 NMOS管麗12的源端接第十三PMOS管MP13的源襯端； 第十五PMOS管MP15的柵端、第十六PMOS管MP16的柵端、第十七PMOS管MP17的漏端均與第十三NMOS管MN13的漏端相連接；第十四NMOS管MN14的柵端、第十五NMOS管MN15的柵端、第十六NMOS管麗16的漏端均與第十四PMOS管MP14的漏端相連接； 第十五PMOS管MP15的漏端、第十六PMOS管MP16的漏端分別與第十七PMOS管MP17的源端、第十八PMOS管MP18的源端相連接； 第十四NMOS管MN14的漏端、第十五NMOS管MN15的漏端分別與第十六NMOS管MN16的源端、第十七NMOS管MN17的源端相連接；第十七NMOS管MN17的漏端與第十八PMOS管MP18的漏端相連接作為輸出端； 第一 NMOS管MN1、第二 NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第八NMOS管MN8、 第九NMOS管MN9、第十四NMOS管MN14、第十五NMOS管MN15的源襯端以及第十NMOS管MN10、第^^一 NMOS管MNl1、第十二 NMOS管MN12、第十三NMOS管MN13、第十六NMOS管麗16、第十七NMOS管麗17的襯端均接地電位。
【文檔編號】H03F3/45GK103825557SQ201410073419
【公開日】2014年5月28日 申請日期:2014年2月28日 優先權日:2014年2月28日
【發明者】周澤坤, 張其營, 張瑜, 王霞, 石躍, 明鑫, 王卓, 張波 申請人:電子科技大學