音頻數模轉換電路的制作方法
【專利摘要】本發明公開了一種音頻數模轉換電路，包括第一時鐘產生子電路、共模電壓產生子電路、轉換主電路、第二時鐘產生子電路、翻轉子電路、第一互補開關子電路與第二互補開關子電路，第一互補開關子電路與第二互補開關子電路的一端均與采樣子電路連接，另一端均與模擬信號輸出端連接，第二時鐘產生子電路與翻轉子電路連接，且具有輸出互補的時鐘脈沖的第三輸出端與第四輸出端，翻轉子電路分別與運算放大器的輸出端及輸入端連接，第二時鐘產生子電路輸出的時鐘脈沖翻轉時，翻轉子電路將運算放大器產生的失調電壓及低頻噪聲的方向翻轉。本發明的音頻數模轉換電路減小了運算放大器的功率，消除了運算放大器的直流失調及低頻1/f噪聲，提高了音頻數模轉換電路的信噪比與精度，降低了諧波失真。
【專利說明】音頻數模轉換電路
【技術領域】
[0001]本發明涉及集成電路領域，更具體地涉及一種音頻數模轉換電路。
【背景技術】
[0002]隨著多媒體技術的發展，對音頻數模轉換器(DAC)的需求越來越大，決定音質的關鍵是主控解碼芯片里面的數模轉換電路(DAC)及功率放大器電路。DAC主要負責把便于數據存儲的數據流轉換成模擬信號，而功率放大器電路主要是把DAC轉換后的模擬信號放大到可推動耳機或喇叭的功率，因此，音頻數模轉換電路作為音頻主控解碼芯片中重要組成部分，其功耗，性能是現階段音頻數模轉換器著重關注的部分。
[0003]傳統的音頻數模轉換電路中，在積分過程中，采樣電容與積分電容在電荷轉移過程中需要的充放電電流全部由放大器提供，大大增加了放大器的功耗；同時對放大器的擺率、速度等都有較高的要求。
[0004]因此，有必要提供一種改進的音頻數模轉換電路來克服上述缺陷。
【發明內容】
[0005]本發明的目的是提供一種音頻數模轉換電路，該音頻數模轉換電路減小了運算放大器的功率，消除了運算放大器的直流失調及低頻ι/f噪聲，提高了音頻數模轉換電路的信噪比與精度，且降低了音頻數模轉換電路的諧波失真。
[0006]為實現上述目的，本發明提供一種音頻數模轉換電路，包括第一時鐘產生子電路、共模電壓產生子電路及轉換主電路，所述第一時鐘產生子電路與所述轉換主電路連接，以產生時鐘脈沖控制所述轉換主電路的工作，且所述第一時鐘產生子電路具有第一輸出端與第二輸出端，所述第一輸出端與第二輸出端輸出互補的時鐘脈沖，所述共模電壓產生子電路與所述轉換主電路連接，以產生所述轉換主電路正常工作所需的共模電壓，所述轉換主電路將外部輸入的數字差分信號轉換成模擬差分信號輸出，且包括采樣子電路及積分子電路，所述積分子電路由積分電容與運算放大器構成，所述采樣子電路的輸入端與外部數字差分信號輸出端連接，其輸出端分別與所述運算放大器的輸入端及積分電容的一端連接，所述積分電容的另一端與模擬信號輸出端連接并輸出轉換后的模擬差分信號，且所述轉換主電路關于所述運算放大器對稱設置，其中，所述音頻數模轉換電路還包括第二時鐘產生子電路、翻轉子電路、第一互補開關子電路與第二互補開關子電路，所述第一互補開關子電路與第二互補開關子電路的一端均與所述采樣子電路連接，另一端均與所述模擬信號輸出端連接，所述第二時鐘產生子電路與所述翻轉子電路連接，以產生時鐘脈沖控制所述翻轉子電路的工作，且所述第二時鐘產生子電路具有第三輸出端與第四輸出端，所述第三輸出端與第四輸出端輸出互補的時鐘脈沖，且當所述采樣子電路處于采樣狀態時，所述第二時鐘產生子電路的第三輸出端與第四輸出端輸出的時鐘脈沖進行翻轉，所述翻轉子電路分別與所述運算放大器的輸出端及輸入端連接，當所述第二時鐘產生子電路輸出的時鐘脈沖翻轉時，所述翻轉子電路將所述運算放大器產生的失調電壓及低頻噪聲的方向翻轉。[0007]較佳地，所述翻轉子電路包括第一開關、第二開關、第三開關、第四開關、第五開關、第六開關、第七開關及第八開關，所述第一開關及第四開關的一端共同與所述采樣子電路的一個輸出端連接，所述第二開關及第三開關的一端共同與所述采樣子電路的另一輸出端連接，所述第一開關及第三開關的另一端共同與所述運算放大器的正相輸入端連接，所述第二開關及第四開關的另一端共同與所述運算放大器的反相輸入端連接；所述第五開關及所述第七開關的一端共同與所述運算放大器的反相輸出端連接，所述第六開關及第八開關的一端共同與所述運算放大器的正相輸出端連接，所述第五開關及第八開關的另一端共同與所述模擬信號輸出端的一個輸出端連接，所述第六開關及第七開關的另一端共同與所述模擬信號輸出端的另一個輸出端連接。
[0008]較佳地，所述第一開關、第二開關、第五開關及第六開關的控制端還分別與所述第二時鐘產生子電路的第三輸出端連接；所述第三開關、第四開關、第七開關及第八開關的控制端還分別與所述第二時鐘產生子電路的第四輸出端連接；且各個所述開關均在其控制端的時鐘脈沖為高電平時閉合。
[0009]較佳地，所述第一互補開關子電路與第二互補開關子電路具有完全相同的結構特征。
[0010]較佳地，所述第一互補開關子電路還與所述第二輸出端連接，所述第二輸出端輸出的時鐘脈沖控制所述第一互補開關子電路的導通或關閉。
[0011]較佳地，所述互補開關子電路包括反相器、第一場效應管及第二場效應管，所述反相器的輸入端分別與所述第二輸出端及第二場效應管的柵極連接，所述第一場效應管的漏極與第二場效應管的源極共同連接于外部差分信號輸出端與采樣子電路的采樣電容之間，所述第二場效應管的漏極與第一場效應管的源極均與所述模擬信號輸出端的一個輸出端連接。
[0012]與現有技術相比，本發明的音頻數模轉換電路由于還包括所述第二時鐘產生子電路與翻轉子電路，且所述翻轉子電路分別與所述運算放大器的輸出端及輸入端連接，當所述第二時鐘產生子電路輸出的時鐘脈沖翻轉時，所述翻轉子電路將所述運算放大器產生的失調電壓及低頻噪聲的方向翻轉；從而使得在一個時鐘周期內將所述運算放大器輸入端的直流失調及其低頻Ι/f噪聲抵消，也即在一個時鐘周期內消除了運算放大器輸入端的直流失調及其低頻Ι/f噪聲，進一步提高了音頻數模轉換電路的信噪比；另外本發明音頻數模轉換電路的第一互補開關子電路與第二互補開關子電路使得當本發明的音頻數模轉換電路處于積分狀態時，所述采樣電容通過所述互補開關子電路而向所述積分電容轉移電荷，使得所述積分電容的充電不是僅通過所述運算放大器來實現，減小了運算放大器的功耗，同時，通過設計與積分電容相連的第一互補開關子電路與第二互補開關子電路，降低了 ADC電路的諧波失真。
[0013]通過以下的描述并結合附圖，本發明將變得更加清晰，這些附圖用于解釋本發明。【專利附圖】
【附圖說明】
[0014]圖1為本發明音頻數模轉換電路的結構框圖。
[0015]圖2為本發明音頻數模轉換電路的電路結構圖。
[0016]圖3為第二時鐘產生子電路輸出的時鐘脈沖翻轉前運算放大器的等效工作狀態。[0017]圖4為第二時鐘產生子電路輸出的時鐘脈沖翻轉后運算放大器的等效工作狀態。【具體實施方式】
[0018]現在參考附圖描述本發明的實施例，附圖中類似的元件標號代表類似的元件。如上所述，本發明提供了一種音頻數模轉換電路，該音頻數模轉換電路減小了運算放大器的功率，消除了運算放大器的直流失調及低頻Ι/f噪聲，提高了音頻數模轉換電路的信噪比與精度，且降低了音頻數模轉換電路的諧波失真。
[0019]請參考圖1，圖1為本發明音頻數模轉換電路的結構框圖。如圖所示，本發明的音頻數模轉換電路包括轉換主電路、第一時鐘產生子電路、第二時鐘產生子電路、共模電壓產生子電路、第一互補開關子電路、第二互補開關子電路及翻轉子電路；所述轉換主電路包括采樣子電路與積分子電路，所述采樣子電路分別與所述積分子電路及外部數字差分信號輸出端連接，對外部數字差分信號輸出端輸出的數字差分信號進行采樣，并將采樣后的信號輸出至所述積分子電路；所述積分子電路還與模擬信號輸出端連接，所述積分子電路對采樣后的信號進行積分，并通過所述模擬信號輸出端輸出轉換后的模擬差分信號；所述第一時鐘產生子電路與所述轉換主電路的采樣子電路連接，從而所述第一時鐘產生子電路輸出的時鐘脈沖控制所述采樣子電路的工作；所述共模電壓產生子電路與所述轉換主電路的采樣子電路連接，從而外部電源輸出電壓VDD至所述共模電壓產生電路，以使所述共模電壓產生電路產生所述采樣子電路正常工作所需的共模電壓；所述第二時鐘產生子電路與所述翻轉子電路連接，以產生時鐘脈沖控制所述翻轉子電路的工作；所述翻轉子電路與所述轉換主電路的積分子電路連接，在所述第二時鐘產生子電路的控制下，在一個時鐘周期內，所述翻轉子電路將所述積分子電路的失調電壓及低頻噪聲的方向進行翻轉，使得在一個時鐘周期內，所述積分子電路的失調電壓及低頻噪聲可被抵消；所述第一互補開關子電路與第二互補開關子電路的一端與所述采樣子電路連接，另一端與所述模擬信號輸出端連接，在積分過程中，所述第一互補開關子電路與第二互補開關子電路可降低音頻數模轉換電路的諧波失真，提高音頻數模轉換電路的精度。
[0020]具體地，請再結合參考圖2。CLK為所述第一時鐘產生子電路的輸入時鐘，且所述第一時鐘產生子電路具有第一輸出端Φ I與第二輸出端Φ2,所述第一輸出端Φ I與第二輸出端Φ2輸出互補的時鐘脈沖`，即，當所述第一輸出端Φ1輸出為高電平時，所述第二輸出端Φ2輸出為低電平，反之亦然。CH0P_CLK為所述第二時鐘產生子電路的輸入時鐘，且所述第二時鐘產生子電路具有第三輸出端Φ3與第四輸出端Φ4，所述第三輸出端Φ3與第四輸出端Φ4輸出互補的時鐘脈沖，即，當所述第三輸出端Φ3輸出為高電平時，所述第四輸出端Φ4輸出為低電平，反之亦然；在本發明中，所述第二時鐘產生子電路輸出時鐘脈沖的翻轉發生在所述采樣子電路對外部數字差分信號進行采樣的時候。所述共模電壓產生子電路與外部電源VDD連接，并輸出共模電壓VCM。所述積分子電路包括積分電容Cintp與運算放大器OP ;在本發明的優選實施例中，所述運算放大器OP為全差分運算放大器。所述采樣子電路包括第九開關S9、第十開關S10、第十一開關Sll及采樣電容Csp ;所述第九開關S9的一端(即所述采樣子電路的輸入端)與外部數字差分信號輸出端連接，另一端與采樣電容Csp及第一柵壓自舉子電路的一端連接，外部數字差分信號輸出端輸出數字差分信號VINP至所述采樣子電路，且當所述第九開關S9閉合時，所述采樣電容Csp對數字差分信號VINP進行采樣，并將采樣后的信號保持；所述采樣電容Csp的另一端與所述第十開關SlO及第十一開關Sll的一端連接，所述第十開關SlO的另一端與所述共模電壓產生子電路的輸出端連接，所述共模電壓產生電路通過所述第十開關SlO輸出共模電壓VCM至所述采樣子電路；所述第十一開關Sll的另一端(即所述采樣子電路的輸出端)與所述積分電容Cintp的一端及運算放大器OP的正相輸入端連接，從而當所述第十一開關Sll閉合時，所述積分電容Cintp與運算放大器OP可對采樣后的數字差分信號進行積分轉換；所述積分電容Cintp的另一端與所述模擬信號輸出端及所述第一柵壓自舉子電路的另一端連接，從而通過該輸出端將積分轉換后的模擬差分信號VOUTN輸出。在本發明中，所述轉換主電路關于所述運算放大器OP對稱設置，即所述轉換主電路包括兩組采樣子電路與積分電容，且分別設置于所述運算放大器OP的兩側；另組的采樣子電路包括第十三開關S13、第十四開關S14、第十五開關S15及采樣電容Csn，另組的積分電容為Cintn;該兩組結構相同，連接關系相同，不同僅在于，外部數字差分信號輸出端輸出數字差分信號VINN至所述采樣子電路，所述第十五開關S15的另一端及所述積分電容Cintn的一端與所述運算放大器OP的反相輸入端連接，所述積分電容Cintn的另一端與所述模擬信號輸出端的另一輸出端口連接，并輸出轉換后的模擬差分信號V0UTP。其中，所述第九開關S9、第十開關S10、第十三開關S13及第十四開關S14的控制端均與所述第一時鐘產生子電路的第一輸出端Φ I連接，從而所述第一輸出端Φ1輸出的時鐘脈沖控制各個所述開關的閉合與斷開；所述第十一開關S11、第十二開關S12、第十五開關S15及第十六開關S16的控制端均與所述第一時鐘產生子電路的第二輸出端Φ2連接，從而所述第二輸出端Φ2輸出的時鐘脈沖控制各個所述開關的閉合與斷開；且各個所述開關均在其控制端的時鐘脈沖為高電平時閉合，低電平時斷開。所述翻轉子電路包括第一開關S1、第二開關S2、第三開關S3、第四開關S4、第五開關S5、第六開關S6、第七開關S7及第八開關S8 ;所述第一開關SI及第四開關S4的一端共同與所述第十一開關SI I的另一端(即采樣子電路的一個輸出端)連接，所述第二開關S2及第三開關S3的一端共同與所述第十五開關S15的另一端(即采樣子電路的另一輸出端)連接，所述第一開關SI及第三開關S3的另一端共同與所述運算放大器OP的正相輸入端連接，所述第二開關S2及第四開關S4的另一端共同與所述運算放大器OP的反相輸入端連接；所述第五開關S5及所述第七開關S7的一端共同與所述運算放大器OP的反相輸出端連接，所述第六開關S6及第八開關S8的一端共同與所述運算放大器OP的正相輸出端連接，所述第五開關S5及第八開關S8的另一端共同與所述模擬信號輸出端的一個輸出端連接，所述第六開關SI及第七開關SI的另一端共同與所述模擬信號輸出端的另一個輸出端口連接。另外，所述第一開關S1、第二開關S2、第五開關S5及第六開關S6的控制端還分別與所述第二時鐘產生子電路的第三輸出端Φ3連接；所述第三開關S3、第四開關S4、第七開關S7及第八開關S8的控制端還分別與所述第二時鐘產生子電路的第四輸出端Φ4連接；且各個所述開關均在其控制端的時鐘脈沖為高電平時閉合，低電平時斷開。所述第一互補開關子電路包括反相器INV1、第一場效應管Ml及第二場效應管M2，且所述第一場效應管Ml為P型場效應管，所述第二場效應管M2為N型場效應管；所述反相器INVl的輸入端分別與所述第二輸出端Φ 2及第二場效應管M2的柵極連接，所述第一場效應管Ml的漏極與第二場效應管M2的源極(即所述互補開關子電路的一端)共同連接所述采樣電容Csp的一端，所述第二場效應管M2的漏極與第一場效應管Ml的源極(即所述互補開關子電路的另一端)與所述模擬信號輸出端的一輸出端連接，當所述第二輸出端Φ2輸出的時鐘脈沖為高電平時，所述第一場效應管Ml與第二場效應管M2導通，即使得整個所述第一互補開關子電路導通，此時所述采樣電容Csp可通過所述互補開關子電路向所述積分電容Cintp轉移電荷，也即向所述積分電容Cintp充電；另外，所述第一互補開關子電路可以提高第一場效應管Ml與第二場效應管M2的導通電阻的線性度，同時減小第一場效應管Ml與第二場效應管M2的導通電阻Rmi與RM2，從而使第一場效應管Ml的導通電阻Rmi與積分電容Cintp的時間常數(即RM1*Cintp與RM2*Cintp)保持恒定，并且第一場效應管Ml導通電阻Rmi的減小，可以使時間常數RM1*Cintp更小，相應地第二場效應管M2導通電阻Rm2的減小 ，可以使時間常數Rs^Cintp更小，使得積分電容Cintp的充放電速度加快，從而降低了整個音頻數模轉換電路的諧波失真；另外，通過合理設置第一場效應管Ml與第二場效應管M2的寬長比，還可降低電荷注入效應，提高所述音頻數模轉換電路的精度。在本發明的優選實施例中，所述第一互補開關子電路與第二互補開關子電路具有完全相同的結構特征，即所述第二互補開關子電路也包括反相器INV2、第一場效應管M3及第二場效應管M4,且所述第一場效應管M3為P型場效應管,所述第二場效應管M4為N型場效應管；第二互補開關子電路各器件的連接關系及功能特征均與第一互補開關子電路相同，在此不再贅述。
[0021]下面，結合圖2-4介紹本發明音頻數模轉換電路的工作過程。因為所述轉換主電路關于所述運算放大器OP對稱設置，使得采樣子電路及積分子電路的結構為上下對稱結構，工作過程介紹時只對上半部分描述，下半部分相同。采樣時刻，第一輸出端Φ1輸出的時鐘脈沖為高電平時，第二輸出端Φ2輸出的時鐘脈沖為低電平，第九開關S9與第十開關SlO導通，第十一開關Sll斷開且所述第一互補開關的反相器INVl使所述第一場效應管Ml與第二場效應管M2均截止，此時所述采樣電容Csp對輸入的數字差分信號VINP進行采樣，并把米樣后獲得的電壓轉換成電荷保存在米樣電容Csp中。積分時刻,第一輸出端Φ1輸出的時鐘脈沖為低電平時，第二輸出端Φ 2輸出的時鐘脈沖為高電平，第九開關S9與第十開關SlO斷開，第十一開關Sll閉合且所述第一互補開關的反相器INVl使所述第一場效應管Ml與第二場效應管M2均導通，此時采樣電容Csp與積分電容Cintp并聯，采樣電容Csp轉移部分采樣電荷至積分電容Cintp，同時運算放大器OP對積分電容Cintp的右極板充電；在本發明中，所述采樣電容Csp也提供了部分電荷給積分電容Cintp，從而使得對所述積分電容Cintp的充電并不僅依靠所述運算放大器0P，因此節省了運算放大器OP的驅動功耗。本音頻數模轉換電路的z域的傳遞函數為:
VOUTN(Z) _ CspXZ^1
[0022]VINP(Z) = Csp+Cinip-Cmtpxz^( !)
[0023]對于采樣子及積分子電路的下半部分，工作原理與上半部分相同，其z域的傳遞函數為
VOUTP(z) _ CtflXz1
[0024]VINN(z) = Csl^Cmtn-CintnXZ-1(2)
[0025]結合Csp=Csn=Cs,Cintp=Cintn=Cint,當輸入輸出都為全差分信號時，釆樣子電路與積分子電路的z域傳輸函數STF (z)為
【權利要求】
1.一種音頻數模轉換電路，包括第一時鐘產生子電路、共模電壓產生子電路及轉換主電路，所述第一時鐘產生子電路與所述轉換主電路連接，以產生時鐘脈沖控制所述轉換主電路的工作，且所述第一時鐘產生子電路具有第一輸出端與第二輸出端，所述第一輸出端與第二輸出端輸出互補的時鐘脈沖，所述共模電壓產生子電路與所述轉換主電路連接，以產生所述轉換主電路正常工作所需的共模電壓，所述轉換主電路將外部輸入的數字差分信號轉換成模擬差分信號輸出，且包括采樣子電路及積分子電路，所述積分子電路由積分電容與運算放大器構成，所述采樣子電路的輸入端與外部數字差分信號輸出端連接，其輸出端分別與所述運算放大器的輸入端及積分電容的一端連接，所述積分電容的另一端與模擬信號輸出端連接并輸出轉換后的模擬差分信號，且所述轉換主電路關于所述運算放大器對稱設置，其特征在于，還包括第二時鐘產生子電路、翻轉子電路、第一互補開關子電路與第二互補開關子電路，所述第一互補開關子電路與第二互補開關子電路的一端均與所述采樣子電路連接，另一端均與所述模擬信號輸出端連接，所述第二時鐘產生子電路與所述翻轉子電路連接，以產生時鐘脈沖控制所述翻轉子電路的工作，且所述第二時鐘產生子電路具有第三輸出端與第四輸出端，所述第三輸出端與第四輸出端輸出互補的時鐘脈沖，且當所述米樣子電路處于米樣狀態時，所述第二時鐘產生子電路的第三輸出端與第四輸出端輸出的時鐘脈沖進行翻轉，所述翻轉子電路分別與所述運算放大器的輸出端及輸入端連接，當所述第二時鐘產生子電路輸出的時鐘脈沖翻轉時，所述翻轉子電路將所述運算放大器產生的失調電壓及低頻噪聲的方向翻轉。
2.如權利要求1所述的音頻數模轉換電路，其特征在于，所述翻轉子電路包括第一開關、第二開關、第三開關、第四開關、第五開關、第六開關、第七開關及第八開關，所述第一開關及第四開關的一端共同與所述采樣子電路的一個輸出端連接，所述第二開關及第三開關的一端共同與所述采樣子電路的另一輸出端連接，所述第一開關及第三開關的另一端共同與所述運算放大器的正相輸入端連接，所述第二開關及第四開關的另一端共同與所述運算放大器的反相輸入端連 接；所述第五開關及所述第七開關的一端共同與所述運算放大器的反相輸出端連接，所述第六開關及第八開關的一端共同與所述運算放大器的正相輸出端連接，所述第五開關及第八開關的另一端共同與所述模擬信號輸出端的一個輸出端連接，所述第六開關及第七開關的另一端共同與所述模擬信號輸出端的另一個輸出端連接。
3.如權利要求2所述的音頻數模轉換電路，其特征在于，所述第一開關、第二開關、第五開關及第六開關的控制端還分別與所述第二時鐘產生子電路的第三輸出端連接；所述第三開關、第四開關、第七開關及第八開關的控制端還分別與所述第二時鐘產生子電路的第四輸出端連接；且各個所述開關均在其控制端的時鐘脈沖為高電平時閉合。
4.如權利要求1所述的音頻數模轉換電路，其特征在于，所述第一互補開關子電路與第二互補開關子電路具有完全相同的結構特征。
5.如權利要求4所述的音頻數模轉換電路，其特征在于，所述第一互補開關子電路還與所述第二輸出端連接，所述第二輸出端輸出的時鐘脈沖控制所述第一互補開關子電路的導通或關閉。
6.如權利要求5所述的音頻數模轉換電路，其特征在于，所述互補開關子電路包括反相器、第一場效應管及第二場效應管，所述反相器的輸入端分別與所述第二輸出端及第二場效應管的柵極連接，所述第一場效應管的漏極與第二場效應管的源極共同連接于外部差分信號輸出端與采樣子電路的采樣電容之間，所述第二場效應管的漏極與第一場效應管的源極均與所述模擬 信號輸出端的一個輸出端連接。
【文檔編號】H03M1/66GK103762988SQ201410019248
【公開日】2014年4月30日 申請日期:2014年1月16日 優先權日:2014年1月16日
【發明者】楊保頂, 鄒錚賢 申請人:四川和芯微電子股份有限公司